

第6章 CMOS逻辑门的电子学分析

一. 静态CMOS反相器

- 直流特性
- 动态特性
- 功耗

二. 静态互补CMOS组合逻辑门

静态特性、传播延时、功耗

三. 传输管和传输门逻辑

第6章 CMOS逻辑门的电子学分析

一. 静态CMOS反相器


1. 直流特性
2. 动态特性
3. 功耗

二. 静态互补CMOS组合逻辑门


静态特性、传播延时、功耗

三. 传输管和传输门逻辑


静态CMOS反相器—直观综述



(a) 结构




(b) 符号




(c) 输入输出关系

静态反相器一般形式


各种负载的MOS反相器




(a) E/R反相器



(b) E/E反相器




(c) E/D反相器




(d) CMOS反相器


有比反相器



(a) 结构



(b) 输出低电平




(c) 输出高电平

$$V_{OL} = \frac{R_{ON}}{R_{ON} + R_{EL}} V_{DD}$$


$$V_{OH} = V_{DD}$$

无比反相器



(a) 输出低电平

$$V_{OL} = 0$$





(b) 输出高电平

$$V_{OH} = V_{DD}$$

静态CMOS反相器特点

- 输出高电平和低电平分别为 V_{DD} 和GND。信号电压摆幅等于电源电压，噪声容限很大。
- 无比逻辑。逻辑电平与器件尺寸无关，晶体管可以采用最小尺寸。
- 具有低输出阻抗。稳态时在输出和 V_{DD} 或GND之间总存在一条具有有限电阻的通路，对噪声和干扰不敏感。
- 输入电阻极高，不消耗直流输入电流。
- 没有静态功耗。稳态工作情况下，电源和地之间没有直接的通路。

CMOS反相器——一阶DC分析




$$V_{OL} = 0$$

$$V_{OH} = V_{DD}$$

$$V_M = f(R_n, R_p)$$

开关阈值 (Switching Threshold) V_M 可以通过改变NMOS和PMOS晶体管的宽长比调节

CMOS反相器—瞬态响应



$$t_{pHL} = f(R_{on} \cdot C_L) \\ = 0.69 R_{on} C_L$$

导通电阻 R_{on} 可以通过改变晶体管宽长比来调节

R_{on} 是晶体管两端电压的非线性函数

第6章 CMOS逻辑门的电子学分析

一. 静态CMOS反相器

- 直流特性

- 动态特性


- 功耗

二. 静态互补CMOS组合逻辑门

静态特性、传播延时、功耗

三. 传输管和传输门逻辑

电压传输特性 (VTC)




电压传输特性 (VTC)

图解法求VTC

- 电阻负载反相器
- CMOS反相器

电阻负载反相器



有比反相器:


$$V_{OH} = V_{DD}$$

$$V_{OL} = \frac{R_{ON}}{R_{ON} + R_L} V_{DD}$$


R_{ON} : NMOS管导通电阻

R_L : NMOS管的负载


电阻负载反相器的负载特性





电阻负载反相器的VTC




PMOS负载线 (Load Lines)



$$\begin{aligned} V_{in} &= V_{DD} + V_{GSp} \\ I_{Dn} &= -I_{Dp} \\ V_{out} &= V_{DD} + V_{DSp} \end{aligned}$$




$$\begin{aligned} V_{in} &= V_{DD} + V_{GSp} \\ I_{Dn} &= -I_{Dp} \end{aligned}$$




$$\begin{aligned} V_{out} &= V_{DD} + V_{DSp} \end{aligned}$$

CMOS反相器的负载特性



CMOS反相器的VTC



$$V_{OH} = V_{DD}$$

$$V_{OL} = 0V$$

$$V_M = 1.2V$$

$$V_{IH} = 1.45V$$

$$V_{IL} = 1.03V$$

$$NM_L = 1.03 - 0 = 1.03V$$

$$NM_H = 2.5 - 1.45 = 1.05V$$

CMOS反相器直流特性分析

- 开关阈值（Switching Threshold）
- 噪声容限（Noise Margins）
- 稳定性分析

开关阈值

在 V_M 处，PMOS和NMOS均处于饱和区（ $V_{GS} = V_{DS}$ ）


设电源电压足够高（满足 $V_{DSAT} < V_M - V_T$ ），由 $I_{Dn} = -I_{Dp}$ 可得到

$$k_n V_{DSATn} \left(V_M - V_{Tn} - \frac{V_{DSATn}}{2} \right) = -k_p V_{DSATp} \left(V_M - V_{DD} - V_{Tp} - \frac{V_{DSATp}}{2} \right)$$
$$V_M = \frac{\left(V_{Tn} + \frac{V_{DSATn}}{2} \right) + r \left(V_{DD} + V_{Tp} + \frac{V_{DSATp}}{2} \right)}{1 + r} \quad \text{其中} \quad r = \frac{k_p V_{DSATp}}{k_n V_{DSATn}} = \frac{\mu_{satp} W_p}{\mu_{satn} W_n}$$

根据 V_M 要求设计PMOS与NMOS的尺寸

$$\frac{(W/L)_p}{(W/L)_n} = \frac{k_n' V_{DSATn} \left(V_M - V_{Tn} - \frac{V_{DSATn}}{2} \right)}{k_p' V_{DSATp} \left(V_{DD} - V_M + V_{Tp} + \frac{V_{DSATp}}{2} \right)}$$

开关阈值



- V_M 可以通过设计 PMOS 和 NMOS 尺寸进行调整

- V_M 对 PMOS 与 NMOS 尺寸比例并不十分敏感，可调整的范围有限

模拟得到的 CMOS 反相器的 V_M 与 PMOS 和 NMOS 尺寸的关系 (0.25 μ m CMOS, $V_{DD}=2.5$ V)

开关阈值

若 $V_{DD} \gg V_{Tn}$ ($|V_{Tp}|$) 和 V_{DSATn} ($|V_{DSATp}|$)

$$V_M \approx \frac{rV_{DD}}{1+r}$$

若要求 $V_M = V_{DD}/2$, 则 $r=1$, $(W/L)_p = (W/L)_n \times (V_{DSATn}k'_n)/(V_{DSATp}k'_p)$


对长沟器件或电源电压较低情形, 不会发生速度饱和
($V_M - V_T < V_{DSAT}$)

$$V_M = \frac{V_{Tn} + r(V_{DD} + V_{Tp})}{1+r} \quad \text{其中} \quad r = \sqrt{\frac{-k_p}{k_n}}$$

噪声容限

定义: $NM_L = V_{IL} - V_{OL}$, $NM_H = V_{OH} - V_{IH}$

确定 V_{IH} 和 V_{IL}



g : 反相器在 V_M 处的增益

$$V_{IH} - V_{IL} = -\frac{(V_{OH} - V_{OL})}{g} = -\frac{V_{DD}}{g}$$

$$V_{IH} = V_M - \frac{V_M}{g}$$

$$V_{IL} = V_M + \frac{V_{DD} - V_M}{g}$$

$$NM_H = V_{DD} - V_{IH}, \quad NM_L = V_{IL}$$

简化方法 - 分段线性近似

噪声容限

V_M 处的增益

设NMOS和PMOS都工作在速度饱和区，考虑沟道长度调整效应

$$k_n V_{DSATn} \left(V_{in} - V_{Tn} - \frac{V_{DSATn}}{2} \right) (1 + \lambda_n V_{out}) + \\ k_p V_{DSATp} \left(V_{in} - V_{DD} - V_{Tp} - \frac{V_{DSATp}}{2} \right) (1 + \lambda_p V_{out} - \lambda_p V_{DD}) = 0$$

$$\frac{dV_{out}}{dV_{in}} = - \frac{k_n V_{DSATn} (1 + \lambda_n V_{out}) + k_p V_{DSATp} (1 + \lambda_p V_{out} - \lambda_p V_{DD})}{\lambda_n k_n V_{DSATn} (V_{in} - V_{Tn} - V_{DSATn} / 2) + \lambda_p k_p V_{DSATp} (V_{in} - V_{DD} - V_{Tp} - V_{DSATp} / 2)}$$

忽略二次项，并设 $V_{in} = V_M$ 得

$$g \approx - \frac{1}{I_D(V_M)} \frac{k_n V_{DSATn} + k_p V_{DSATp}}{\lambda_n - \lambda_p} = - \frac{1 + r}{(V_M - V_{Tn} - V_{DSATn} / 2)(\lambda_n - \lambda_p)}$$

噪声容限

举例：

通用0.25um CMOS工艺设计的一个反相器，PMOS和NMOS尺寸比为3.4，NMOS用最小尺寸的晶体管（ $L=0.25\mu\text{m}$, $W=0.375\mu\text{m}$, $W/L=1.5$ ）

$$V_M=1.25\text{V}$$

V_M 处电流

$$\begin{aligned} I_D(V_M) &= 1.5 \times 115 \times 10^{-6} \times 0.63 \times (1.25 - 0.43 - 0.63 / 2) \times (1 + 0.06 \times 1.25) \\ &= 59 \times 10^{-6} \text{ A} \end{aligned}$$


$$g \approx -\frac{1}{59 \times 10^{-6}} \frac{1.5 \times 115 \times 10^{-6} \times 0.63 + 1.5 \times 3.4 \times 30 \times 10^{-6} \times 1.0}{0.06 + 0.1} = -27.5$$

$$V_{IL}=1.2\text{V}, \quad V_{IH}=1.3\text{V}, \quad NM_L=NM_H=1.2\text{V}$$

噪声容限

与图形法得到的结果存在误差


- 过高估计了反相器的增益
- 分段线性近似存在的误差



稳定性分析

● 电源电压 V_{DD} 降低对反相器直流特性的影响

过渡区增益随 V_{DD} 降低而增大!
$$g \approx \frac{1+r}{(V_M - V_{Tn} - V_{DSATn} / 2)(\lambda_n - \lambda_p)}$$




为什么不让数字电路工作在低电压下?

- 电源电压降低会降低电路的性能
- 一旦电源电压接近晶体管阈值电压，直流特性变得对器件参数（如阈值电压）的畸变特别敏感
- 降低电压电源减小了信号摆幅，电路对外部噪声非常敏感

稳定性分析

如果进一步降低 V_{DD} ($V_{DD} < V_T$)，结果如何？



在 V_{DD} 降低至200mV左右，还能保持反相器的特性

亚阈值电流使得反相器可以在高电平和低电平间翻转，提供了足够的增益得到较理想的VTC曲线


V_{DD} 最低能降低至？

$$V_{DDmin} > 2 \cdots 4 \frac{KT}{q}$$

要降低下限 V_{DDmin} ，在低温下工作

稳定性分析

● 工艺参数变化对直流特性的影响



- V_M 对器件尺寸变化不敏感
- 器件参数变化对VTC曲线形状没有明显影响，引起VTC曲线平移
- 静态CMOS门功能可以在很宽的参数范围内保持

第6章 CMOS逻辑门的电子学分析

一. 静态CMOS反相器

- 直流特性

- 动态特性

- 功耗

二. 静态互补CMOS组合逻辑门

静态特性、传播延时、功耗


三. 传输管和传输门逻辑

动态特性分析


- 负载电容分析与计算
- 传播延时分析
- 性能设计优化

载电容分析与计算

CMOS反相器的传播延时由PMOS管和NMOS管对负载电容充放电时间决定



负载电容 C_L 组成分析




1. 栅漏电容 C_{gd12}
2. 扩散电容 C_{db1} 和 C_{db2}
3. 栅电容 C_{g3} 和 C_{g4}
4. 连线电容

负载电容分析与计算

1) 栅漏电容 C_{gd12}

由于 M_1 和 M_2 工作在饱和状态或截止状态，因此栅漏电容只需要考虑覆盖电容

集总电容模型 (lump capacitor model) 要求将栅漏电容等效为对地的电容，考虑Miller效应



$$C_{gd} = 2C_{GD0}W, \quad C_{GD0} \text{ 单位宽度的覆盖电容}$$

负载电容分析与计算

2) 扩散电容 C_{db1} 和 C_{db2}

$C_{eq} = K_{eq} C_{j0}$, C_{j0} 零偏置条件下单位面积结电容

$$K_{eq} = \frac{-\phi_0^m}{(V_{high} - V_{low})(1-m)} \left[(\phi_0 - V_{high})^{1-m} - (\phi_0 - V_{low})^{1-m} \right]$$

例：对 C_{db1}

V_{out} 高 $\rightarrow$ 低: $V_{high}=-2.5V$, $V_{low}=-1.25V$, 底板 $K_{eq}=0.57$, 侧壁 $K_{eqsw}=0.61$

V_{out} 低 $\rightarrow$ 高: $V_{high}=-1.25V$, $V_{low}=0V$, 底板 $K_{eq}=0.79$, 侧壁 $K_{eqsw}=0.81$

例：对 C_{db2}

V_{out} 低 $\rightarrow$ 高: $V_{high}=-2.5V$, $V_{low}=-1.25V$, 底板 $K_{eq}=0.59$, 侧壁 $K_{eqsw}=0.70$

V_{out} 高 $\rightarrow$ 低: $V_{high}=-1.25V$, $V_{low}=0V$, 底板 $K_{eq}=0.79$, 侧壁 $K_{eqsw}=0.86$

负载电容分析与计算

3) 栅电容 C_{g3} 和 C_{g4}

扇出电容


$$\begin{aligned} C_{fanout} &= C_{gate}(\text{NMOS}) + C_{gate}(\text{PMOS}) \\ &= (C_{GSON} + C_{GDO_n} + W_n L_n C_{ox}) + (C_{GSOP} + C_{GDO_p} + W_p L_p C_{ox}) \end{aligned}$$

对实际情形作了简化:

- 栅电容都连接在 V_{out} 与源之间, 并忽略了栅-漏间的Miller效应 (V_{out} 达到 $V_{DD}/2$ 之前, V_{out2} 不翻转)
- M_3 和 M_4 的沟道电容在 V_{out} 整个变化范围内为常数


负载电容分析与计算

0.25 μm 对称CMOS反相器版图



传播延时分析

延时的定义



t_{pLH} : 逻辑门的输出由低至高翻转的响应时间

t_{pHL} : 逻辑门的输出由高至低翻转的响应时间


传播延时:
$$t_p = \frac{t_{pLH} + t_{pHL}}{2}$$

t_f : 信号波形从90%点下降到10%的响应时间

t_r : 信号波形从10%点上升到90%的响应时间

传播延时分析

一阶RC网络传播延时



阶跃响应

$$v_{out}(t) = (1 - e^{-t/\tau}) V$$


$$\tau = RC$$

$$t_p = \ln(2) \tau = 0.69 RC$$

$$t_r = \ln(9) \tau = 2.2 RC$$

传播延时分析

开关模型



$$t_{pHL} = f(R_{on} C_L) = 0.69 R_{on} C_L$$

$$R_{eq} = \frac{1}{V_{DD}/2} \int_{V_{DD}/2}^{V_{DD}} \frac{V}{I_{DSAT}(1 + \lambda V)} dV$$

$$\approx \frac{3}{4} \frac{V_{DD}}{I_{DSAT}} \left(1 - \frac{7}{9} \lambda V_{DD} \right)$$

其中

$$I_{DSAT} = k' \frac{W}{L} \left((V_{DD} - V_T) V_{DSAT} - \frac{V_{DSAT}^2}{2} \right)$$

传播延时

$$t_p = \frac{t_{pHL} + t_{pLH}}{2} = 0.69 C_L \left(\frac{R_{eqn} + R_{eqp}}{2} \right)$$

传播延时分析


举例：

模拟得到的瞬态响应

$$t_{pHL} = 0.69 \times \left(\frac{13\text{K}\Omega}{1.5} \right) \times 6.1\text{fF} = 36\text{ps}$$


$$t_{pLH} = 0.69 \times \left(\frac{31\text{K}\Omega}{4.5} \right) \times 6.0\text{fF} = 29\text{ps}$$

$$t_p = \left(\frac{36 + 29}{2} \right) = 32.5\text{ps}$$



传播延时分析

传播延时分析—电流源方法



放电电流为一个电流源，则

$$t_{pHL} = \frac{C_L (V_{swing} / 2)}{I_{av}} = \frac{C_L (V_{DD} / 2)}{I_{av}}$$

I_{av} 为平均放电电流，用起点 ($V_{out} = V_{DD}$) 和终点 ($V_{out} = V_{DD}/2$) 的平均值

$$I_{av} = \frac{I_{Dsat} (1 + \lambda V_{DD}) + I_{Dsat} (1 + \lambda (V_{DD} / 2))}{2}$$

$$= I_{Dsat} \left(1 + \lambda \frac{3V_{DD}}{4} \right)$$

$$t_{pHL} = \frac{C_L V_{DD}}{2 I_{Dsat} \left(1 + \lambda \frac{3V_{DD}}{4} \right)}$$

传播延时分析

展开 R_{eq} （忽略沟道长度调制效应）


$$\begin{aligned} t_{pHL} &= 0.69 C_L R_{eqn} = 0.69 \times \frac{3 C_L V_{DD}}{4 I_{DSATn}} \\ &= 0.52 \times \frac{C_L V_{DD}}{(W/L)_n k'_n V_{DSATn} (V_{DD} - V_{Tn} - V_{DSATn} / 2)} \end{aligned}$$

若 $V_{DD} \gg V_{Tn} + V_{DSATn}/2$,
$$t_{pHL} = 0.52 \times \frac{C_L}{(W/L)_n k'_n V_{DSATn}}$$

在以上近似下，延时与电源电压无关

传播延时分析

延时与 V_{DD} 的函数关系



- V_{DD} 较高时, t_p 随 V_{DD} 减少而缓慢增加 (实际中的沟道长度调制效应)
- V_{DD} 较低时, t_p 随 V_{DD} 变化与预测值偏离 (速度饱和和假设在 V_{DD} 较低时不成立)
- V_{DD} 较低 ($< 2V_T$) 时, t_p 随 V_{DD} 降低快速增加, 应尽量避免

传播延时分析

减小传播延时方法:

1. 减小负载电容

- a) 自身的扩散电容（漏区面积尽可能小）
- b) 连线电容
- c) 扇出电容

2. 加大晶体管 尺寸(W/L)

- a) 增加了驱动能力（增大充放电电流，降低导通电阻）
- b) 扩散电容增大，从而使 C_L 增大（Self-loading）
- c) 栅电容增加，使前一级的扇出电容增加

3. 提高电源电压 V_{DD}

- a) V_{DD} 增加到一定程度，对延时优化效果不明显
- b) 功耗增加

性能设计（Design for Performance）

设计内容：

1. 反相器尺寸选择
2. NMOS/PMOS尺寸比例优化
3. 输入信号变化斜率对延时的影响

性能设计（Design for Performance）

1) 反相器尺寸选择

对称反相器（ $t_{pHL}=t_{pLH}$ ）电容分为两部分

$$C_L = C_{int} + C_{ext}$$

C_{int} ：本征电容（自载电容），包括扩散电容和栅漏覆盖电容

C_{ext} ：外部负载电容，包括扇出电容和连线电容

传播延时：

$$\begin{aligned} t_p &= 0.69R_{eq}(C_{int} + C_{ext}) = 0.69R_{eq}C_{int}(1 + C_{ext}/C_{int}) \\ &= t_{p0}(1 + C_{ext}/C_{int}) \end{aligned}$$

t_{p0} ：本征延时（ $C_{ext}=0$ 时的延时）

性能设计 (Design for Performance)

反相器尺寸对性能的影响

以最小尺寸反相器作为参考，设其本征电容为 C_{iref} ，导通电阻为 R_{ref} ，则一个尺寸系数为 S 的反相器的延时为：


$$\begin{aligned} t_p &= 0.69(R_{ref}/S)(SC_{iref})(1+C_{ext}/(SC_{iref})) \\ &= 0.69R_{ref}C_{iref}(1+C_{ext}/(SC_{iref}))=t_{p0}(1+C_{ext}/(SC_{iref})) \end{aligned}$$

两个结论：

- 本征延时 t_{p0} 与反相器尺寸无关，当负载为0时，驱动能力的提高被自身增加的电容负载抵消
- S 越大，延时越小（ S 无穷大， $t_p \rightarrow t_{p0}$ ）。当 S 足够大时，进一步增加 S 延时改善有限，但会显著增加面积

性能设计（Design for Performance）

例：模拟得到的延时与尺寸系数 S 的关系（固定的外部负载）



自载效应：本征电容影响

性能设计 (Design for Performance)

2) NMOS/PMOS 尺寸比优化

设PMOS器件尺寸为NMOS的 β 倍, 即 $\beta = (W/L)_p / (W/L)_n$
对称的VTC, $t_{pHL} = t_{pLH}$, 则 $\beta = \mu_n / \mu_p = 3 \sim 3.5$

对应最小的传播延时 (两个相同CMOS反相器串联), $\beta = ?$

$$\begin{aligned} C_L &= (C_{dp1} + C_{dn1}) + (C_{gp2} + C_{gn2}) + C_w \\ &= (1 + \beta)(C_{dn1} + C_{gn2}) + C_w \end{aligned}$$


$$\begin{aligned} \text{传播延时: } t_p &= 0.69((1 + \beta)(C_{dn1} + C_{gn2}) + C_w)(R_{eqn} + R_{eqp}/\beta)/2 \\ &= 0.345((1 + \beta)(C_{dn1} + C_{gn2}) + C_w) R_{eqn}(1 + r/\beta) \end{aligned}$$

其中, $r = R_{eqp}/R_{eqn}$, 尺寸相同的PMOS与NMOS的电阻比

$$\text{令 } \partial t_p / \partial \beta = 0, \text{ 得到的最佳值: } \beta_{opt} = \sqrt{r \left(1 + \frac{C_w}{C_{dn1} + C_{gn2}} \right)}$$

性能设计（Design for Performance）

模拟得到的传播延时与晶体管比值 β 的关系



延时最小: $\beta_1 \approx 1.9$

上升和下降延时相等: $\beta_2 \approx 2.4$

性能设计（Design for Performance）

3) 输入信号斜率对延时的影响

此前延时的推导基于两个假设：

- 输入信号是突变的，即上升时间或下降时间为0
- 两个晶体管不同时导通

实际情况：

- 输入信号是缓变的，前级门的驱动是有限的
- 两个静态管可能同时导通

反相器延时修正表达式：

$$t_p^i = t_{step}^i + \eta t_{step}^{i-1}$$


t_p^i ：第*i*个反相器传播延时

$t_{step}^i, t_{step}^{i-1}$ ：第*i*个反相器及其前一级门的阶跃输入延时

η ：经验常数，典型值为0.25

性能设计（Design for Performance）

反相器延时（高→低）与输入信号上升时间的关系



- $t_{rise} > t_{pHL}$ 时，近似线性关系
- 保持门的输入信号上升时间小于或等于门的传播延时，有利于提高性能，也有利于降低功耗

第6章 CMOS逻辑门的电子学分析

一. 静态CMOS反相器

- 直流特性

- 动态特性

- 功耗

二. 静态互补CMOS组合逻辑门

静态特性、传播延时、功耗

三. 传输管和传输门逻辑

CMOS反相器功耗分析


CMOS反相器的功耗P由3部分构成：

- 1) 动态功耗(**Dynamic Power**) P_{dyn}
对负载电容的充电和放电造成的功耗
- 2) 短路功耗(**Short Circuit Currents**) P_{dp}
开关过程中电源和地之间瞬间的直流通路造成的功耗
- 3) 静态功耗(**Static Power**) P_{stat}
稳定输出高电平或低电平时的直流功耗，漏电流造成

$$\text{总功耗: } P_{tot} = P_{dyn} + P_{dp} + P_{stat}$$

CMOS反相器的动态功耗

输出从低至高翻转期间的等效电路（忽略输入波形的下降时间）



从电源中取得的能量

$$\begin{aligned} E_{VDD} &= \int_0^{\infty} i_{VDD}(t) V_{DD} dt = V_{DD} \int_0^{\infty} C_L \frac{dV_{out}}{dt} dt \\ &= C_L V_{DD} \int_0^{V_{DD}} dV_{out} = C_L V_{DD}^2 \end{aligned}$$

存储在电容上的能量

$$\begin{aligned} E_C &= \int_0^{\infty} i_{VDD}(t) V_{out} dt = \int_0^{\infty} C_L \frac{dV_{out}}{dt} V_{out} dt \\ &= C_L \int_0^{V_{DD}} V_{out} dV_{out} = \frac{C_L V_{DD}^2}{2} \end{aligned}$$

CMOS反相器的动态功耗

每次转换从电源得到的能量:

$$E_{VDD} = C_L \times V_{DD}^2$$


动态功耗 = 每次转换消耗的能量 $\times f_{0 \rightarrow 1}$
 $= C_L \times V_{DD}^2 \times f_{0 \rightarrow 1}$

$f_{0 \rightarrow 1}$: 消耗能量的转换的频率

$$\begin{aligned} P_{dyn} &= C_L \times V_{DD}^2 \times f_{0 \rightarrow 1} = C_L \times V_{DD}^2 \times P_{0 \rightarrow 1} \times f \\ &= C_{EFF} \times V_{DD}^2 \times f \end{aligned}$$

等效电容: $C_{EFF} = C_L \times P_{0 \rightarrow 1}$

$P_{0 \rightarrow 1}$: 输入变化导致输出发生0 $\rightarrow$ 1变化的概率



CMOS反相器的动态功耗

举例：

$$C_L = 1000000 \times (15 \times 10^{-15} \text{F/gate}) = 15 \times 10^{-9} \text{F},$$

$$V_{DD} = 2.5 \text{V}, f_C = 500 \text{MHz}$$

$$P_{\text{dyn}} = C_L \times V_{DD}^2 \times f_C = 46.9 \text{W} !$$

实际电路中，考虑节点翻转概率： $P_{0 \rightarrow 1}$



$$P_{\text{dyn}} = P_{0 \rightarrow 1} C_L V_{DD}^2 f_C, \text{ 若 } P_{0 \rightarrow 1} = 0.2, \text{ 则 } P_{\text{dyn}} = 9.4 \text{W}$$

- 动态功耗与晶体管尺寸无关
- 要减少动态功耗，需要减小 C_L ， V_{DD} ， $f_{0 \rightarrow 1}$ 或 $P_{0 \rightarrow 1}$


CMOS反相器的短路功耗

开关过程中电源和地之间瞬间的直流通路造成的功耗

输入波形上升/下降时间不为0，NMOS和PMOS管同时导通， V_{DD} 和GND之间在短时间出现直流通路



CMOS反相器的短路功耗



每个开关周期消耗的能量

$$E_{dp} = V_{DD} \frac{I_{peak} t_{sc}}{2} + V_{DD} \frac{I_{peak} t_{sc}}{2} = t_{sc} V_{DD} I_{peak}$$


平均功耗

$$P_{dp} = t_{sc} V_{DD} I_{peak} f = C_{sc} V_{DD}^2 f$$

$$t_{sc} = \frac{V_{DD} - 2V_T}{V_{DD}} t_s \approx \frac{V_{DD} - 2V_T}{V_{DD}} \times \frac{t_{r(f)}}{0.8}$$


CMOS反相器的短路功耗

负载对短路电流的影响



(a) 大电容负载

输出的下降时间明显大于输入上升时间，输入在输出开始改变之前就已经通过过渡区，PMOS管源漏电压近似为0




(b) 小电容负载

输出的下降时间明显小于输入上升时间，PMOS管源漏电压在输入翻转期间大部分时间为 V_{DD} ，引起最大的短路电流

CMOS反相器的短路功耗

功耗与输入和输出上升/下降时间之比的关系



对于一个给定的反相器尺寸：
负载电容太小时，功耗主要来自短路电流；对非常大的负载电容，功耗来自充/放电负载电容。


如果是输入和输出的上升/下降时间相等，大部分功耗来自动态功耗，只有小部分（<10%）来自短路功耗。

电源电压降低时，短路电流的影响减小。

从全局优化的角度，应该要求输入和输出信号的上升/下降时间匹配来使短路功耗达到最小。


CMOS反相器的静态功耗

泄漏电流



亚阈值电流是低能量电路设计中最有挑战性的问题之一



CMOS反相器的静态功耗



降低阈值会使亚阈值漏电流增加

CMOS反相器的静态功耗


V_T 与亚阈值漏电流关系



漏电流控制是低电压操作的关键

CMOS反相器的静态功耗

反向偏置二极管漏电流



$$I_{DL} = J_S \times A$$

对0.25umCMOS在25摄氏度下, $J_S = 10\text{-}100 \text{ pA/mm}^2$
 J_S 每9 度翻一番

功耗-延时积 (PDP)

每操作的能量消耗

$$PDP = P_{av} \times t_p$$

最大可能的速率切换 ($f_{max} = 1/(2t_p)$)

$$PDP = C_L V_{DD}^2 f_{max} t_p = (C_L V_{DD}^2)/2$$

每周期消耗的能量

$$E_{av} = 2 \times PDP = C_L V_{DD}^2$$

能量-延时积 (EDP)

能量延时积

$$EDP = PDP \times t_p = P_{av} t_p^2 = \frac{C_L V_{DD}^2}{2} t_p$$

较高的电源电压能减少延时，但会增加能耗。最优 V_{DD} ？

$$t_p \approx \frac{\alpha C_L V_{DD}}{V_{DD} - V_{TE}} \quad V_{TE} = V_T + V_{DSAT} / 2$$

$$EDP = \frac{\alpha C_L^2 V_{DD}^3}{2(V_{DD} - V_{TE})}$$

$$\text{令 } \frac{\partial(EDP)}{\partial V_{DD}} = 0$$

最优电源电压

$$V_{DDopt} = \frac{3}{2} V_{TE}$$

能量-延时积（EDP）

例：0.25umCMOS反相器的最优电源电压


$$V_{Tn}=0.43\text{V}, V_{DSATn}=0.63\text{V}, V_{TEN}=0.74\text{V}$$

$$V_{Tp}=-0.40\text{V}, V_{DSATp}=-1.0\text{V}, V_{TEp}=0.90\text{V}$$

$$V_{Tp} = (V_{TEN} + |V_{TEp}|)/2 = 0.8\text{V}$$

$$V_{DDopt} = 1.2\text{V}$$

模拟的反相器归一化延时、
能量和能量-延时积曲线



第6章 CMOS逻辑门的电子学分析

一. 静态CMOS反相器

- 直流特性
- 动态特性
- 功耗



二. 静态互补CMOS组合逻辑门

静态特性、传播延时、功耗

三. 传输管和传输门逻辑

互补CMOS门的静态特性



两输入NAND门的VTC与数据有关




$$V_{Tn2} = V_{Tn} + \gamma \left(\sqrt{|2\phi_F| + V_{int}} - \sqrt{|2\phi_F|} \right)$$

CMOS逻辑门的传播延时


开关延时模型



INV




NAND2



NOR2

CMOS逻辑门的传播延时

输入模式（图案）对延时的影响



一阶分析（忽略内部节点电容）

延时依赖于输入图案

■ 低到高转换

- 两输入都变低

◆ 延时: $0.69 \times (R_p/2) \times C_L$

- 一个输入变低

◆ 延时: $0.69 \times R_p \times C_L$

■ 高到低转换


- 两输入都变高

◆ 延时: $0.69 \times (2R_n) \times C_L$

获得与最小尺寸反相器具有相同的 t_{pHL} ，PDN网络中的NMOS器件设计为2倍宽。

CMOS逻辑门的传播延时

例：输入图案对延时的影响



输入数据 图案	延时 (ps)
$A=B=0 \rightarrow 1$	69
$A=1, B=0 \rightarrow 1$	62
$A=0 \rightarrow 1, B=1$	50
$A=B=1 \rightarrow 0$	35
$A=1 \rightarrow 0, B=1$	57
$A=1, B=1 \rightarrow 0$	76



NMOS = $0.5\mu\text{m}/0.25\mu\text{m}$

PMOS = $0.75\mu\text{m}/0.25\mu\text{m}$

$C_L = 100\text{ fF}$


晶体管尺寸设计

- 对称响应 (t_{pLH} 与 t_{pHL} 对称)
- 最坏情况下延时决定电路性能 (工作速度)



晶体管尺寸设计



复合门晶体管尺寸设计



$$\text{OUT} = \overline{D + A \cdot (B + C)}$$

扇入对延时的影响

4输入NAND



分布的RC模型


$$t_{pHL} = 0.69R_{eqn}(C_1 + 2C_2 + 3C_3 + 4C_L)$$

最坏情况下，传播延时与扇入成
二次方函数关系增加

- 晶体管数目 ($2N$) 增加了门的总电容 (线性增加)
- PDN中晶体管的串联使导通电阻增加 (线性增加)
- t_{pLH} 随扇入线性增加 (电容线性增加, 导通电阻不变)
- t_{pHL} 随扇入呈二次方关系增加 (电容与电阻均线性增加)

扇入对延时的影响

t_p 表示为扇入的函数（NAND逻辑门）



二次方关系

t_p (ps)

t_{pHL}

t_p

t_{pLH}


线性关系

扇入

应该尽量避免扇入大于4的逻辑门

大扇入时的设计技巧

- 调整晶体管尺寸
 - 增加充放电电流
 - 增加本身的传播延时，增加前级的负载电容
 - 外部负载电容较小时，对传播延时没有影响
- 逐级加大晶体管尺寸




分布的RC线

$M1 > M2 > M3 > \dots > MN$
(最靠近输出端的晶体管最小)


版图设计复杂
晶体管间距离拉开，内部电容增加

大扇入时的设计技巧

- 晶体管排列顺序



延时由 C_L , C_1 和 C_2 的放电时间决定




延时由 C_L 的放电时间决定

最晚到达的信号放在靠近输出的位置

大扇入时的设计技巧


- 重组逻辑结构

$$F = ABCDEFGH$$



大扇入时的设计技巧

- 插入缓冲器隔离扇入与扇出



CMOS逻辑门中的功耗

CMOS逻辑门功耗与下列因素相关

- 器件尺寸（影响电容）
- 输入输出上升下降时间（短路功耗）
- 器件阈值和温度（漏电功耗）
- 开关活动性（翻转概率）

动态功耗： $P_{0 \rightarrow 1} C_L V_{DD}^2 f$

比较复杂的逻辑门， $P_{0 \rightarrow 1}$ 受影响最大（两部分）：

- 逻辑电路拓扑结构（静态部分）
- 电路时序特性（动态部分）

CMOS逻辑门中的功耗

逻辑功能

统计学上相互独立的静态CMOS逻辑门的静态翻转概率

$$P_{0 \rightarrow 1} = P_0 \cdot P_1 = P_0 \cdot (1 - P_0)$$

若输入是独立的并且均匀分布的

$$P_{0 \rightarrow 1} = \frac{N_0}{2^N} \cdot \frac{N_1}{2^N} = \frac{N_0 \cdot (2^N - N_0)}{2^{2N}}$$

N_0 : 真值表中输出为“0”项的数目

N_1 : 真值表中输出为“1”项的数目

CMOS逻辑门中的功耗

举例：静态二输入或非门

A	B	Out
0	0	1
0	1	0
1	0	0
1	1	0

二输入或非门真值表

$$P_{0 \rightarrow 1} = \frac{N_0 \cdot (2^N - N_0)}{2^{2N}} = \frac{3 \cdot (2^2 - 3)}{2^{2 \cdot 2}} = \frac{3}{16}$$

假设：

$$P(A=1) = 1/2$$

$$P(B=1) = 1/2$$

则

$$P(\text{Out}=1) = 1/4$$

$$\begin{aligned} P_{0 \rightarrow 1} &= P(\text{Out}=0) \cdot P(\text{Out}=1) \\ &= 3/4 \times 1/4 = 3/16 \end{aligned}$$

CMOS逻辑门中的功耗

信号统计特性

二输入静态NOR门， P_A 和 P_B 分别为输入端A和B等于1的概率，并设互不相关，则输出节点为1的概率为：

$$P_1 = (1 - P_A) \cdot (1 - P_B)$$

输出由0→1的翻转概率为

$$\begin{aligned} P_{0 \rightarrow 1} &= P_0 P_1 = (1 - P_1) P_1 \\ &= (1 - (1 - P_A)(1 - P_B))(1 - P_A)(1 - P_B) \end{aligned}$$

静态逻辑门输出翻转概率


	$P_{0 \rightarrow 1}$
AND	$(1 - P_A P_B) P_A P_B$
OR	$(1 - P_A)(1 - P_B)(1 - (1 - P_A)(1 - P_B))$
EXOR	$(1 - (P_A + P_B - 2P_A P_B))(P_A + P_B - 2P_A P_B)$

CMOS逻辑门中的功耗

信号间的相关性

简单的概率计算有局限性：

- 不适用于具有反馈的电路
- 假设在每个门输入端的信号的概率是不相关的，与实际情况不符




输出Z等于1的概率（B和C相互独立）

$$\begin{aligned} P_Z &= P(Z=1) = P(B=1, C=1) \\ &= P(B=1) \cdot P(C=1) \end{aligned}$$

节点Z由0→1的翻转概率为

$$\begin{aligned} P_{0 \rightarrow 1} &= (1 - P_B P_C) \cdot P_B P_C \\ &= (1 - 1/2 \cdot 1/2) 1/2 \cdot 1/2 = 3/16 \end{aligned}$$



输出Z等于1的概率（B和C相关）



$$\begin{aligned} P_Z &= P(Z=1) = P(B=1, C=1) \\ &= P(C=1|B=1) \cdot P(B=1) \end{aligned}$$

$P(C=1|B=1)$ ：B=1时C=1的概率（条件概率），对该电路，这一概率为0。因此 $P_Z=0$

CMOS逻辑门中的功耗

动态或虚假翻转

逻辑块的非零传播延时会引起毛刺（Glitch）和虚假翻转，即一个节点在一次有效翻转中在稳定到正确的逻辑电平之前可能出现多次翻转。



- 所有输入同时从0变为1，所有奇数级输出翻转到0，所有偶数级输出保持为1
- 由于非零的传播延时，较后的偶数级出现了毛刺，造成了实现逻辑功能所需功耗之外的额外功耗。

NAND门逻辑链中的毛刺


CMOS逻辑门中的功耗

降低开关活动性的设计技术


- 逻辑重组

改变逻辑电路的拓扑结构降低功耗

例：两种实现 $F=A \cdot B \cdot C \cdot D$ 的结构



链形结构



树形结构

假设：

- 忽略毛刺
- 所有原始输入互不相关且均匀分布


链形结构比树形结构总体上具有较低的开关活动性（教材表6.8），但考虑时序特性时，树形拓扑结构没有任何毛刺活动性

CMOS逻辑门中的功耗


降低开关活动性的设计技术

- 输入排序

推迟输入具有较高翻转率的信号，降低中间节点的开关活动性



中间节点0→1翻转概率：
 $(1-0.5 \times 0.2) \times (0.5 \times 0.2) = 0.09$



中间节点0→1翻转概率：
 $(1-0.2 \times 0.1) \times (0.2 \times 0.1) = 0.0196$

- 分时复用资源


避免对具有独特数据特性的数据流采用分时复用

CMOS逻辑门中的功耗


降低开关活动性的设计技术

- 均衡信号路径减少毛刺

毛刺的产生是由于电路中路径长度失配引起，使信号路径长度匹配可以减少毛刺



毛刺敏感电路



消除毛刺的电路

第6章 CMOS逻辑门的电子学分析

一. 静态CMOS反相器

- 直流特性
- 动态特性
- 功耗




二. 静态互补CMOS组合逻辑门

静态特性、传播延时、功耗

三. 传输管和传输门逻辑

传输晶体管逻辑

用原始输入驱动栅和源/漏端，减少所需晶体管数目



- 需要的器件数少：N个晶体管
- 没有静态功耗
- NMOS传输高电平有阈值损失

$$V_{OH} = V_{DD} - V_{Tn}$$

栅和漏接 V_{DD} ，源端电压

$$V_x = V_{DD} - \left(V_{Tn0} + \gamma \left(\sqrt{|2\phi_f| + V_x} - \sqrt{|2\phi_f|} \right) \right)$$



传输管实现的二输入AND

传输晶体管逻辑

NMOS传输管逻辑电压摆幅

NMOS对节点X充电：


漏电压 V_{DD} ，栅电压 $0V \rightarrow V_{DD}$ ，节点X初值为0



V_X 接近 $V_{DD}-V_{Tn}$ 时，由于NMOS栅源电压降低，充电速度很慢。 V_X 最高值约1.8V


传输晶体管逻辑

传输管输出驱动问题




节点Y高电平

$$V_{OH} = V_{DD} - V_{Tn1} - V_{Tn2}$$



节点Y高电平

$$V_{OH} = V_{DD} - \max(V_{Tn1}, V_{Tn2})$$



- 节点B的电压 V_B 不能拉到 2.5V，而是 $2.5V - V_{Tn}$
- 由于衬偏效应， M_n 的阈值电压比 M_2 高，因此 M_2 不能完全关断，产生静态功耗。



传输晶体管逻辑

互补传输晶体管逻辑(Complementary Pass Transistor Logic, CPL)


- 接受真输入及其互补输入
- 产生真输出及其互补输出

特点:


- 互补的数据输入输出
- 属于静态逻辑
- 设计具有模块化的特点



AND/NAND



OR/NOR




(b)

EXOR/NEXOR

传输晶体管逻辑


解决方案1：用电平恢复晶体管（Level Restoring Transistor）



- 优点：节点X是满摆幅
- 缺点：恢复管增加节点X的电容，放电时间增加；有比问题

传输晶体管逻辑


恢复管尺寸设计



- 恢复管尺寸存在上限
- 传输管下拉可能有几个晶体管堆叠，恢复管尺寸应更小

传输晶体管逻辑

解决方案2：传输管用低阈值晶体管 ($V_T=0$)




- 优点：几乎没有阈值损失
- 缺点：会产生漏电流

传输晶体管逻辑



解决方案3：采用传输门（Transmission Gate）逻辑

利用NMOS和PMOS的互补特性

- NMOS传输强0和弱1
- PMOS传输强1和弱0





传输门充放电



传输晶体管逻辑

基于传输门的多路开关







-

传输晶体管逻辑

传输门的性能分析


传输门的电阻



$R_{eq} = R_n \parallel R_p$, 近似为常数


传输晶体管逻辑

传输门链的延时



设所有传输门都导通，并在输入端加阶跃信号

传输门用等效电阻 R_{eq} 代替




$$t_p(V_n) = 0.69CR_{eq} \frac{n(n+1)}{2}$$

$$t_p \propto n^2$$

传输晶体管逻辑

减少传输门链的延时：插入缓冲器切断长的传输门链



$$t_p = 0.69 \left[\frac{n}{m} CR_{eq} \frac{m(m+1)}{2} \right] + \left(\frac{n}{m} - 1 \right) t_{buf}$$

$$= 0.69 \left[CR_{eq} \frac{n(m+1)}{2} \right] + \left(\frac{n}{m} - 1 \right) t_{buf}$$

$$t_p \propto n$$

m 的最优值:

$$m_{opt} = 1.7 \sqrt{\frac{t_{buf}}{CR_{eq}}}$$