
第7章

高速**CMOS**逻辑电路设计

2020年10月27日

高速**CMOS**逻辑电路设计

一. 驱动大电容负载

1. 反相器链设计
2. 驱动大电容负载设计


二. 多级门电路性能设计

1. 逻辑努力
2. 组合逻辑的性能优化

反相器链设计

反相器链：

- 驱动大的负载
- 实际电路的简化情形



如果给定 C_L ：

- 要求延时最小，应该用多少级驱动？
- 如何设计这些反相器的尺寸？

反相器链设计

输入栅电容 C_g 与本征输出电容 C_{int} 之间的关系

$$C_{int} = \gamma C_g$$

其中, γ 是比例系数, 只与工艺有关(对大多数亚微米工艺 $\gamma \approx 1$)

传播延时

$$t_p = t_{p0} \left(1 + \frac{C_{ext}}{C_{int}} \right) = t_{p0} \left(1 + \frac{C_{ext}}{\gamma C_g} \right)$$

其中, t_{p0} 是本征延时(无外部负载), 与晶体管尺寸无关


设 $C_{ext} = f C_g$, 其中 $f = C_{ext}/C_g$, 称为**等效扇出**

$$\text{于是} \quad t_p = t_{p0} \left(1 + \frac{C_{ext}}{\gamma C_g} \right) = t_{p0} \left(1 + \frac{f}{\gamma} \right)$$

反相器的延时只取决于其外部负载电容与输入电容间的比值

反相器链设计

延时公式应用于反相器链



反相器链总延时: $t_p = t_{p,1} + t_{p,2} + \dots + t_{p,N}$

第 j 级反相器的延时: $t_{p,j} = t_{p0} \left(1 + \frac{C_{g,j+1}}{\gamma C_{g,j}} \right) = t_{p0} (1 + f_j / \gamma)$

$$t_p = \sum_{j=1}^N t_{p,j} = t_{p0} \sum_{i=1}^N \left(1 + \frac{C_{g,j+1}}{\gamma C_{g,j}} \right), \text{ 其中 } C_{g,N+1} = C_L$$

反相器链设计

给定 N 确定最优的尺寸

延时方程有 $N-1$ 个未知数： $C_{g,2} - C_{g,N}$

求最小延时：求 $N-1$ 个偏微分并令他们都等于0，即

$$\partial t_p / \partial C_{g,j} = 0$$

得到： $C_{g,j+1} / C_{g,j} = C_{g,j} / C_{g,j-1}$

每一级反相器的尺寸是与其相邻的前后两个反相器尺寸的几何平均数：

$$C_{g,j} = \sqrt{C_{g,j-1} C_{g,j+1}}$$

- 每一级有相同的等效扇出 ($f_j = f$)
- 每一级有相同的延时

反相器链设计

若每一级具有相同的尺寸放大系数为 f ：

$$f^N = F = C_L / C_{g,1}$$

每级的有效扇出（尺寸系数）：


$$f = \sqrt[N]{F}$$

最小延时

$$t_p = Nt_{p0} \left(1 + \sqrt[N]{F} / \gamma \right)$$

反相器链设计

反相器链举例



C_L/C_1 应该均匀地分布到 $N=3$ 级上:

$$f = \sqrt[3]{8} = 2$$

对于给定的F值，如何选择级数N使延时最小？

反相器链设计

反相器链最优级数设计

对给定负载 C_L 和给定输入电容 C_{in} ，求最优的尺寸系数 f

$$t_p = N t_{p0} \left(1 + \sqrt[N]{F} / \gamma \right)$$

- N 太大，第1部分占主导地位
- N 太小（ f 太大），第2部分占主导地位

$$C_L = F \cdot C_{in} = f^N C_{in} \quad \text{其中} \quad N = \frac{\ln F}{\ln f}$$


$$t_p = N t_{p0} \left(F^{1/N} / \gamma + 1 \right) = \frac{t_{p0} \ln F}{\gamma} \left(\frac{f}{\ln f} + \frac{\gamma}{\ln f} \right)$$

$$\frac{\partial t_p}{\partial f} = \frac{t_{p0} \ln F}{\gamma} \cdot \frac{\ln f - 1 - \gamma/f}{\ln^2 f} = 0 \quad \rightarrow \quad f = e^{(1+\gamma/f)}$$

反相器链设计

若 $\gamma = 0$ （忽略自载）， $f = e$, $N = \ln F$


最优的 f 与自载系数 γ 的关系



$\gamma=1$ 时, $f_{opt} = 3.6$

反相器链设计

传播延时与等效扇出的关系 ($\gamma=1$)



- 选择扇出值大于最优值并不过多影响延时
- 通常选择**最优值为4**





反相器链设计

各种驱动器结构的 t_{opt}/t_{p0} 与 F 的关系 ($\gamma=1$)

F	无缓冲器	两级反相器	反相器链
10	11	8.3	8.3
100	101	22	16.5
1000	1001	65	24.8
10000	10001	202	33.1

反相器链设计

Buffer 设计

	N	f	t_p
	1	64	65
	2	8	18
	3	4	15
	4	2.8	15.3

驱动大电容

■ 两个主要方面：


- 选择合适晶体管尺寸
- 把驱动器分为逐级增大的缓冲器链

■ 几个结论：

- 多级驱动器设计中，若级数固定，则延时应平均分配到每一级（每级具有相同的等效扇出 f ）
- 如果级数可以自由选择，每级扇出系数大约为4时，延时最小。（ $\gamma=0$ 时， $f_{\text{opt}}=e$ ； $\gamma=1$ 时， $f_{\text{opt}}=3.6$ ）

驱动大电容

■ 多级缓冲器设计—驱动片外电容实例



0.25 μm CMOS工艺

$$C_{in} = 2.5 \text{ fF}$$

$$t_{p0} = 30 \text{ ps}$$


$$F = C_L / C_{in} = 8000$$

$$f_{opt} = 3.6; \quad N = 7$$

$$t_p = 0.97 \text{ ns}$$

驱动大电容

■ 多级缓冲器设计—输出驱动器设计实例



晶体管尺寸按延时最小优化 ($N=7, f=3.6, t_p = 0.97\text{ns}$)

级数	1	2	3	4	5	6	7
$W_n (\mu\text{m})$	0.375	1.35	4.86	17.5	63	226.8	816.5
$W_p (\mu\text{m})$	0.71	2.56	9.2	33.1	119.2	429.3	1545.5

- 最大静态管宽度达到**1.5mm**
- 总尺寸是最小反相器尺寸的数千倍

输出驱动器设计

性能与面积、能量之间折中

指定最大允许的传播延时 $t_{p,max}$, 求 N 和 f , 使得总面积最小
相当于求满足下面限制的最小的 N :

$$\frac{t_{p,max}}{t_{p0}} \geq \ln(F) \frac{1 + f / \gamma}{\ln(f)} = N \times \left(1 + \frac{F^{1/N}}{\gamma} \right)$$

面积与 f 的关系


$$A_{driver} = (1 + f + f^2 + \dots + f^{N-1}) A_{min} = \frac{f^N - 1}{f - 1} A_{min} = \frac{F - 1}{f - 1} A_{min}$$

额外的能量消耗

$$E_{driver} = (1 + f + f^2 + \dots + f^{N-1}) (1 + \gamma) C_i V_{DD}^2 = \frac{F - 1}{f - 1} (1 + \gamma) C_i V_{DD}^2 \approx \frac{2C_L}{f - 1} V_{DD}^2$$

输出驱动器设计

延时与F及N的关系



输出驱动器设计

0.25 μm 工艺, $C_L = 20 \text{ pF}$

晶体管尺寸按延时最小优化 ($N=7, f=3.6, t_p = 0.97\text{ns}$)

级数	1	2	3	4	5	6	7
$W_n (\mu\text{m})$	0.375	1.35	4.86	17.5	63	226.8	816.5
$W_p (\mu\text{m})$	0.71	2.56	9.2	33.1	119.2	429.3	1545.5


晶体管尺寸重新设计 ($N=3, f=20, t_p = 1.89\text{ns}$)

级数	1	2	3
$W_n (\mu\text{m})$	0.375	7.5	150
$W_p (\mu\text{m})$	0.71	14.4	284

面积约小7.5倍, 延时增加不到2倍, 能耗降低24%

大尺寸（宽度）晶体管设计


- 降低栅电阻
- 减小扩散电容




多个较小晶体管并列
（“指状”结构）

输出驱动器和压焊块设计


压焊块 (Bonding Pad)



三态缓冲器 (Tristate Buffer)



$$Out = In.En + Z.\overline{En}$$



增加输出驱动

高速**CMOS**逻辑电路设计

一. 驱动大电容负载

1. 反相器链设计
2. 驱动大电容负载设计

二. 多级门电路性能设计

1. 逻辑努力
2. 组合逻辑的性能优化

组合电路中的性能优化

反相器基本延时公式
$$t_p = t_{p0} \left(1 + \frac{C_{ext}}{\gamma C_g} \right) = t_{p0} (1 + f / \gamma)$$

复合门延时公式
$$t_p = t_{p0} (p + g \cdot f / \gamma)$$

p – 复合门与反相器本征延时比，与逻辑门的拓扑结构及版图形状相关

f – 等效扇出，电气努力(*electrical effort*)

g – 逻辑努力(*logical effort*)，只与电路的拓扑结构有关

组合电路中的性能优化

本征延时 (Intrinsic Delay)

与反相器相比，复合门具有比较复杂的结构，本征延时比反相器大

各种逻辑门的本征延时（讲义表7.5）

逻辑门类别	本征延时 p
反相器	1
n 输入 与非门	n
n 输入 或非门	n
n 路 多路选择器	$2n$
异或门/异或非门	$n2^{n-1}$

组合电路中的性能优化


逻辑努力 (Logical Effort)

与反相器相比，复合门必须更努力工作才能得到类似的响应


- 逻辑门的每个输入与一个反相器有相同的输入电容时，产生输出电流比反相器差多少
- 逻辑门与一个反相器提供相同的输出电流时，它的输入电容比反相器大多少

组合电路中的性能优化


例：复合门的逻辑努力



反相器
 $g = 1$



二输入NAND
 $g = 4/3$



二输入NOR
 $g = 5/3$

组合电路中的性能优化


各种逻辑门的逻辑努力（讲义表7.6）

逻辑门类别	输入端口数			
	1	2	3	n
反相器 (INV)	1			
与非门 (NAND)		$4/3$	$5/3$	$(n+2)/3$
或非门 (NOR)		$5/3$	$7/3$	$(2n+1)/3$
多路选择器 (MUX)		2	2	2
异或门 (XOR)		4	12	

- 所有静态**CMOS**门中，反相器的逻辑努力和本征延时最小
- 逻辑努力随门的复杂度增加而增加

组合电路中的性能优化

反相器及二输入NAND门的延时与扇出的关系



组合电路中的性能优化

门努力 (gate effort) h : $h = g \cdot f$

通过组合逻辑块的路径总延时:

$$t_p = \sum_{j=1}^N t_{p,j} = t_{p0} \sum_{j=1}^N \left(p_j + \frac{f_j g_j}{\gamma} \right)$$

求最小延时: 求 $N-1$ 个偏导数并令其为0

$$f_1 g_1 = f_2 g_2 = \dots = f_N g_N$$

每一级具有相同的门努力

路径逻辑努力 (path logical effort) G : $G = \prod_{i=1}^N g_i$

路径有效扇出 F : $F = \frac{C_L}{C_{g1}}$

分支努力 (branching effort) b : $b = \frac{C_{on-path} + C_{off-path}}{C_{on-path}}$

组合电路中的性能优化

路径分支努力 (path branching effort) B : $B = \prod_{i=1}^N b_i$

路径电气努力: $F = \prod_{i=1}^N \frac{f_i}{b_i} = \frac{\prod f_i}{B}$

总路径努力 H : $H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GFB$

与反相器链分析类似, 使路径延时最小的门努力为:

$$h = \sqrt[N]{H}$$

通过该路径延的最小延时:

$$D = t_{p0} \left(\sum_{j=1}^N p_j + \frac{N \sqrt[N]{H}}{\gamma} \right)$$

组合电路中的性能优化

路径本征延时与路径中逻辑门的类型有关，与尺寸无关

求各个门的尺寸系数 s_i ：（由前至后）


- 最小反相器的输入电容 C_{ref}
- 单位尺寸门与最小尺寸反相器的驱动能力相同，其输入电容为 gC_{ref}
- 逻辑链中第1个门的尺寸系数为 s_1 ，则该链的输入电容 $C_{g1} = g_1s_1C_{ref}$
- 考虑分支努力，第2个门的输入电容为 (f_1/b_1) 倍

$$g_2s_2C_{ref} = \left(\frac{f_1}{b_1}\right)g_1s_1C_{ref}$$

- 对第 i 个门：
$$s_i = \frac{g_1s_1}{g_i} \prod_{j=1}^{i-1} \left(\frac{f_j}{b_j}\right)$$

组合电路中的性能优化

例：路径优化（确定使路径延时最小时各逻辑门的尺寸）



路径等效扇出： $F =$

路径逻辑努力： $G =$

路径分支努力： $B =$

总路径努力： $H =$

最优的每个门的努力： $h =$

扇出系数： $f_1 =$ ， $f_2 =$ ， $f_3 =$ ， $f_4 =$

门的尺寸： $a =$ ， $b =$ ， $c =$