



第8章

CMOS逻辑电路的高级技术

2020年11月10日

CMOS逻辑电路的高级技术

一. 镜像电路

二. 有比逻辑

1. 伪nMOS


2. 差分串联电压开关逻辑 (DCVSL)

三. 传输晶体管和传输门逻辑

四. 动态CMOS

镜像电路

镜像电路对NMOS和PMOS采用相同的拓扑连接晶体管



a	b	$a \oplus b$
0	0	0
0	1	1
1	0	1
1	1	0


导通的器件

← **NMOS**

← **PMOS**

← **PMOS**


← **NMOS**



镜像电路

镜像电路的优点是有比较对称的版图、较短的上升和下降时间

RC 开关模型



Elmore时间常数为:

$$\tau_x = C_{out} (2R_x) + C_x R_x$$

若输出电压近似为指数变化,
则上升和下降时间为:

$$t_r \approx 2.2 \tau_p$$

$$t_f \approx 2.2 \tau_n$$

与AOI电路相比, 寄生电容 C_p 较小, 因而 t_r 较小

CMOS逻辑电路的高级技术

一. 镜像电路

二. 有比逻辑

1. 伪nMOS

2. 差分串联电压开关逻辑 (DCVSL)

三. 传输晶体管和传输门逻辑

四. 动态CMOS

有比逻辑


静态互补CMOS

- 高度的稳定性：无比逻辑，噪声容限大，无静态功耗
- 需要 $2N$ 个晶体管实现 N 扇入的逻辑门，芯片面积和负载电容较大


有比逻辑

- 目的：减少互补CMOS中的器件数
- 方法：不用有源的PDN和PUN组合，而用NMOS的PDN实现逻辑功能，用简单的负载器件
- 降低了稳定性、增加功耗

有比逻辑



(a) 一般情形



(b) 伪NMOS

伪NMOS (Pseudo-NMOS)

伪NMOS特点:

- 晶体管数目 $N+1$ 个
- 输出高电平 $V_{OH} = V_{DD}$
- 输出低电平 V_{OL} 不为0, 降低了噪声容限, 增加静态功耗

$$V_{OL} = \frac{R_{PDN}}{R_L + R_{PDN}}$$

- 通过负载器件相对于下拉器件的尺寸调整噪声容限、传播延时、功耗等

NM_L : 若要求 V_{OL} 低, 则需要 R_L 大

t_{pLH} : 若要求 t_{pLH} 小, 则需要 R_L 小

$$t_{pLH} = 0.69R_L C_L$$

伪NMOS

计算 V_{OL} : (假设NMOS线性, PMOS速度饱和)

$$k_n \left((V_{DD} - V_{Tn}) V_{OL} - \frac{V_{OL}^2}{2} \right) + k_p \left((-V_{DD} - V_{Tp}) V_{DSATp} - \frac{V_{DSATp}^2}{2} \right) = 0$$

设 V_{OL} 相对于 V_{GT} 很小, 且 $V_{Tn} = -V_{Tp}$

$$V_{OL} \approx \frac{k_p (V_{DD} + V_{Tp}) \cdot V_{DSATp}}{k_n (V_{DD} - V_{Tn})} = \frac{\mu_p \cdot W_p}{\mu_n \cdot W_n} \cdot V_{DSATp}$$

要使 V_{OL} 尽可能低, PMOS尺寸应当明显小于NMOS尺寸, 但会增加 t_{pLH} 。

低电平输出模式时的静态功耗:


$$P_{low} = V_{DD} \cdot I_{low} \approx V_{DD} \cdot \left| k_p \left((-V_{DD} - V_{Tp}) \cdot V_{DSATp} - \frac{V_{DSATp}^2}{2} \right) \right|$$

伪NMOS

伪NMOS反相器的 VTC (讲义例8.1)

$$(W/L)_n = 0.5\mu\text{m}/0.25\mu\text{m}$$

$$(W/L)_p = 4, 2, 1, 0.5, 0.25$$



伪NMOS

设计伪NMOS，要折中考虑：

- 1) 减少静态功耗，负载PMOS管要小
 - 2) 得到较大的 NM_L ，要求 V_{OL} 低 $\Rightarrow (W/L)_n/(W/L)_p$ 大
 - 3) 减小 t_{pLH} ，负载PMOS管要大
- 1) 和3) 矛盾，速度快的门消耗更多的静态功耗，而且会减小噪声容限。

用伪NMOS设计大扇入的复合门具有吸引力：

- $N+1$ 个晶体管，面积小，寄生电容小
- 对前级负载小，每个输入只接到一个晶体管
- 输出低电平有静态功耗，适合大多数情况下输出为高电平的情况，如Memory的地址译码电路等

差分串联电压开关逻辑 (DCVSL)

改进负载：


- 消除静态电流
- 提高输出摆幅（降低 V_{OL} ）
- 减小 t_{pLH}

自适应负载：1) 输出高电平时增大负载电流；
2) 输出低电平时减小或消除负载电流

差分串联电压开关逻辑 (DCVSL, Differential Cascode Voltage Switch Logic)

- 利用两个概念：差分逻辑和正反馈
- 每个输入具有互补形式，同时产生互补输出
- 反馈机制保证在不需要负载器件时将其关断

差分串联电压开关逻辑 (DCVSL)




- DCVSL有伪NMOS一样的速度优点：输出节点电容小。
- 静态功耗被消除
- 消除了反相信号所需的反相器
- 增加转换功耗（短路功耗）
- 额外面积消耗，因为有两个下拉网络。

- 两个下拉网络PDN1和PDN2互补，实现逻辑功能及其互补功能
- 若给定一组输入，PDN1导通，PDN2截止，节点 Out 被拉低，打开 $M2$ ， $\sim Out$ 被拉高，使 $M1$ 截止。

差分串联电压开关逻辑 (DCVSL)


DCVSL举例: XOR-XNOR门



- 两个PDN网络可共享部分晶体管, 减少晶体管数目
- 消除了静态功耗: 稳态时, 任何一个输出的下拉通路与上拉通路不会同时导通
- 翻转期间PMOS与PDN会同时导通一段时间, 产生短路功耗
- 有比逻辑: PMOS器件与下拉网络器件的尺寸对电路功能非常关键

差分串联电压开关逻辑 (DCVSL)


例：DCVSL瞬态响应 (AND-NAND门)



$$(W/L)_{1,2} = 1.0\mu\text{m}/0.25\mu\text{m}$$

$$(W/L)_{3,4} = 0.5\mu\text{m}/0.25\mu\text{m}$$

$$(W/L)_p = 1.5\mu\text{m}/0.25\mu\text{m}$$



延时

Out : 约200ps; $\sim Out$: 约320ps

互补CMOS AND: 约200ps

差分串联电压开关逻辑（DCVSL）

DCVSL特点：

- 提供差分（互补）输出
- 实现复杂功能时晶体管数约减少一半
- 设计时布线难度增加（导线数量加倍）
- 短路功耗较高

CMOS逻辑电路的高级技术

一. 镜像电路

二. 有比逻辑

1. 伪nMOS




2. 差分串联电压开关逻辑 (DCVSL)

三. 传输晶体管和传输门逻辑

四. 动态CMOS

传输晶体管逻辑

用原始输入驱动栅和源/漏端，减少所需晶体管数目



- 需要的器件数少： N 个晶体管
- 没有静态功耗
- NMOS传输高电平有阈值损失

$$V_{OH} = V_{DD} - V_{Tn}$$

栅和漏接 V_{DD} ，源端电压

$$V_x = V_{DD} - \left(V_{Tn0} + \gamma \left(\sqrt{|2\phi_f| + V_x} - \sqrt{|2\phi_f|} \right) \right)$$



传输管实现的二输入AND

传输晶体管逻辑

NMOS传输管逻辑电压摆幅

NMOS对节点X充电:


漏电压 V_{DD} , 栅电压 $0V \rightarrow V_{DD}$, 节点X初值为0



V_X 接近 $V_{DD}-V_{Tn}$ 时, 由于NMOS栅源电压降低, 充电速度很慢。 V_X 最高值约1.8V


传输晶体管逻辑

传输管输出驱动问题





节点Y高电平

$$V_{OH} = V_{DD} - V_{Tn1} - V_{Tn2}$$



节点Y高电平

$$V_{OH} = V_{DD} - \max(V_{Tn1}, V_{Tn2})$$



- 节点B的电压 V_B 不能拉到 2.5V，而是 $2.5V - V_{Tn}$
- 由于衬偏效应， M_n 的阈值电压比 M_2 高，因此 M_2 不能完全关断，产生静态功耗。



传输晶体管逻辑

互补传输晶体管逻辑(Complementary Pass Transistor Logic, CPL)


- 接受真输入及其互补输入
- 产生真输出及其互补输出

特点:


- 互补的数据输入输出
- 属于静态逻辑
- 设计具有模块化的特点



AND/NAND




OR/NOR



EXOR/NEXOR

传输晶体管逻辑


解决方案1：用电平恢复晶体管（Level Restoring Transistor）



- 优点：节点X是满摆幅
- 缺点：恢复管增加节点X的电容，放电时间增加；有比问题

传输晶体管逻辑


恢复管尺寸设计



- 恢复管尺寸存在上限
- 传输管下拉可能有几个晶体管堆叠，恢复管尺寸应更小

传输晶体管逻辑

解决方案2：传输管用低阈值晶体管 ($V_T=0$)




- 优点：几乎没有阈值损失
- 缺点：会产生漏电流

传输晶体管逻辑



解决方案3：采用传输门（Transmission Gate）逻辑

利用NMOS和PMOS的互补特性

- NMOS传输强0和弱1
- PMOS传输强1和弱0





传输门充放电




传输晶体管逻辑

基于传输门的多路开关



传输晶体管逻辑

基于传输门的 XOR





- 6个晶体管，比互补CMOS实现少一半
- F总有一条路径到 V_{DD} 或GND，是低阻节点

传输晶体管逻辑

传输门的性能分析


传输门的电阻



$R_{eq} = R_n \parallel R_p$, 近似为常数


传输晶体管逻辑

传输门链的延时



设所有传输门都导通，并在输入端加阶跃信号

传输门用等效电阻 R_{eq} 代替




$$t_p(V_n) = 0.69CR_{eq} \frac{n(n+1)}{2}$$

$$t_p \propto n^2$$

传输晶体管逻辑

减少传输门链的延时：插入缓冲器切断长的传输门链



$$t_p = 0.69 \left[\frac{n}{m} CR_{eq} \frac{m(m+1)}{2} \right] + \left(\frac{n}{m} - 1 \right) t_{buf}$$

$$= 0.69 \left[CR_{eq} \frac{n(m+1)}{2} \right] + \left(\frac{n}{m} - 1 \right) t_{buf}$$

$$t_p \propto n$$

m 的最优值:

$$m_{opt} = 1.7 \sqrt{\frac{t_{buf}}{CR_{eq}}}$$

CMOS逻辑电路的高级技术

一. 镜像电路

二. 有比逻辑

1. 伪nMOS

2. 差分串联电压开关逻辑 (DCVSL)

三. 传输晶体管和传输门逻辑



四. 动态CMOS

动态CMOS

- 在静态逻辑电路中，每一个时间点(开关瞬态除外)输出都通过一条低阻的路径连接到 V_{DD} 或 **GND**
 - 扇入为 N 的互补CMOS逻辑门需要 $2N$ 个器件
 - 扇入为 N 的伪NMOS逻辑门需要 $N+1$ 个器件，但有静态功耗
- 动态逻辑电路依赖于信号值在高阻节点的电容上暂时存储。
 - 需要 $N+2$ 个晶体管，避免了静态功耗
 - 分为预充和有条件求值相位来实现复杂逻辑功能

动态CMOS

动态门基本原理



分两相工作：

预充（**Precharge**）： $CLK = 0$ ， M_p 导通， M_e 关断

求值（**Evaluate**）： $CLK = 1$ ， M_p 关断， M_e 导通，根据输入值和PDN的拓扑结构有条件放电

动态CMOS

输出的条件

- 一旦动态门的输出被放电，直到进行下一次预充电之前不可能再充电
- 门的输入在求值期间最多只能有一次变化
- 在求值期间或求值后，输出可能处于高阻状态，状态存储在电容 C_L 上

动态CMOS

动态逻辑门的特点：

- 逻辑函数由NMOS的PDN实现。PDN的构造与互补CMOS或伪NMOS一样
- $N+2$ 个晶体管
- 无比电路。噪声容限与晶体管尺寸比例无关
- 没有静态功耗。总的功耗可能较高（较高的翻转概率，时钟上的额外负载）
- 有较快的开关速度。晶体管数目少，降低了逻辑努力；没有短路电流，下拉器件提供的所有电流都用来对负载电容放电
- 噪声容限小（ NM_L ）
- 需要预充/求值时钟

动态CMOS

动态电路稳态特性

- 逻辑电平：由于是无比电路，所以 $V_{OL}=0$ ， $V_{OH}=V_{DD}$
- 其它VTC参数，如噪声容限、阈值电压（动态电路需要周期性的预充、求值，不能用纯粹的静态分析）
 - 在求值相位，当输入信号超过NMOS下拉晶体管的开启电压 V_{Tn} 时，动态反相器的下拉网络开始导通，如果等待足够长时间，输出最终会达到GND。因此，阈值电压 V_M 、输入高电平 V_{IH} 和输入低电平 V_{IL} 都设为 V_{Tn}
 - 亚阈值电流存在，当输入接近 V_{Tn} 但小于 V_{Tn} 时，PDN就开始导通
 - 输出高电平时，动态逻辑门的输出阻抗很大。因此输出电平对噪声和干扰很敏感！其它信号的电容性耦合，可能造成节点电荷损失，而且不能恢复。但由于动态门的 NM_H 较大，有一定的抗噪声能力

动态CMOS


动态逻辑的性能

除了晶体管少，面积小外，动态逻辑门最有吸引力的一个性质是开关速度快。动态电路结构简单，晶体管数目较少，因此 C_L 小。

- $t_{pLH}=0!$ 。输出高电平时没有额外的开关动作发生。
- $t_{pHL} \propto C_L$ ，取决于PDN拉电流的能力。 M_E 的存在，会使得放电变慢一些
- 要考虑预充时间
- PMOS预充管的尺寸选择。PMOS预充管的尺寸可以自由选择，不会影响直流特性；PMOS管增大，可以减少预充时间；但同时 C_L 增加， t_{pHL} 会增大。此外，对时钟 CLK 的负载增加


动态CMOS

例：四输入动态NAND门



四输入动态NAND门

V_{OH}	V_{OL}	V_M	NM_H	NM_L	t_{pHL}	t_{pLH}	t_{pre}
2.5V	0V	V_{TN}	$2.5 - V_{TN}$	V_{TN}	110ps	0	83ps



动态CMOS

动态逻辑的功耗

优势:

- 晶体管少, C_L 小, 每个扇出看到的负载是一个晶体管
- 每个周期最多只能翻转一次, 没有毛刺和虚假翻转
- 不存在短路功耗

劣势:

- 时钟功耗大, 时钟节点每个时钟周期都要翻转
- 增加抗漏电器件时可能会有短路功耗
- 较高的开关活动性


静态门0→1的翻转概率: $P_0P_1 = P_0(1-P_0)$

动态门0→1的翻转概率: $P_{0\rightarrow 1} = P_0 > P_0P_1$

对于均匀分布的输入, 扇入为N的门的翻转概率为: $P_{0\rightarrow 1} = \frac{N_0}{2^N}$


动态CMOS

电荷泄漏 (Charge Leakage)



泄漏来源

- (1) 反偏二极管
- (2) 亚阈值漏电流




动态电路对最低的时钟频率有限制

动态CMOS

电荷泄漏问题的解决方案


增加一个抗泄漏晶体管，类似传输晶体管逻辑中的电平恢复器方案



- 预充： M_{bl} 导通
- 求值
 - PDN不导通时， M_{bl} 补偿泄漏电荷
 - PDN导通时，PDN与 M_{bl} 竞争， 应确保最终PDN能赢。有比，短路功耗

动态CMOS

电荷分享 (Charge Sharing)




预充: C_L 预充到 V_{DD} , 所有输入置0, 且 C_A 被放电

求值: B维持0, A由0 $\rightarrow$ 1翻转, 原本存储在 C_L 上的电荷在 C_L 和 C_A 间重新分配, 造成输出电压下降, 而且这一下降不能恢复 (下次预充之前)

动态CMOS

电荷分享 (Charge Sharing)



初始条件为：

$$V_{out}(t=0) = V_{DD}, V_X(t=0) = 0$$

分两种情况考虑：

1) 如果 $\Delta V_{out} < V_{Tn}$ ，最终的 $V_X = V_{DD} - V_{Tn}(V_X)$ ，Ma截止

$$C_L V_{DD} = C_L V_{out}(t) + C_a [V_{DD} - V_{Tn}(V_X)]$$


$$\Delta V_{out} = V_{out}(t) - V_{DD} = -\frac{C_a}{C_L} [V_{DD} - V_{Tn}(V_X)]$$

2) 如果 $\Delta V_{out} > V_{Tn}$ ， V_{out} 与 V_X 达到相同的值，Ma不截止。

$$\Delta V_{out} = -V_{DD} \frac{C_a}{C_L + C_a}$$

动态CMOS

例：电荷共享（3输入异或门）



输出节点电压降的最坏情形（假设预充期间所有输入为低电平，所有被隔离内部节点为0V）：

$(\sim A)BC$ 或 $A(\sim B)C$


$$\Delta V_{out} = -V_{DD} \frac{C_a}{C_L + C_a} = -2.5 \frac{30}{30 + 50} = 0.94V$$

下级反相器阈值应该小于 $2.5 - 0.94 = 1.56V$

动态CMOS


电荷再分布解决方案

关键内部节点预充电



增加面积和功耗


电容耦合



- 动态门的输出节点Out1输出高电平时输出阻抗很高，对串扰非常敏感
- 静态门输入In的翻转造成其输出Out2的翻转为低电平
- Out2的变化通过M4的栅-源和栅-漏电容耦合到动态节点Out1(回栅耦合, backgate coupling)


动态CMOS

回栅耦合效应



动态CMOS



时钟馈通 (Clock Feedthrough)



- 由于预充器件的栅漏电容引起的预充器件的时钟输入与动态输出节点间的耦合效应
- 动态输出节点的电压可能上升到 V_{DD} 以上


动态CMOS

时钟馈通




动态CMOS

串联动态门




两个动态反相器串联



预充期间置所有输入为0，求值期间输入只能进行单个的0→1翻转

多米诺逻辑 (Domino Logic)




- 扇出由一个低阻抗输出的静态反相器驱动，提高了抗噪声能力
- 缓冲器隔离了内部和外部电容，减少了动态输出节点的电容
- 可以利用反相器驱动一个泄漏器件抵抗漏电和电荷重新分布

动态CMOS

多米诺门串联链

- 预充期间所有输出都置0
- 求值期间第一个多米诺块的输出保持0或从0→1翻转，从而影响第二个门，这一影响可以再整个多米诺链上传播，一个接一个，象倒多米诺骨牌




动态CMOS

多米诺逻辑的特点

- 只能实现非反相逻辑
- 具有非常高的速度
 - $t_{pHL}=0$ ，只存在上升沿延时
 - 输入电容小 — 较小的逻辑努力
 - 可调整反相器尺寸使之与扇出匹配


动态CMOS

多米诺逻辑设计



动态CMOS

取消求值器件时预充电传播效应




- 预充需要一级一级进行
- 避免短路电流，时钟逐级延时

动态CMOS

解决多米诺逻辑非反相的问题

差分多米诺逻辑 (Differential Domino)




AND/NAND动态差分逻辑门

- 有比？无比？

动态CMOS

np-CMOS



利用 n 型树和 p 型树逻辑门之间的对偶性来消除串级问题

PDN的输入只允许 $0 \rightarrow 1$ 的转换，PUN的输入只允许 $1 \rightarrow 0$ 的转换

噪声容限: $NM_H=?$ $NM_L=?$