
第1章 引 论

Introduction

2020年09月15日

第 1 章 引 论

一、集成电路简介

二、复杂性与设计

三、数字设计的质量评价

什么是集成电路？

集成电路（**Integrated Circuit, IC**）

- 集成电路或单片集成电路(也称为芯片或微芯片)是在一小块半导体材料（通常是硅）上的一组电子电路
- 将大量微小的晶体管集成到小芯片中，使得电路比由离散电子元件构成时更小、更便宜、速度更快、可靠性更高
- 集成电路的大规模生产能力、可靠性以及电路设计的积木式方法确保了快速采用标准化**IC**来代替使用离散晶体管的设计

See ker


▶ CONTRACTOR GOWNING
W1
◀ TRAVEL PATH

FOCAL POINT

它将首次面世

It's about ready for its debut.


晶体管革命和集成电路发明



- **第一个晶体管**

Bell Labs, 1947

John Bardeen、Walter Bratain、
William Shockley因此获得了
1956年的诺贝尔物理学奖




- **第一个集成电路**

TI, 1958

Jack Kilby因发明集成电路获得
了2000年的诺贝尔物理学奖

第一个集成电路




- 双极逻辑
1960's

ECL 3-input Gate
Motorola 1966


Intel 4004 微处理器

- 第一个微处理器 (1971)
 - 用于 **Busicom** 计算器
- 特性
 - 10 μm process
 - 2300 transistors
 - 400 – 800 kHz
 - 4-bit word size
 - 16-pin DIP package
- 手工刻掩膜 (Rubylith)
 - Drawn with color pencils
 - 1 metal, 1 poly (jumpers)
 - Diagonal lines (!)




8086 / 8088

- **16-bit 处理器 (1978-9)**
 - IBM PC and PC XT
 - 革命性产品
 - 引入 x86 ISA
- **特性**
 - 3 μm process
 - 29k transistors
 - 5-10 MHz
 - 16-bit word size
 - 40-pin DIP package
- **微代码 ROM**




80486

- 流水线 (1989)
 - 浮点单元
 - 8 KB cache
- 特性
 - 1-0.6 μm process
 - 1.2M transistors
 - 25-100 MHz
 - 32-bit word size
 - 168-pin PGA
- Cache, Integer datapath, FPU, microcode, synthesized control




Pentium 4

- **深度流水 (2001)**
 - 非常快的时钟
 - 256-1024 KB L2\$
- **特性**
 - 180 – 65 nm process
 - 42-125M transistors
 - 1.4-3.4 GHz
 - Up to 160 W
 - 32/64-bit word size
 - 478-pin PGA
- **Units start to become invisible on this scale**




Core2 Duo


- 双核 (2006)
 - 1-2 MB L2\$ / core
- 特性
 - 65-45 nm process
 - 291M transistors
 - 1.6 - 3+ GHz
 - 65 W
 - 32/64 bit word size
 - 775 pin LGA
- Much better performance/power efficiency



Intel处理器中的晶体管数目



Intel微处理器的时钟频率




微处理器总结

■ 晶体管数目增长超过 10^5 倍， 时钟频率增加超过3 个量级！

处理器	年份	特征尺寸 (μm)	工作频率 (MHz)	晶体管数 目	位宽	功耗 (W)	缓存 (L1/L2/L3)	封装
4004	1971	10	0.75	2.3K	4	0.5	none	16-pin DIP
8008	1972	10	0.8	3.5K	8	0.5	none	18-pin DIP
8080	1974	6	2	6K	8	0.5	none	40-pin DIP
8086	1978	3	10	29K	16	2	none	40-pin DIP
80286	1982	1.5	12	134K	16	3	none	68-pin PGA
80386	1985	1.5-1.0	25	275K	32	1-1.5	none	100-pin PGA
80486	1989	1.0-0.6	100	1.2M	32	0.3-2.5	8K	168-pin PGA
Pentium	1993	0.8-0.35	300	3.2-4.5M	32	8-17	16K	296-pin PGA
Pentium Pro	1995	0.6-0.35	200	5.5M	32	29-47	16K/256K+	387-pin MCM PGA
Pentium II	1997	0.35-0.25	450	7.5M	32	17-43	32K/256K+	242-pin SECC
Pentium III	1999	0.25-0.18	1000	9.5-28M	32	14-44	32K/512K	330-pin SECC2
Pentium 4	2000	180-65 nm	3800	42-178M	32/64	21-115	20K+/256K+	478-pin PGA
Pentium M	2003	130-90 nm	2130	77-140M	32	5-27	64K/1M	479-pin FCBGA
Core	2006	65 nm	1860	152M	32	6-31	64K/2M	479-pin FCBGA
Core2 Duo	2006	65-45 nm	3160	167-410M	32/64	10-65	64K/4M+	775-pin LGA
Core i7	2008	45 nm	3330	731M	32/64	45-130	64K/256K/8M	1366-pin LGA


不仅仅在微处理器方面...

移动电话




移动电话的数量

年份	1996	1997	1998	1999	2000	...	2004
数量	48M	86M	162M	260M	435M	...	1B



每年全球生产的移动电话数量超过二十亿部，智能手机占的比例越来越大，移动电话向移动通信终端发展

Apple A12 Bionic Chip APL1W81



Die Size : 9.89mm × 8.42mm

SoC	A12 (7 nm)
Total Die	83.27
Big Core	2.07
Small Core	0.43
CPU Complex (incl. cores)	11.90
GPU Core	3.23
GPU Total	14.88
NPU	5.79

Apple A12 Bionic



- **64位ARMv8.3-A 6核CPU**
 - 2个高性能核Vortex(2.49GHz)
 - 4个高能效核Tempest
- **4个图像处理单元（GPU）核**
- **专用神经网络硬件（8核，5TOPS）**
- **工艺：TSMC 7nm FinFET**
- **规模：69亿晶体管，83.27mm²**
- **PoP（Package on Package）：**
4GB/3GB LPDDR4X memory

华为麒麟980芯片


- 工艺：7nm
- 晶体管数目：6.9 Billion
- CPU：Cortex-A76 Based
- GPU：Mali-G76
- NPU：Dual-NPU
- 峰值下载速率：1.4Gbps
- 内存：2133MHz

华为麒麟990-首款旗舰5G芯片

- 工艺：7nm+EUV
- 晶体管数目：10.3 Billion
- CPU：2大核+2中核+4小核
- GPU：16核Mali-G76
- NPU：双NPU大核+NPU微核
- 下载速率：2.3Gbps
- 上行峰值速率：1.25Gbps

摩尔定律 (Moore's Law)

- 1965年, Gordon Moore提出每个芯片上集成的晶体管的数目每18~24个月就会翻一番
- 他还预测半导体工艺技术的效率每18个月将会翻一番




Electronics, April 19, 1965.

摩尔定律 (Moore's Law)

- IC能力随时间按指数增长


- 特征尺寸 (集成度)
- 芯片尺寸 (芯片面积)
- 性能
- 成本



- 4倍能力为一代, 3年/代

- 特征尺寸: **0.7×**, 意味着集成度**×2**
- 芯片尺寸: **1.5×**, 意味着芯片面积**×2**
- 速度: **×2**
- 成本: 单位功能成本**0.7×/年**,
- 单位面积成本大致不变

Moore's Law and More



第 1 章 引 论


一、集成电路简介

二、复杂性与设计


三、数字设计的质量评价

复杂性与设计

- 工程上实现一个超大规模集成电路芯片（**VLSI**）是一项极为复杂的任务
- “**VLSI**设计漏斗”概念



VLSI芯片实现过程



数字设计面临的挑战


微观问题（Microscopic Problems）

- 超高速设计（Ultra-high speed design）
- 互连（Interconnect）
- 噪声、串扰（Noise, Cross-talk）
- 可靠性和可制造性（Reliability, Manufacturability）
- 功耗（Power Dissipation）
- 时钟分布（Clock distribution） ...

宏观问题（ Macroscopic Issues）

- 产品面市时间（Time-to-Market）
- 集成规模（Millions of Gates）
- 高层次抽象设计（High-Level Abstractions）
- IP复用：可移植性（Reuse & IP: Portability）
- 可预测性（Predictability） ...

生产力趋势 (Productivity Trends)




Source: Sematech

复杂性的增长超过了设计生产力的增长

怎么办？

- 工艺技术缩小**0.7x/代**
- 每个芯片可以集成的功能增长**2x/代**； 芯片成本不会显著增加
- 单位功能的成本下降 **2x**
- 但 ...
 - 如何设计功能越来越多的芯片？
 - 如何组织一支设计队伍完成复杂的设计任务？
- 采用更有效的设计方法
 - ✦ 利用不同层次的抽象方法

设计抽象层次



为什么需要在电路级进行分析设计

- 设计和实现模块库，建立单元或模块的合适模型
- 设计高性能IC的必要手段
- 随着工艺尺寸的缩小，以抽象为基础的设计方法需要对数字电路设计的复杂性有深刻理解
- 应对新的设计问题和设计约束需要对电路的拓扑连接和行为特性有深入的认识
- 对设计进行检查和排错需要电路方面的专门知识

第 1 章 引 论

一、集成电路简介

二、复杂性与设计

三、数字设计的质量评价

三、数字设计的质量评价

如何评估数字电路（**gate, block, ...**）？

- 成本（**Cost**）
- 可靠性（**Reliability**）
- 速度 (如**delay, operating frequency**)
- 功耗（**Power dissipation**）
- 执行一项功能需要的能量（**Energy to perform a function**）

成本（Cost）

■ NRE (non-recurrent engineering) 成本


- 设计时间和投入，掩膜生产，样品生产
- 一次性成本

■ Recurrent 成本


- 工艺制造，封装，测试
- 正比于产量
- 正比于芯片面积

$$\text{每个集成电路的成本} = \text{Recurrent成本} + \frac{\text{NRE成本}}{\text{总产量}}$$


NRE费用越来越高



每个晶体管的成本



管芯成本



圆片 (Wafer)


管芯/芯片
(Die/Chip)

成品率 (Yield)


$$Y = \frac{\text{每个圆片上合格管芯的数量}}{\text{每个圆片上管芯总数}} \times 100\%$$

$$\text{管芯成本} = \frac{\text{圆片成本}}{\text{每个圆片上管芯数} \times \text{管芯成品率}}$$

$$\text{每个圆片管芯数} = \frac{\pi \times (\text{圆片直径}/2)^2}{\text{管芯面积}} - \frac{\pi \times \text{圆片直径}}{\sqrt{2} \times \text{管芯面积}}$$



缺陷 (Defects)




$$\text{管芯成品率} = \left(1 + \frac{\text{单位面积缺陷数} \times \text{管芯面积}}{\alpha} \right)^{-\alpha}$$

$$\alpha \approx 3$$


$$\text{管芯成本} = f(\text{管芯面积})^4$$

可靠性 (Reliability)


数字集成电路中的噪声源



电感耦合
Inductive coupling




电容耦合
Capacitive coupling




电源和地的噪声
Power and ground noise


电压传输特性 (VTC, Voltage Transfer Characteristics)



模拟与数字信号间的映射




噪声容限 (Noise Margins)




抗噪声能力（Noise Immunity）

- 绝对的噪声容限值具有欺骗性
浮空的节点比由低阻驱动节点更容易受到干扰
- 抗噪声能力是一种更重要的评价指标—抑制噪声源的能力
- 关键评价指标：
 - 噪声传输函数（**Noise transfer functions**）
 - 驱动器的输出阻抗（**Output impedance**）
 - 接收器的输入阻抗（**Input impedance**）

再生性 (Regenerative Property)




可再生的




非再生的

再生性 (Regenerative Property)




反相器链




模拟得到的响应

扇入扇出 (Fan-in & Fan-out)



理想门特性




$$R_i = \infty$$

$$R_o = 0$$


$$Fanout = \infty$$

$$NM_H = NM_L = V_{DD}/2$$

早期反相器



延时定义



t_{pLH} : 逻辑门的输出由低至高翻转的响应时间



t_{pHL} : 逻辑门的输出由高至低翻转的响应时间

传播延时:
$$t_p = \frac{t_{pLH} + t_{pHL}}{2}$$

t_f : 信号波形从90%点下降到10%的响应时间


t_r : 信号波形从10%点上升到90%的响应时间

环形振荡器 (Ring Oscillator)



$$T = 2 \times t_p \times N$$

一阶RC网络传播延时



阶跃响应

$$v_{out}(t) = (1 - e^{-t/\tau}) V$$

$$\tau = RC$$

$$t_p = \ln(2) \tau = 0.69 RC$$

$$t_r = \ln(9) \tau = 2.2 RC$$

功耗 (Power Dissipation)

瞬时功耗 (Instantaneous power) :

$$p(t) = v(t) i(t) = V_{supply} i(t)$$

峰值功耗 (Peak power) :

考虑电源线宽度

$$P_{peak} = V_{supply} i_{peak}$$

平均功耗 (Average power) :

散热、电池寿命

$$P_{ave} = \frac{1}{T} \int_t^{t+T} p(t) dt = \frac{V_{supply}}{T} \int_t^{t+T} i_{supply}(t) dt$$

能量和能量延时积

功耗延时积 (PDP, Power-Delay Product)

$$E = \text{每次开关事件消耗的能量} = P_{av} \times t_p$$

能量延时积 (EDP, Energy-Delay Product)

$$\text{逻辑门的质量评价} = E \times t_p$$