

第 10 章 时序逻辑电路设计

前面几章所介绍的电路都是组合电路，这类电路的特点是：在稳定状态下，任一时刻的输出完全取决于该时刻的输入。尽管任何数字系统都可能含有组合逻辑电路，但实际中遇到的系统往往都需要保存状态信息，这就需要另一类称为时序逻辑的电路。在这样的电路中，输出不仅取决于当前输入值，也取决于以前的输入值。也就是说，一个时序电路可以存储、保留该系统过去的一些历史，并在以后需要的时候检索相关信息，即它具有记忆功能。

第一节 时序电路基本概念

时序电路的框图如图 10.1 所示，它由组合电路和存储单元（有时称为存储元件或时序元件）构成。存储单元作为反馈、用于存储二进制信息。在任一给定时刻，存储单元存储的二进制信息被定义为该时刻时序电路的状态。时序电路从外部输入接收信息，这些输入连同存储单元的当前状态（现态）一起决定了输出信号。同时，它们也是存储单元状态改变的条件。从图中可以看出，时序电路的输出既与当前输入有关，又与存储单元的现态有关。存储单元的下一个状态（次态）是当前外部输入和现态的函数。因此，时序电路是由输入、输出和内部状态的时序决定的。相反，组合逻辑电路的输出仅由当时的输入决定。




图 10.1 时序电路

从信号的时序关系上看，时序电路分同步时序电路和异步时序电路两大类。同步时序电路的输出可以由离散时刻的信号确定，异步时序电路的输出取决于输入信号和输入变化的顺序。在门电路构成的异步系统中，存储单元由逻辑门构成，它们为传输延迟提供了必要的存储功能。异步时序电路可认为是带反馈的组合电路，由于逻辑门的反馈，异步时序电路经常表现出不稳定，这给设计者带来了许多难题。因此，一般的时序系统较少采用异步时序电路，而是以同步时序电路为主。

同步时序电路只在离散时刻才对存储单元产生作用。同步是通过时钟发生器这样的定时器获得的，时钟发生器能够产生周期性的脉冲序列（时钟信号），通常用标识符 *clock*

和 clk 表示。同步时序系统中，所有存储单元均在一个统一的时钟信号（称为全局时钟）控制之下，存储单元中存储的信息只有在时钟脉冲到来时才会受到影响。实际上，时钟脉冲和其他信号（包括外部输入信号等）一起确定存储单元的存储内容和输出是否改变。例如，一个带二进制加法和存储功能的电路，当时钟脉冲信号出现时，计算数字之和并将其存储下来。时钟作用于存储单元的时序电路有时称为钟控时序电路（*clocked sequential circuits*）。在实际中经常遇到同步时序电路，它们没有不稳定的问题，时序（*timing*）可以很容易分解为单独的时段，然后对每一个时段分别考虑。

同步时序电路中的时序元件通常采用触发器（*flip-flop*，有时称为寄存器）或锁存器（*latch*）。触发器是能够存储二进制信息的存储单元，在稳定状态下，触发器的输出为 0 或 1。下图 10.2（a）所示是一种使用触发器作为存储元件的同步时序电路框图，电路的输出既可以来自组合电路，也可以来自触发器。当时钟脉冲发生时，新的值被存储（也就是触发器被更新）。在时钟脉冲发生之前，产生下一个触发器值的组合逻辑必须要稳定下来。因此，组合逻辑电路的工作速度是非常重要的。由图 10.2（b）中的时序波形图可知，触发器从组合电路接收输入信号，从时钟获得固定间隔发生的脉冲。传播延迟应在电路工作允许的最小间隔脉冲之间。触发器的状态只有在时钟脉冲变化时（例如，当时钟脉冲从 0 变为 1）才会改变。当时钟信号无效时，即使组合电路的输出发生变化，触发器的输出也不会改变。这样，反馈回路相当于开路。因此，触发器从一个状态到另一个状态的转变仅仅发生在时钟脉冲变化的时间上。






图 10.2 同步时序电路

有限状态机和流水线是两种最典型的时序电路例子，如下图 10.3 所示。



(a) 有限状态机 (FSM)



(b) 流水线 (Pipeline)

图 10.3 时序电路举例

10.1.1 存储单元的分类

前台存储器与后台存储器

存储器在高层次上可以分为前台存储器和后台存储器。嵌入在逻辑中的存储器称为前台存储器，经常组织成单个的寄存器或寄存器组 (*register bank*)。大量的集中存储内核称为后台存储器 (将在以后的课程中进行专门介绍)，它通过有效使用阵列结构、以性能及稳定性为代价换取小尺寸以达到较高的面积密度。本章中将集中介绍前台存储器。

静态存储器与动态存储器

存储器可以是静态的或动态的。只要接通电源，静态存储器就会一直保存存储的状态。它是基于正反馈或再生性原理构成的，其电路拓扑结构有意识地把一个组合电路的输出和输入连在一起。当存储的内容在较长时间内不被更新时静态存储器最为适用，例如上电时装入的系统设置数据 (静态数据)。大多数采用有条件时钟控制 (即门控时钟) 的处理器也属这种情形，在这些处理器中，不运行模块的时钟被关闭掉，因此不能确定时钟对寄存器的控制将有多频繁，需要由静态存储器来保持静态信息。基于正反馈的存储器属于多谐振荡器电路类型，双稳态单元则是多谐振荡器电路中最普遍的代表，其他单元入单稳态和不稳态电路也常使用。

动态存储器的数据只能保存很短一段时间，例如几毫秒。它们的工作原理是在与 MOS 器件相关的寄生电容上暂时存储电荷，达到保存信息的目的。与前面讨论的动态逻辑一样，这些电容必须周期性地刷新以弥补泄漏的电荷。动态存储器往往结构比较简单，因而具有明显较小的面积、较高的性能和较低的功耗。它们最常用在要求较高性能水平和采用周期时钟控制的数据通路电路中。甚至当电路由条件时钟控制时，只要一个模块在进入闲置模式时它的状态可以不用保留，就仍然可以采用动态电路。

锁存器与寄存器

锁存器是构成边沿触发器 (有时也称为寄存器) 的主要部件。它是一个电平敏感电路，即在时钟信号为高电平时把输入端 (D) 信号传送到输出端 (Q)，此时锁存器处于透明 (*transparent*) 模式。当时钟为低电平时，在时钟信号由高电平变为低电平时 (下降沿) 被采样的输入数据在输出端处整个阶段都保持稳定，此时锁存器处于维持 (*hold*)

模式。按这种方式工作的锁存器称为**正锁存器**。与正锁存器相对应，一个**负锁存器**在时钟信号为低电平时把输入 D 传送到输出 Q ，在时钟为高电平时输出端保持稳定。正锁存器和负锁存器也分别称为高电平透明(*transparent high*)和低电平透明(*transparent low*)锁存器。下图 10.4 为正锁存器和负锁存器的电路符号及信号波形(时序)。




图 10.4 正锁存器于负锁存器时序

不同于电平敏感锁存器，边沿触发的寄存器只在时钟翻转时才采样输入： $0 \rightarrow 1$ 翻转时采样称为正沿（上升沿）触发寄存器，而 $1 \rightarrow 0$ 翻转时采样称为负沿（下降沿）触发寄存器。它们通常是用图 10.4 的锁存器基本单元构成的。一个经常出现的寄存器形式是主-从（*master-slave*）结构，它把一个正锁存器和一个负锁存器串联起来。寄存器也可以用单脉冲（*one-shot*）时钟信号发生器构成“毛刺”寄存器（“*glitch*” register），或用其他特殊结构构成。

10.1.2 时序电路的时间参数

有三个重要的时序参数与寄存器有关，它们都表示在下图 10.5 中。建立时间（ t_{su} ）是在时钟翻转（对正沿触发寄存器为 $0 \rightarrow 1$ 的翻转）之前数据输入（ D ）必须有效的的时间。维持时间（ t_{hold} ）是在时钟边沿之后数据输入必须仍然有效的的时间。假设建立时间和维持时间都满足要求，那么输入端 D 处的数据最晚在传播延时 t_{c-q} （相对于时钟边沿）之后被复制到输出端 Q 。




图 10.5 同步寄存器的建立时间、维持时间和传播延时的定义

一旦了解了寄存器和组合逻辑模块的时序信息,就可以推导出系统级的时序约束条件。在同步时序电路中,对时钟激励做出响应的开关事件是同时发生的。运行的结果必须等到下一个时钟翻转时才能进入到下一级。也就是说,只有在当前所有的计算都已经完成且系统开始闲置时下一轮的运算才能开始。因此时序电路工作的时钟周期 T 必须能容纳电路中任何一级的最长延时。假设一个逻辑最坏情形下的延时等于 t_{logic} , 而它的最小延时——也称为污染延时 (*contamination delay*)——为 t_{cd} 。时序电路正确工作所要求的最小时钟周期 T 为:

$$T \geq t_{\text{c-q}} + t_{\text{logic}} + t_{\text{su}}$$

时序电路正确工作的另一个约束时对寄存器维持时间的要求, 即:

$$t_{\text{cd, register}} + t_{\text{cd, logic}} \geq t_{\text{hold}}$$

这里, $t_{\text{cd, register}}$ 是寄存器的最小传播延时 (或称污染延时)。这一约束保证了时序元件的输入数据在时钟边沿之后能够维持足够长的时间, 而不会因新进入的数据流而过早改变。

正如从上式看到的, 使得与寄存器有关的时序参数值最小非常重要, 因为它们直接影响时序电路能被时钟控制的速度。事实上, 现代高性能系统的特点是逻辑深度很低, 因此寄存器的传播延时和建立时间在时钟周期中占的比例较大。例如, DEC Alpha EV6 微处理器的最大逻辑深度是 12 个逻辑门, 它的寄存器时间开销 (建立时间和传播延时) 大约占据了时钟周期的 15%。一般来说, 维持时间的约束不难满足, 虽然当寄存器之间存在很少或没有逻辑电路时这可能会成为一个问题。

第二节 存储单元电路: 静态锁存器和寄存器

10.2.1 双稳态原理

静态存储器用正反馈来建立双稳电路, 这一电路具有两个稳定状态, 分别代表 0 和 1。这一基本思想表示在下图 10.6 (a) 中, 图中显示了两个反相器相串联的电路以及这样一种电路典型的电压传输特性, 图中还画出了第一个反相器的 VTC (即 V_{o1} 对于 V_{i1} 的关系) 以及第二个反相器的 VTC (V_{o2} 对于 V_{o1} 的关系), 后一曲线被翻转以强调 $V_{i2} =$

V_{o1} 。现假设第二个反相器的输出 V_{o2} 连到第一个反相器的输入 V_{i1} ，如图 10.6 (a) 中的虚线所示。由此得到的电路只有三个可能的工作点 (A , B 和 C)，如合在一起的 VTC 所示。很容易验证以下重要的推测：

当翻转区中反相器的增益大于 1 时，只有 A 和 B 是稳定的工作点，而 C 是一个亚稳态工作点。




图 10.6 两个串联的反相器和它们的 VTC

假设交叉耦合的一对反相器偏置在 C 点，那么对这一偏置点的一个小偏移（也许由噪声引起）会沿这一电路环路被放大和再生。这是由于沿此环路的增益大于 1 造成的。这一影响显示在图 10.7 (a) 中假设一个小偏移 δ 加在 V_{i1} 上（偏置在 C 点）。这一偏移被第一个反相器的增益所放大，放大的偏差又加到第二个反相器并再次被放大。于是偏置点从 C 点移开，直到达到 A 或 B 中的一个工作点为止。因此 C 是一个不稳定的工作点。每一个偏移（甚至是最小的偏移）都会使工作点远离它原来的偏置。交叉耦合的一对反相器偏置在 C 点并保持在那里的机率是很小的。具有这一特性的工作点称为亚稳态 (*metastable*)。

反之， A 和 B 是稳定的工作点，如图 10.7 (b) 所示。在这些点上，环路增益比 1 要小很多。即使从这两个工作点有相当大的偏移也会被减小直至消失。




图 10.7 亚稳态与稳态工作点

因此交叉耦合的两个反相器形成了双稳电路——也就是一个电路具有两个稳定状态，每一个对应一个逻辑状态。这一电路可用做存储器，存放 1 或 0（相应于位置 A 和 B ）。

为了改变存放的值，我们必须能把电路从状态 A 变为 B ，反之亦然。由于稳定性的先决条件是环路增益 G 小于 1，所以可以通过使 G 增加到一个大于 1 的值而使 A （或 B ）暂时不稳定来达到改变状态的目的。一般的做法是在 V_{i1} 或 V_{i2} 处加一个触发脉冲。例如，假设该系统处在位置 A （ $V_{i1}=0$ ， $V_{i2}=1$ ）。迫使 V_{i1} 变为 1 会引起两个反相器同时导通一小段时间，并使环路增益大于 1。正反馈再生了触发脉冲的效应，于是电路移向另一状态（在这里为状态 B ）。触发脉冲的宽度只需稍大于沿该电路环路的传播延时，也就是反相器平均传播延时的 2 倍。

总之，双稳电路具有两个稳态。在不存在任何触发的情形下，电路保持在单个状态（假设电源一直加在该电路上），因而记忆了一个值。

双稳电路另一个常用的名字是触发器（flip-flop）。触发器只有在能使电路从一种状态变为另一种状态时才有用。这一般可以采用如下两种方法来实现：

- **切断反馈环路。**一旦反馈环路打开，一个新的值就能很容易地写入 Out （即 Q ）。这样的锁存器称为多路开关型锁存器，因为注意到一个同步锁存器的逻辑表达式与多路开关的公式相同：

$$Q = \overline{Clk} \cdot Q + Clk \cdot D$$

这一方法在当前的锁存器中非常普遍。

- **触发强度超过反馈环。**在触发器的输入端加上一个触发信号，因其强度超过存储值而迫使一个新的值进入该单元。要做到这一点需要仔细地确定反馈环和输入电路中晶体管的尺寸。一个弱的触发电路可能无法胜过一个强的反馈环路。这一方法在早期的数字设计中通常比较流行，但现在已逐渐失去了人们的青睐。然而它是实现静态后台存储器（将在以后的课程中详细讨论）的主要方法。

10.2.2 静态锁存器

SR 锁存器

如前所述，使双稳元件改变状态的一种方法是在其输入端加上一个触发信号并使其强于反馈环路。最简单的具体实现方法是人们熟知的 SR （*set-reset*）锁存器，其电路是由两个相互耦合的“或非”门（也可以是“与非”门）构成的。它有两个输入端，标注 S 的是置位端（*set*），标注 R 的是复位端（*reset*）。由两个 NOR 门相互耦合构成的 SR 锁存器电路如下图 10.8 所示。这个电路与交叉耦合的反相器对类似，只是用 NOR 门代替了反相器。NOR 门的第二个输入连到了触发器输入（ S 和 R ），从而有可能强迫 Q 和 Q' 输出进入到一个指定的状态。锁存器有两个状态 0 和 1。当输出 $Q = 1$ 和 $Q' = 0$ 时，锁

存器处于置位状态；当输出 $Q = 0$ 和 $Q' = 1$ 时，锁存器处于复位状态。输出信号 Q 和 Q' 通常是互补的。然而，当两个输入端同时为 1 时，两个输出都将被强迫为 0，锁存器处于不稳定状态。因此，在实际应用中，锁存器输入端绝不允许同时为 1。在一般情况下，锁存器的两个输入端为 0，这样，状态维持不变。此时，如果给输入端 S 施加 1，将导致锁存器进入置位状态。若使锁存器处于复位状态，应给输入端 R 施加 1。为避免出现不确定状态， S 端在 R 端变化前必须先回到 0。由图 10.8 (b) 所示的功能表可知，两种输入条件下电路进入置位状态。第一种情况是： $S = 1, R = 0$ 。此时，通过输入端 S 有效来使电路进入置位状态。第二种情况是： $S = 0, R = 0$ 。把有效信号从 S 端撤开，电路维持置位状态不变。在两个输入端回到 0 之后，才能给复位端 R 加 1，使电路进入复位状态，把 1 从 R 端撤走，电路维持复位状态不变。因此，当输入端 S 和 R 都为 0 时，锁存器或处于置位状态，或处于复位状态，关键是要看在此之前，是哪个输入端信号有效。




图 10.8 由或非门构成的 SR 锁存器

如果 1 同时加到了输入端 S 和 R ，两个输出都强迫为 0。但当两个输入端同时回到 0 之后，次态到底是 0 还是 1 则无法确定，因此将产生不确定状态。另外，输出同时为 0 也与输出必须互补相矛盾。在通常情况下，应避免出现这种现象，采取的方法是两个输入端不能同时有效。

由与非门构成的 SR 锁存器电路如下图 10.9 所示。一般情况下，该电路两个输入都为 1，状态维持不变。只有需要改变锁存器的状态时，才改变输入信号。对输入端 S 加 0 将导致输出为 1，使锁存器进入置位状态。当 S 恢复到 1 后，电路仍旧维持置位状态不变。若两个输入端同时为 1，然后输入端 R 加 0，将导致电路进入复位状态，即使两个输入端回到 1，状态还将保持不变。对于与非门构成的锁存器，两个输入端同时为 0 时，不确定的状态发生，这种输入组合应避免。





图 10.9 由与非门构成的 SR 锁存器

将与非门构成的锁存器和或非门构成的锁存器做个对比，可以发现，前者输入低电平有效，而后者高电平有效，两者恰恰相反。

前面我们讨论的 SR 锁存器完全是非同步的，它与当前主流集成电路所偏爱的同步设计方法不太匹配。对基本 SR 锁存器结构进行修改，利用一个额外的控制输入端来决定锁存器状态改变的时机，从而实现同步控制。带有控制输入端的 SR 锁存器如下图 10.10 所示，它由一个基本 SR 锁存器和两个与非门构成。控制输入端 (Clk) 是另外两个输入信号的使能信号。只要控制输入信号 Clk 为 0，与非门的输出就维持 1 不变。当 Clk 变为 1 时，输入 S 和 R 对 SR 锁存器有作用。当 $S=1$, $R=0$ 和 $Clk=1$ 时，电路进入置位状态。为使锁存器进入复位状态，输入信号必须满足： $S=0$, $R=1$ 和 $Clk=1$ 。当 Clk 恢复到 0 时，电路将维持当前的状态不变。控制输入信号为 0 时，无论 S 和 R 取什么值，输出状态都不会改变。另外，当 $Clk=1$, S 和 R 都等于 0 时，电路的状态也不发生改变。这种锁存器称为时钟控制 SR 锁存器（简称钟控 SR 锁存器）。




(a) 逻辑图

(b) 真值表

图 10.10 带时钟控制输入的 SR 锁存器

当三个输入都为 1 时，会发生一种不确定的情况。此时，基本 SR 锁存器的两个输入端都为 0，使电路进入不稳定状态。当控制信号回到 0 后，由于无法确定 S 和 R 哪一个将先回到 0，所以也就无法确定次态是什么。这种不确定的情况使电路非常难以维护，因此在实际中很少使用。然而，基本 SR 锁存器又是一个非常重要的电路，其他的锁存器和触发器都是建立在其基础之上的。

下图 10.11 所示是钟控 SR 锁存器的 CMOS 电路形式，其中图 (a) 是直接以互补 CMOS 电路实现，图 (b) 是简化的时钟同步 SR 锁存器。它包括一对交叉耦合的反相器，加上 4 个额外的晶体管来驱动锁存器从一种状态转变到另一种状态，并实现同步。在稳定状态，一个反相器处于高电平状态，而另一个则在低电平。 V_{DD} 和 GND 之间不存在静态路径，然而晶体管的尺寸对保证锁存器在需要时能从一种状态转变到另一种状态至关重要。



(a) 互补 CMOS 实现的钟控 SR 锁存器

(b) 简化的钟控 SR 锁存器

图 10.11 CMOS 钟控 SR 锁存器

下面来分析上图 10.11 (b) 中的时钟控制 SR 锁存器的晶体管尺寸要求。


考虑 Q 位于高电平并加入一个脉冲 R 的情况。为了使锁存器切换，必须要成功地使 Q 降低于反相器 $M1$ - $M2$ 的开关值。一旦做到这一点，正反馈会使锁存器变为相反状态。为满足这一要求，需要增加晶体管 $M5$, $M6$, $M7$ 和 $M8$ 的尺寸。晶体管 $M4$, $M7$ 和 $M8$ 的组合形成了一个有比反相器。假设把这对交叉耦合的反相器设计成反相器的阈值 V_M 处在 $V_{DD}/2$ 。对于 $0.25\mu\text{m}$ CMOS 工艺选择如下管尺寸： $(W/L)_{M1} = (W/L)_{M3} = (0.5\mu\text{m}/0.25\mu\text{m})$ 和 $(W/L)_{M2} = (W/L)_{M4} = (1.5\mu\text{m}/0.25\mu\text{m})$ 。现假设 $Q=0$ ，确定保证该器件能切换的 $M5$, $M6$, $M7$ 和 $M8$ 的最小尺寸。

为了使锁存器能从 $Q=0$ 切换到 $Q=1$ 状态，这一有比的伪 NMOS 反相器($M5$ - $M6$)- $M2$ 的低电平应当低于反相器 $M3$ - $M4$ 的开关阈值($V_M = V_{DD}/2$)。可以假设只要 $V_{Q'} > V_M$, $V_{Q'}$ 就等于 0，于是晶体管 $M2$ 的栅接地。晶体管尺寸的边界条件可以通过使 $V_{Q'} = V_{DD}/2$ 时反相器中的电流相等来推导，如下面的方程所示（这里忽略了沟道长度调制效应）。

$$\begin{aligned}
 k'_n \left(\frac{W}{L} \right)_{5-6} \left((V_{DD} - V_{Tn}) V_{DSATn} - \frac{V_{DSATn}^2}{2} \right) \\
 = -k'_p \left(\frac{W}{L} \right)_2 \left((-V_{DD} - V_{Tp}) V_{DSATp} - \frac{V_{DSATp}^2}{2} \right)
 \end{aligned}$$

电流取决于饱和电流，因为 $V_S = V_{DD} = 2.5\text{V}$ ，而 $V_M = 1.25\text{V}$ 。假设 $M5$ 和 $M6$ 的尺寸相同， $(W/L)_{5-6}$ 是串联器件的等效比。在这一条件下，下拉网络可以用一个晶体管 M_{5-6} 来模拟，其长度是单个器件长度的两倍。

使用 $0.25\mu\text{m}$ 工艺的参数，由上面方程得到等效比的限制条件为 $(W/L)_{M5-6} \geq 2.26$ 。这意味着 $M5$ 或 $M6$ 的单个器件尺寸比必须大于 4.5。下图 10.12 (a) 显示 $V_{Q'}$ 与 $M5$ 和 $M6$ 单个器件尺寸关系的 DC 曲线。我们注意到当单个器件的尺寸比大于 3 时就足以使的电压达到反相器的开关值。手工分析和模拟之间的差别来自二阶效应，如沟长调制效应和 DIBL。图 10.12 (b) 画出了不同器件尺寸的瞬态响应，并证实了单个器件 W/L 比大于 3 是克服反馈回路并使锁存器状态切换的必要条件。




(a) DC 输出电压和下拉器件尺寸 M_{5-6} 的关系 (b) 瞬态响应表明 M_5 和 M_6 各自的 W/L
($W/L_2=1.5\mu\text{m}/0.25\mu\text{m}$) 比应大于 3 以切换 SR 锁存器

图 10.12 SR 锁存器电路的器件尺寸选择

D 锁存器

对于 SR 锁存器中的不确定状态，有一种消除的方法是确保输入信号 S 和 R 不同时为 1， D 锁存器就可以满足这种要求，如下图 10.13 所示。这种锁存器仅有两个输入端： D （数据）和 Clk （使能，或时钟）。输入端 D 直接与输入端 S 相连，它的反相输出连接到输入端 R 。只要使能信号为 0，相互耦合连接的 SR 锁存器的两个输入就都为 1，这样无论 D 取什么值，电路都不会改变状态。当 $Clk=1$ 时，输入端 D 被采样。若 $D=1$ ， Q 输出为 1，电路进入置位状态；若 $D=0$ ，输出 Q 为 0，电路进入复位状态。 D 锁存器具有存储信息的功能，因此适合作为临时存储单元使用。只要使能信号有效， D 锁存器数据输入端出现的信号将被传输至输出端 Q ，且输出数据会随着输入数据的改变而改变。这就提供了一条从输入端 D 到输出端 Q 的通道，因此这种电路也称为透明锁存器。当使能信号无效时，出现在数据输入端的信息将一直保持在输出端，直到使能信号再次有效为止。



(a) 逻辑图

(b) 功能表

图 10.13 D 锁存器

建立一个 D 锁存器最稳妥和最常用的技术是采用传输门多路开关。下图 10.14 是一个以多路开关为基础的正、负静态 D 锁存器的实现。对于一个负锁存器，当时钟为低电平时选择多路开关的输入端 0，并将输入 D 传送到输出。当时钟信号为高电平时，选择与锁存器输出相连的多路开关的输入端 1，只要时钟维持在高电平，反馈就能保证有一个稳定的输出。同样，在正锁存器中，当时钟信号为高电平时，选择 D 输入，而在时

钟信号为低电平时输出保持原状（通过反馈）。




图 10.14 多路开关型正锁存器和负锁存器

下图 10.15 是基于多路开关的正锁存器晶体管级的实现。当 CLK 为高时下面的传输门导通，因而锁存器是透明的，即输入 D 被复制到输出 Q 上。在这一阶段，反馈环断开，因为上面的传输门是断开的。因此晶体管的尺寸对于实现正确功能并不重要。但从功率角度看，时钟驱动的晶体管数目是一个重要的衡量指标，因为时钟的活动性系数为 1。从这一角度来看，本例的锁存器效率不高：它对于 CLK 信号有 4 个晶体管的负载。




图 10.15 用传输门构成正锁存器的晶体管级实现

如果仅用 NMOS 传输管实现多路开关，则可以将锁存器的时钟负载晶体管减至两个，如下图 10.16 所示。当 CLK 为高电平时，锁存器采样输入 D ，而低电平的时钟信号则使反馈环路导通，从而使锁存器处于维持状态。这一方法虽然简单，但仅用 NMOS 传输管会使传送到第一个反相器输入的高电平下降为 $V_{DD}-V_{Tn}$ 。这对噪声容限和开关性能都会有影响，特别是在 V_{DD} 值较低而 V_{Tn} 值较高时更为如此。它也造成在第一个反相器中的静态功耗，因为该反相器的最大输入电压为 $V_{DD}-V_{Tn}$ ，所以反相器的 PMOS 器件不能完全关断。




图 10.16 仅用 NMOS 传输管构成多路开关的多路开关型锁存器

10.2.3 主从边沿触发寄存器

用两个 D 锁存器和一个非门构成的主从边沿触发寄存器（有时也称为 D 触发器）如下图 10.17 所示。第一个锁存器称为主锁存器，第二个锁存器称为从锁存器。电路仅在控制时钟 Clk 的下降沿时，根据输入端 D 的值，决定输出信号 Q 的值。当时钟为 0 时，非门的输出为 1，从锁存器使能端有效，输出 Q 与主锁存器输出 Y 相同。时钟 $Clk=0$ 使得主锁存器不工作，变为 1 时，从外部 D 输入来的数据被传送给了主锁存器，只要时钟维持 1 不变，从锁存器的控制输入 En 为 0，功能被禁止，输入端的变化只影响到主锁存器的输出 Y ，但不影响从锁存器的输出。当时钟脉冲回到 0 时，主锁存器不工作，与输入端 D 断开，同时，从锁存器使能端有效， Y 的值传送给触发器输出 Q 。因此，触发器的输出只能在时钟从 1 到 0 的变化瞬间（下降沿）发生改变。




图 10.17 主从边沿触发寄存器（ D 触发器）

从上面主从触发器的行为特性可以看出，触发器输出只在时钟的下降沿发生改变。当然，我们也可以设计出电路，使得触发器的输出在时钟的上升沿变化。这种上升沿触发的触发器需要在 Clk 端和非门与主锁存器 En 端连接节点之间加一个非门即可。从下降沿触发的主从触发器可知，时钟的下降沿影响主锁存器，上升沿影响从锁存器和输出端。

采用多路开关型锁存器构成的边沿触发主从寄存器如下图 10.18 所示。在时钟的低电平阶段，主级是透明的，输入 D 被传送到主级的输出端 Q_M 。在此期间，从级处于维持状态，通过反馈保持它原来的值。在时钟的上升沿期间，主级停止对输入采样，而从

级开始采样。在时钟的高电平阶段，从级对主级的输出端(Q_M)采样，而主级处于维持状态。由于 Q_M 在时钟的高电平阶段不变，因此输出每周期只翻转一次。由于 Q 的值就是时钟上升沿之前的 D 值，因此该寄存器具有上升沿（正沿）触发效应。下降沿（负沿）触发寄存器可以用同样的原理构成，只需简单地改变一下正负锁存器的位置就可以了（即把正锁存器放在前面）。




图 10.18 基于主从结构的上升沿触发寄存器

下图 10.19 是一个完整的主从正沿触发寄存器的晶体管级实现。其中，多路开关采用前面讨论过的传输门来实现。当时钟处于低电平时（ $CLK=1$ ），传输门 T_1 导通 T_2 关断，输入 D 被采样到节点 Q_M 上。在此期间，传输门 T_3 和 T_4 分别关断和导通。交叉耦合的反相器（ I_5, I_6 ）保持从锁存器的状态。当时钟上升到高电平时，主级停止采样输入并进入维持状态 T_1 关断 T_2 导通，交叉耦合的反相器 I_2 和 I_3 保持 Q_M 状态。同时， T_3 导通 T_4 关断， Q_M 被复制到输出 Q 上。




图 10.19 利用多路开关构成的主从型正沿触发寄存器

多路开关型主从寄存器的时序特性分析

寄存器有三个重要的特征时序参数：建立时间、维持时间和传播延时。了解影响这些时序参数的因素并建立手工估计它们的直观方法是很重要的。假设每一个反相器的传播延时为 t_{pd_inv} ，传输门的传播延时为 t_{pd_tx} 。同时假设污染延时（contamination delay）为 0，而且由 CLK 产生 $\overline{CLK}$ 的反相器的延时也为 0。


建立时间是输入数据 D 在时钟上升沿之前必须有效的的时间。这就相当于问：在时钟上升沿之前输入 D 必须稳定多长时间才能使 Q_M 采样的值是可靠的？对于传输门多路开关型寄存器，输入 D 在时钟上升沿之前必须传播通过 I_1 , T_1 , I_3 和 I_2 。这就保证了在传输门 T_2 两端的节点电压值相等。否则，交叉耦合的一对反相器 I_2 和 I_3 就可能会停留在一个不正确的值上。因此建立时间等于 $3 \times t_{pd_inv} + t_{pd_tx}$ 。

传播延时是 Q_M 值传播到输出 Q 所需要的时间。注意，由于我们在建立时间中已包括了 I_2 的延时，意味着 I_4 的输出在时钟上升沿之前已有效。因此延时 t_{c-q} 就只是通过 T_3 和 I_6 的延时 ($t_{c-q} = t_{pd_tx} + t_{pd_inv}$)。

维持时间表示在时钟上升沿之后输入必须保持稳定的时间。在这里的情形下，当时钟为高电平时，传输门 T_1 关断。由于 D 输入和 CLK 在到达 T_1 之前都要通过反相器，所以在时钟变为高电平之后输入上的任何变化都不会影响输出。因此维持时间为 0。

利用 SPICE 进行时序分析

为了用 SPICE 得到寄存器的建立时间，我们将输入 D 的翻转（从左边）逐渐靠近时钟边沿直到电路失效。图 10.20 显示了假设输入与时钟边沿偏差 210ps 和 200ps 时建立时间的模拟结果。对于 210ps 的情况，输入 D 的采样值是正确的（在这一情况下，输出 Q 维持在 V_{DD} 的值）。对于偏差 200ps 的情况，传送到输出的值是错误的，因为输出变化到了 0。节点 Q_M 开始上升，而 I_2 的输出（传输门 T_2 的输入）开始下降。然而时钟在传输门 T_2 两端的节点稳定到同一个值之前就已有效，因此造成不正确的值写入主锁存器。所以这一寄存器的建立时间是 210ps。



(a) D 早于时钟沿 210ns 变化

(b) D 早于时钟沿 200ps 变化

图 10.20 建立时间模拟

维持时间也可以用类似的方法来模拟。 D 的边沿再次（从右边）靠近时钟信号上升沿直至电路工作失效。对于这一设计维持时间为 0（即输入可以在时钟边沿处改变）。最后，对于传播延时，输入变化要在时钟上升沿的至少一个建立时间之前完成，延时是

从 CLK 边沿的 50% 点处计算到 Q 输出的 50% 点处。从这一模拟中（见图 10.21）得到， $t_{c-q(LH)}$ 为 160ps，而 $t_{c-q(HL)}$ 为 180ps。




图 10.21 传输门寄存器的传播延时模拟

传输门寄存器的缺点是时钟信号的电容负载很大。每个寄存器的时钟负载是很重要的，因为它直接影响时钟网络的功耗。如果忽略使时钟信号反相所需要的开销（因为反相器的开销可以分摊在多个寄存器上），那么每个寄存器具有 8 个晶体管的时钟负载。以稳定性为代价降低时钟负载的一个方法是使电路成为有比电路。下图 10.22 显示可以直接用交叉耦合反相器来省去反馈传输门。




图 10.22 减少了时钟负载的静态主从寄存器

减少时钟负载的代价是增加了设计过程的复杂性。传输门 T_1 以及它的源驱动器必须比反馈环路反相器 I_2 更强才能切换交叉耦合反相器的状态。传输门所要求的尺寸可以用类似于分析电平恢复器件尺寸的方法来推导。反相器 I_1 的输入必须超过它的开关阈值以便能够产生翻转。如果在传输门中要使用最小尺寸的器件，一定要注意把反相器 I_2 的晶体管设计得更弱（较小的宽长比）。小的宽长比可以通过使晶体管的沟长大于最小尺寸来实现。在传输门中希望使用最小尺寸或近于最小尺寸的器件，以降低锁存器和时钟分配网络的功耗。

这种方法存在的另一个问题是反向传导—第二级可能反过来影响第一级锁存器的状态。当主从寄存器中的从级导通时（见下图 10.23）， T_2 和 I_4 有可能共同影响存储在

I_1 - I_2 锁存器中的数据。好在只要 I_4 是一个弱器件，这就不会成为什么大问题。




图 10.23 传输门中可能发生的反向传导

非理想时钟信号

至此我们一直假设 CLK 与 $\overline{CLK}$ 完全相反，或换言之，产生反相时钟信号的反相器的延时为 0。即便这有可能实现，但仍然不是一个很好的假设。因为布置两个时钟信号的导线会有差别，或者负载电容可以因存储在所连接的锁存器中的数据不同而变化。这一影响称为时钟偏差（*clock skew*）。这是一个很重要的问题，它会造成两个时钟信号的重叠，如图 10.24（b）所示。时钟重叠可以引起两种类型的错误，我们用图 10.24（a）中仅用 NMOS 管的主从寄存器的情况来说明这一点。




图 10.24 仅用 NMOS 传输管的主从寄存器

1. 当时钟变为高电平时，从级应当停止对主级输出的采样并进入维持状态，然而由于 CLK 和 $\overline{CLK}$ 在一个很短的时间（重叠期）内都为高电平，两个采样传输管都导通，因此在输入 D 和输出 Q 之间有直接通路（如图中蓝色箭头所示）。结果造成输出端的数据可以在时钟的上升沿改变，这是一个负沿触发寄存器所不希望的。这被称为竞争（*race*）情况，此时输出 Q 的值取决于输入 D 是在 CLK 的下降沿之前还是之后到达节点 X 。如果节点 X 在亚稳态时被采样，那么输出将会切换到由系统噪声决定的一个值（这是一个不确定值）。

2. 多路开关型寄存器的基本优点是在采样期间反馈环断开，因此器件的尺寸对功能的影响不大。然而如果在 CLK 和 $\overline{CLK}$ 之间存在时钟重叠，那么节点 A 同时被 D 和 B 驱动，造成不确定的状态（如图中红色箭头所示）。

为了避免这些问题，可以采用两相不重叠时钟 PHI_1 和 PHI_2 （见下图 10.25），并保持两相时钟之间的不重叠时间 $t_{non_overlap}$ 足多长，因而甚至在存在时钟布线延时的情况下也不会有任何重叠发生。在不重叠时间内，触发器处在高阻抗状态—反馈环开路，环路增益为零，并且输入被断开。如果这一情况保持的时间太长，漏电将破坏这一状态，因此称其为伪静态：根据时钟的不同状态，寄存器采取了静态或动态的存储方式。




图 10.25 伪静态两相位 D 寄存器

产生不重叠时钟

下图 10.26 (a) 是产生两相不重叠时钟的时钟产生电路的一种实现方法。假设每个门具有一个单位的门延时，可以推导出输入时钟与两个输出时钟的时序关系，如图 10.26 (b) 所示。如果需要增加不重叠时间，可以在反馈路径上增加延时，如图 10.26 (c) 所示。




图 10.26 产生两相不重叠时钟

构成边沿触发器的另外一种有效方法是使用三个 SR 锁存器，如下图 10.27 所示。两个锁存器共用外部数据输入端 D 和时钟输入端 Clk ，第三个锁存器产生触发器的输出。在 $Clk=0$ 时，输出锁存器的 S 和 R 维持 1 不变，这使得输出状态保持不变，可能 $D=0$ 或者 $D=1$ 。如果 Clk 变为 1 时， $D=0$ ， R 为 0，触发器进入复位状态， $Q=0$ 。如果 $Clk=1$ 时，输入端 D 发生变化， R 端保持 0 不变，此时触发器被锁定，不会对输入变化做出响应。当时钟恢复到 0 时， R 变为 1，锁存器的输出不会改变。类似地，当 Clk 从 0 到 1 时， $D=1$ ， S 变为 0，这将使电路进入置位状态， $Q=1$ 。当 $Clk=1$ 时， D 发生变化不会影响输出。





图 10.27 三个 SR 锁存器构成的上升沿 D 触发器

总之，对于上升沿触发器来说，只有当输入时钟发生上升沿变化时， D 的值才能传送给 Q 。从 1 到 0 的下降沿变化不会影响触发器的输出， Clk 信号为稳定的 1 或 0 都不会影响输出，这种类型的触发器只对从 0 到 1 的上升沿响应。

边沿触发器图形符号如下图 10.28 所示。除了在字母 Clk 旁边有一个箭头符号外，其他与锁存器相似。这里的箭头符号表示动态输入，这种动态符号说明触发器只对时钟的边沿响应。在方框外与动态符号一起的圆圈表示下降沿触发，没有圆圈表示上升沿触发。



(a) 上升沿触发

(b) 下降沿触发

图 10.28 边沿 D 触发器的图形符号

10.2.4 其他触发器

最经济和最有效的触发器电路是边沿 D 触发器，它需要的门电路个数最少，其他类型的触发器可以由 D 触发器和附加的门电路构成。有两种触发器在数字系统中使用广泛，分别是 JK 和 T 触发器。

JK 触发器具有三种功能：置位（输出为 1）、复位（输出为 0）和输出翻转。下图 10.29（a）所示是由 D 触发器和门电路一起组成的 JK 触发器电路图。输入端 J 的作用是将触发器置位为 1，输入端 K 的作用是将触发器复位为 0。当这两个输入端同时有效时，输出翻转。




图 10.29 JK 触发器

JK 触发器的三种功能可以写成下面的表达式： $D = JQ' + K'Q$ 。当 $J=1$ 和 $K=0$ 时， $D = Q' + Q = 1$ ，因此下一个时钟沿到来时，输出将置位为 1。当 $J=0$ 和 $K=1$ 时， $D=0$ ，下一个时钟沿到来时，输出将复位为 0。当 $J=K=1$ 时， $D=Q'$ ，下一个时钟沿到来时，输出翻转。当 $J=K=0$ 时， $D=Q$ ，时钟沿到来状态保持不变。 JK 触发器的图形符号示于图 10.29（b）。可见，除了输入端命名为 J 和 K 外，它与 D 触发器的图形符号非常相似。

如果将 JK 触发器的 J 和 K 连接在一起就得到了 T （翻转）触发器，如图 10.30（a）所示。当 $T=0$ （ $J=K=0$ ）时，时钟边沿到来对状态不产生影响。当 $T=1$ （ $J=K=1$ ）时，时钟边沿到来使得输出反相。翻转触发器在设计二进制计数器时非常有用。 T 触发器也可以由 D 触发器外加一个异或门得到，如图 10.30（b）所示。 D 触发器输入端 D 的表达式为： $D = T \oplus Q = TQ' + T'Q$ 。当 $T=0$ 时， $D=Q$ ，输出状态维持不变；当 $T=1$ 时， $D=Q'$ ，输出反相。 T 触发器的图形符号中在输入端有个字母 T 。




图 10.30 T 触发器

特征表

特征表是以表格形式描述触发器的逻辑功能。前面介绍的三种触发器的特征表见表 10.1,表中把次态定义成输入和现态的函数。 $Q(t)$ 表示在某个时钟边沿到来之前的现态, $Q(t+1)$ 是时钟之后的次态。注意: 时钟边沿输入没有包含在特征表中, 隐含在时刻 t 和 $t+1$ 之间发生。

表 10.1 三种触发器的特征表

JK 触发器			
J	K	Q(t+1)	
0	0	Q(t)	保持
0	1	0	复位
1	0	1	置位
1	1	Q'(t)	翻转

D 触发器		
D	Q(t+1)	
0	0	复位
1	1	置位

T 触发器		
T	Q(t+1)	
0	Q(t)	保持
1	Q'(t)	翻转

由 JK 触发器的特征表可知: 当 J 和 K 都等于 0 时, 次态与现态相同, 可以表示成 $Q(t+1)=Q(t)$, 可见时钟对状态改变没有作用。当 J=1 和 K=0 时, 触发器复位, $Q(t+1)=0$ 。当 J=1 和 K=0 时, 触发器置位, $Q(t+1)=1$ 。当 J 和 K 都为 1 时, 次态和现态互为反相, 表示成 $Q(t+1)=Q'(t)$ 。

D 触发器的次态只与输入 D 有关, 与现态无关, 表示为 $Q(t+1)=D$, 这说明次态与 D 相同。注意: D 触发器没有一种保持不变的情况。如果要触发器状态保持不变, 可以通过两种方法实现, 一种是禁止时钟信号有效; 另一种是不理会时钟信号, 把输出反馈回输入端 D。

T 触发器的特征表只有两种情况: 当 T=0 时, 时钟边沿不影响状态; 当 T=1 时, 时钟边沿会使触发器的状态翻转。

特征方程

触发器的逻辑功能除了可以用特征表描述之外, 还可以用特征方程来描述。

D 触发器的特征方程表示为:

$$Q(t+1) = D$$

它表示输出的次态与现时刻输入 D 的值相同。

JK 触发器的特征方程可以由特征表或图 10.29 所示的电路得到, 结果为:

$$Q(t+1) = JQ' + K'Q$$

其中， Q 是触发器在时钟边沿到来之前的输出。



T 触发器的特征方程由图 10.30 得到，结果为：

$$Q(t+1) = T \oplus Q = TQ' + T'Q$$

直接输入

有些触发器具有与时钟无关的异步输入端，用于强迫触发器进入某个特殊状态。将触发器置位为 1 的输入称为置位端（或直接置位端）。将触发器清除为 0 的输入端称为复位端（或直接复位端）。数字系统一开机时，触发器的状态是未知的，此时，直接输入端非常有用，可以在有效时钟到来前强迫系统中所有触发器进入一个已知的初始状态。

带异步复位端的边沿 D 触发器如下图 10.31 所示，图中除了有连到三个与非门输入的复位端外，其他与图 10.27 相同。当复位信号为 0 时，将强迫 Q' 为 1，同时这个 1 反过来又将 Q 清零，因此，触发器被复位。从复位端连出的另外两个输入端保证第三个锁存器的 S 维持 1 变，此时无论 D 和 Clk 是何值，复位输入端都将为 0。带直接置位端的触发器使用字母 S 表示异步置位输入。



Reset	Clock	D	Q	Q'
0	X	X	0	1
1	↑	0	0	1
1	↑	1	1	0

(c) 功能表

图 10.31 带异步复位端的 D 触发器

第三节 存储单元电路：动态锁存器和寄存器

静态时序电路的存储依赖于如下概念：一对交叉耦合的反相器形成了一个双稳元件并且因此可以用来记忆二进制值。这个方法有一个很有用的特性，即只要电源电压加在该电路上，它所保存的值就一直有效，因此称为静态电路。然而，静态门的主要缺点是它比较复杂。当寄存器在频率较高的时钟控制的计算结构（如流水线数据通路）中使用

时，可以显著降低这一存储元件应当能在相当长一段时间内维持状态的要求。

由此产生了一类将电荷暂时储存在寄生电容上的电路。其原理与动态逻辑完全一样——存储在电容上的电荷可以用来代表一个逻辑信号。没有电荷表示 0，而存在电荷则代表存储了 1。可惜的是，任何电容都不是理想的，总会有一些电荷泄漏。因此一个存储的值只能保存有限的一段时间，一般在毫秒的范围内。如果要保持信号的完整性，需要周期性地刷新该值，因此称为动态存储。如果从一个电容中读出被存放信号的值而又不破坏电荷，则要求有高输入阻抗的器件。

10.3.1 动态传输门边沿触发寄存器

下图 10.32 是一个基于主从概念的完全动态的正沿触发寄存器。当 $CLK=0$ 时输入数据在存储节点 A 被采样，该节点具有一个等效电容 C_1 ，它由反相器 I_1 的栅电容、传输门 T_1 的结电容和 T_1 的栅重叠电容组成。在此期间，从级处于维持模式，其节点 B 处于高阻抗（浮空）状态。在时钟上升沿时，传输门 T_2 导通，于是恰在上升沿之前在节点 A 上所采样的值就传送到输出 Q （注意，在时钟高电平阶段，由于第一个传输门关断，节点 A 是稳定的）。现在节点 B 存储了节点 A 的相反状态。这一边沿触发器的实现是非常高效的，因为它只需要 8 个晶体管。采样开关可以用纯 NMOS 传输管来实现，这样就更加简单，只需要 6 个晶体管。晶体管数目的减少对于高性能低功耗系统极具吸引力。

这一电路的建立时间就是传输门的延时，它相应于节点 A 采样 D 输入所需要的时间。维持时间近似为 0，因为传输门在时钟边沿处关断，因此不受输入进一步变化的影响。传播延时 (t_{c-q}) 等于两个反相器的延时加上传输门 T_2 的延时。




图 10.32 动态边沿触发寄存器

对于这样一个动态寄存器，需要好好考虑的是存储节点（即状态）必须周期性地刷新，以防止因电荷泄漏、二极管泄漏或亚阈值电流引起的电荷丢失。在数据通路电路中刷新的频率不是一个问题，因为寄存器受到时钟周期性的控制，所以存储节点在不断更新。

时钟重叠是这个寄存器的重要问题。考虑下图 10.33 的时钟波形。在 0-0 重叠期间，传输门 T_1 的 PMOS 和 T_2 的 PMOS 同时导通，形成数据从寄存器的 D 输入流到 Q 输出

的直接通路。换言之，此时出现了竞争情况。如果重叠期间很长，输出 Q 可能在下降沿时就改变，显然，对于正沿触发寄存器这是一个不希望有的效应。对于 1-1 重叠区也是一样，这时存在一条通过 T_1 的 NMOS 和 T_2 的 NMOS 的输入至输出路径。后一种情况可以通过强加一个维持时间约束来解决，即数据必须在高电平重叠期间稳定。而前一种情况（0-0 重叠）可以这样来解决，即保证在 D 输入和节点 B 之间有足够的延时，以使主级采样的新数据不会传送到从级。一般来说，内置单个反相器的延时就足够了。对重叠期间的限制条件为：

$$t_{overlap0-0} < t_{T1} + t_{T1} + t_{T2}$$

同样，对 1-1 重叠的限制条件为：

$$t_{overlap1-1} < t_{hold}$$




图 10.33 重叠时钟的影响

警告：本节所介绍的动态电路在复杂性、性能和功耗方面都是非常有吸引力的。遗憾的是，在稳定性方面的考虑限制了它们的应用。在如图 10.32 这样的完全动态的电路中，一个被电容耦合到内部存储节点上的信号节点会注入相当大的噪声而破坏状态。这一点在 ASIC 设计流程中特别重要，因为它对信号节点与内部动态节点之间的耦合缺乏控制。漏电电流引起的另一个问题是：大多数现代处理器要求时钟能够减慢或者完全停止，以便在低活动性期间节省功率。最后，内部动态节点并不跟踪电源电压的变化。例如，在图 10.32 的电路中，当 CLK 为高电平对节点 A 维持它的状态，但它不会跟踪由所看到的电源电压的变化。其结果是降低了噪声容限。

大多数这些问题都可以通过增加一个弱的反馈反相器使电路成为伪静态来解决(如图 10.34)。虽然这要增加少量的延时，但却明显改善抗噪声的能力。除非寄存器是用在高度控制的环境中(例如定制设计的高性能数据通路)，它们都应当设计成伪静态的或静态的。这对本节讨论的所有锁存器和寄存器都适用。




图 10.34 使动态锁存器成为伪静态

10.3.2 C²MOS —— 一种对时钟重叠不敏感的方法

C²MOS 寄存器

下图 10.35 是一个非常巧妙的基于主从概念并对时钟重叠不敏感的正沿触发寄存器。这一电路称为 C²MOS (Clocked CMOS) 寄存器，其工作过程分为两个阶段：

1. $CLK=0$ ($\overline{CLK}=1$): 第一个三态驱动器导通，此时主级像一个反相器在内部节点 X 上采样 D 的反相数据，因此主级处于求值模式。同时从级处在高阻抗模式，即维持模式。晶体管 M_7 和 M_8 均关断，切断了输出与输入的联系。输出 Q 维持其原来存储在输出电容 C_{L2} 上的值。
2. $CLK=1$ 时恰好相反：主级部分处在维持模式 (M_3 - M_4 关断)，而第二部分求值 (M_7 - M_8 导通)。存放在 C_{L1} 上的值经过从级传送到输出节点，此时从级的作用像一个反相器。




图 10.35 C²MOS 主从正沿触发寄存器

整个电路作为一个正沿触发的主从寄存器，非常类似于前而介绍过的传输门型寄存器。然而，它们有一个重要的差别：

只要时钟边沿的上升和下降时间足够小，具有 CLK 和 $\overline{CLK}$ 时钟控制的这一 C²MOS 寄存器对时钟的重叠是不敏感的。

为了证明这一结论，同时考察 (0-0) 和 (1-1) 重叠的情况 (见图 10.33)。在 (0-0) 重叠情况下，电路简化成图 10.36(a) 所示的电路，在这段时间，电路中的两个 PMOS 器件都导通。为了能正确工作，不应当有任何在重叠窗口期间采样的新数据传送到输出 Q ，因为输出数据在正沿触发寄存器的负边沿上不应当有变化。确实，在重叠期间新数据通过串联的 PMOS 器件 M_2 - M_4 采样到节点 X 上，因此节点 X 可以从 0 翻转到 1。但这一数据不能传送到输出，因为 NMOS 器件 M_7 是关断的。在这一重叠期结束时 $\overline{CLK}=1$ ，于是 M_7 和 M_8 均关断，使从级处于维持状态。因此在从级输出端 Q 看不到任何在时钟下降边沿采样的新数据，因为从级状态直到时钟下一个上升沿之前一直是关断的。由于

电路由两个串联的反相器构成，信号的传播需要在完成一个上拉之后跟着一个下拉，或反过来亦可。而这在图中所示的情形下显然是不可能的。

两个 NMOS 器件 M_3 和 M_7 同时导通的(1-1)重叠情况更值得讨论，如图 10.36(b)。问题仍然是在重叠期间采样（在时钟刚开始上升之后）的新数据是否会传送到输出 Q 。一个正沿触发的寄存器只允许传送在上升沿之前存在于输入端的数据。如果 D 输入在重叠期间改变，节点 X 可能发生由 1 至 0 的翻转，但不能进一步传播。然而只要重叠期一结束，PMOS M_8 就导通，于是 0 传送到输出，而这并不是所希望的。这一问题可以通过对输入数据 D 规定一个维持时间的约束条件来解决，换言之，即数据 D 应当在重叠期间保持稳定。




图 10.36 重叠期间的 C²MOS D 型触发器 (DFF)。

(如图中箭头所示，在 D 和 Q 之间不可能有信号通道存在)

总之，可以说 C²MOS 锁存器对于时钟重叠是不敏感的，因为虽然这些重叠会使锁存器的上拉网络或下拉网络导通，但不会同时使它们有效。然而，如果时钟的上升和下降时间足够慢，那么就会存在一个 NMOS 和 PMOS 管同时导通的时间间隙。它在输入和输出之间形成了一条通路，可以破坏电路的状态。模拟显示只要时钟上升时间（或下降时间）约小于寄存器传播延时的 5 倍，该电路就能正确工作。这一条件并不十分苛刻，它在实际的设计中很容易达到。上升和下降时间的影响显示在下图 10.37 中，图中画出了当时钟斜率分别为 0.1ns 和 3ns 时一个 C²MOS DFF 瞬态响应的模拟结果。时钟较慢时，存在发生竞争状况的可能性。




图 10.37 时钟上升/下降时间为 0.1ns 和 3ns 时 C²MOS DFF 的瞬态响应（假设 $D=1$ ）

第四节 钟控时序电路分析

如果逻辑电路中所有的触发器都共用时钟端，这样的电路被称为钟控时序电路（或同步时序电路）。钟控时序电路的功能取决于输入、输出和触发器的状态。输出和次态都与输入和现态有关。时序电路的分析就是要寻求输入、输出以及内部状态之间的时序关系表或波形图，也可以用布尔表达式来描述时序电路的功能，这些表达式需要直接或间接体现信号之间的时序关系。

时序逻辑电路图可以包括、也可以不包括组合电路，触发器可以是任何类型。本节将引入代数表示法，用代数式把次态描述成现态和输入的函数。另一种代数法是确定时序电路的逻辑图。对给定电路的功能分析将在某种工作条件之下进行，下面举例说明这些方法。

状态方程

同步时序电路的功能可采用状态方程来描述。状态方程也称转移方程，就是把次态表示成现态和输入的函数。如图 10.38 所示的时序电路，它有两个 D 触发器 A 和 B ，有一个输入 x 和一个输出 y 。由于触发器的输入 D 决定次态的值，因此可以写出电路的状态方程为：

$$A(t+1) = A(t)x(t) + B(t)x(t)$$

$$B(t+1) = A'(t)x(t)$$

状态方程是确定触发器状态转移条件的代数表达式。方程左边的 $(t+1)$ 表示触发器时钟边沿到来后的次态，方程右边是使次态为 1 的现态和输入的布尔表达式。由于布

尔表达式中所有的变量都是现态的函数，这里为了方便起见，我们省略每个变量之后的标号(t)，这样状态方程可以表示为更加紧凑的形式：

$$\begin{aligned} A(t+1) &= Ax + Bx \\ B(t+1) &= A'x \end{aligned}$$

状态方程的布尔表达式可直接由组成时序电路的组合电路导出。

输出的现态可以在代数上表示成：

$$y(t) = [A(t) + B(t)] x'(t)$$

把现态中的符号(t)去掉，则可以将输出布尔方程写成：

$$y = (A + B) x'$$




图 10.38 时序电路举例

状态表

输入、输出和触发器状态的时序可以用状态表（也叫转移表）描述出来。图 10.38 所示电路的状态表见下表 10.2。

该表由 4 个部分组成，分别为现态、输入、次态和输出。现态部分列出了在给定时刻 t 条件下，触发器 A 和 B 的状态。输入部分列出了每种可能的现态取值所对应的 x 值。次态部分列出一个时钟周期后，在 $t+1$ 时刻触发器的状态。输出部分列出了与每个现态和输入相对应的 t 时刻的输出 y 值。

状态表需要首先列出现态和输入所有可能的二进制组合。本例中，从 000 到 111 共

八个二进制组合。次态值从逻辑图或者状态方程得到。触发器 A 的次态必须满足的状态方程为：

$$A(t+1) = Ax + Bx$$

状态表中次态部分 A 的一列有 3 个 1，与之对应的现态和输入满足的条件是：触发器 A 的现态和输入 x 都等于 1，或者触发器 B 的现态和输入 x 都等于 1。类似地，触发器 B 的次态也可以从下面的状态方程中得到：

$$B(t+1) = A'x$$

当 A 的现态为 0，输入 x 为 1 时，上式左边等于 1。

表 10.2 图 10.38 中电路的状态表

现 态		输 入	次 态		输 出
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0

输出对应的列可以从输出方程中获得：

$$y = Ax' + Bx'$$

由 D 触发器构成的时序电路状态表可按上述过程求得。通常，如果时序电路有 m 个触发器和 n 个输入端，状态表就要有 2^{m+n} 行，从 0 到 $2^{m+n} - 1$ 的二进制数值被罗列在现态和输入部分。次态部分有 m 列，每一列对应一个触发器。次态的二进制数值直接由状态方程得到。输出部分的列数与输出变量相同，有多少个输出变量，就有多少个输出列。其二进制数值可以如同写真值表一样从电路或者布尔函数中得到。

有时候也可将状态表稍微进行一下改动，这样可以带来一些方便。改动之后，状态表只有三个部分：现态、次态和输出，输入的可能取值在次态和输出的下面罗列出来。对表 10.2 重新描述的结果如下表 10.3。对于每一个现态，次态和输出都有两种可能，分别对应输入的两种取值。到底哪种方法好用，还要看具体的应用场合。

状态图

状态表中的有用信息也可用状态图的图形方式表示出来。在这种图形中，状态表示成圆圈，使用有向连线从一个圆圈连到另一个圆圈表示状态之间的转移。图 10.38 所

示的时序电路用状态图描述如下图 10.39 所示。

表 10.3 第二种状态表的表述方法

现 态		次 态				输 出	
		x=0		x=1		x=0	x=1
A	B	A	B	A	B	y	y
0	0	0	0	0	1	0	0
0	1	0	0	1	1	1	0
1	0	0	0	1	0	1	0
1	1	0	0	1	0	1	0




图 10.39 图 10.38 时序电路的状态图

状态图功能与状态表相同，可以直接从表 10.2 或表 10.3 得到。每一个圆圈内的二进制数值表示触发器状态。有向连线采用二进制数值标注，需要分隔时用斜线 (/) 分隔，先标出现态时的输入值，斜线下方标出给定输入的现态下得到的输出。注意，沿着有向连线标注出的输出只发生在现态和特定输入条件下，与转移到的次态没有关系。例如，从 00 到 01 的有向连线被标注了 1/0，其含义是：当时序电路的现态是 00，输入是 1 的时候，输出为 0，在下一个时钟到来后，电路进入次态 01。如果输入为 0，那么输出就变为 1；但如果输入维持 1 不变，输出也维持 0 不变。上述内容可使用状态图中以状态 01 圆圈为起始的两个有向连线来加以验证。用有向连线从一个圆圈连到它本身，这种连接方式说明状态保持不变。

除了描述方式不一样之外，状态表和状态图之间没有任何区别。状态表比较容易从逻辑图和状态方程中得到，接下来状态图从状态表获得。状态图能直观地显示状态之间的转移关系，比较适合于人们理解电路工作过程。例如，图 10.39 中的状态图就非常明显地表明，状态从 00 开始，只要输入维持 1 不变，输出就为 0。在输入一串 1 之后再 来一个 0，就会使输出变 1，并且电路回到初始状态 00。

触发器输入方程

时序电路的逻辑电路图是由触发器和门电路构成的。门电路之间的相互连接构成了组合电路。组合电路可以用布尔表达式进行代数法描述。已知触发器类型，并且还知道组合电路的布尔表达式，这样就可以画出时序电路的逻辑图。组合电路部分产生外部输出，可以用一组布尔函数表示，称之为输出方程。产生触发器输入的部分电路也可以用布尔函数描述，称之为触发器输入方程（也叫激励方程）。采用触发器输入字母来表示输入方程变量，下标表示触发器输出的名称。例如，下面的方程确定的是一个或门输入方程，输入 x 和 y 通过一个或门连到触发器的 D 输入端，触发器的输出用字母 Q 表示。

$$D_Q = x + y$$

图 10.38 所示的时序电路是由两个 D 触发器、一个输入 x 和一个输出 y 组成。电路的逻辑图用代数法表示成两个触发器输入方程和一个输出方程。

$$D_A = Ax + By$$

$$D_B = A'x$$

$$y = (A + B)x'$$

三个方程确定了时序电路逻辑图的结构与组成。字母 D_A 表示标号为 A 的 D 触发器， D_B 表示第二个标号为 B 的 D 触发器，与这两个变量以及输出 y 相关的布尔表达式隐含了时序电路中的组合部分。

触发器输入方程是用于确定时序电路图的比较便捷的方式，它们将触发器的类型隐含在使用的字母上，可以完全确定出驱动触发器的组合电路。注意，因为特征方程中次态等于输入 D 的数值 $Q(t+1)=D_Q$ ，对于 D 触发器的输入方程与对应的状态方程来说，它们在表达式上是一致的。

由 D 触发器构成的时序电路分析

下面我们通过一个简单的例子来归纳由 D 触发器构成的钟控时序电路分析步骤。该电路的输入方程为：

$$D_A = A \oplus x \oplus y$$

字母 D_A 隐含它是标号 A 的 D 触发器的输出， x 和 y 是电路的输入。由于没有给出输出方程，所以隐含着输出直接由触发器的输出提供。从输入方程可以求得逻辑图，如下图所示 10.40 (a) 所示。

状态表有一列用于触发器的现态，两列代表两个输入，还有一列是 A 的次态。在 A ， x 和 y 下面罗列出从 000 到 111 的二进制数值，如图 10.40 (b) 所示。次态可由状态方程求得：

$$A(t+1) = A \oplus x \oplus y$$

电路只有一个触发器和两个状态。状态图包含两个圆圈，一个圆圈对应一个状态，如图 10.40 (c) 所示。现态和输出可以是 0 或者 1，如圆圈中数值所示。有向连线上的斜线此时没有，是因为组合电路没有输出。对应一个状态转移的两个输入组合用逗号分隔，这样可以简化描述结果。




图 10.40 由 D 触发器构成的时序电路

由 JK 触发器构成的时序电路分析

状态表包括四个部分：现态、输入、次态和输出。前面两个部分罗列出所有二进制的组合，次态值由状态方程得到。对 D 触发器来说，状态方程与输入方程一致。当使用的触发器不是 D 触发器，而是 JK 或者 T 触发器时，就有必要参照对应的特征表或者特征方程来得到次态值。下面首先用特征表求次态值，然后用特征方程求次态值。

如果一个时序电路是由 JK 或者 T 触发器构成的，那么求其次态的步骤为：

1. 把触发器输入方程表示成现态和输入变量的函数；
2. 列出每个输入方程的二进制数值；
3. 利用对应触发器的特征表确定状态表中的次态值。

例如，两个 JK 触发器 A 、 B 和一个输入 x 构成的时序电路如下图 10.41 所示。电路没有输出，因此状态表中不需要输出列。（在这种情况下，可以认为触发器的状态就是电路的输出。）




图 10.41 由 JK 触发器构成的时序电路

触发器输入方程为：

$$\begin{aligned} J_A &= B & K_A &= Bx' \\ J_B &= x' & K_B &= A \oplus x = A'x + Ax' \end{aligned}$$

电路的状态表如表 10.4 所示。现态和输入部分列出了八种二进制组合，在表的右侧的触发器输入下面列出的二进制数值不是状态表的一部分，但它们在步骤 2 中对求得次态很有帮助，这些二进制数值可以直接从四个输入方程得到，与根据布尔表达式填真值表的方法相同。每个触发器次态要由相应的 J 和 K 以及表 10.1 中的 JK 触发器特征表共同得到。

表 10.4 由 JK 触发器构成的时序电路状态表

现 态		输 入	次 态		触发器输入			
A	B	x	A	B	J_A	K_A	J_B	K_B
0	0	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1
0	1	0	1	1	1	1	1	0
0	1	1	1	0	1	0	0	1
1	0	0	1	1	0	0	1	1
1	0	1	1	0	0	0	0	0
1	1	0	0	0	1	1	1	1
1	1	1	1	1	1	0	0	0

有四种情况需要考虑：当 $J=1$ 和 $K=0$ 时，次态是 1；当 $J=0$ 和 $K=1$ 时，次态是 0；当 $J=K=0$ 时，状态不发生改变，次态等于现态；当 $J=K=1$ 时，次态是现态的反相。例如，表中 AB 是 10 且输入 x 为 0 时， J_A 和 K_A 都等于 0，而 A 的现态为 1，因此 A 的次态保持 1 不变。在表的同一行， J_B 和 K_B 都等于 1，由于 B 的现态是 0，所以 B 的次态翻转为 1。

从特征方程导出状态方程，然后再求出次态方程的步骤如下：

1. 把触发器的输入方程表示成现态和输入变量的函数；
2. 将输入方程代入到触发器的特征方程中，得到状态方程；
3. 使用相应的状态方程求出状态表的次态。

图 10.41 中两个 JK 触发器输入方程在前面已经给出。分别用 A 和 B 替代 JK 触发器特征方程表达式中的 Q ，得到：

$$A(t+1) = J_A A' + K_A' A$$

$$B(t+1) = J_B B' + K_B' B$$

用输入方程将 J_A 和 K_A 替代掉，可以得到 A 的状态方程为：

$$A(t+1) = J_A A' + K_A' A = BA' + (Bx')'A = A'B + AB' + Ax$$

由状态方程得到状态表中 A 的次态一系列数值。类似地，触发器 B 的状态方程也可以通过将特征方程中的 J_B 和 K_B 替代掉而得到。触发器 B 的状态方程为：

$$B(t+1) = J_B B' + K_B' B = x'B' + (A \oplus x)'B = B'x' + ABx + A'Bx'$$

状态方程提供了状态表中 B 的次态一系列数值。（注意，表 10.4 中右侧触发器输入的几列在使用状态方程时可以不用。）

时序电路的状态图如下图 10.42 所示。我们注意到，由于电路没有输出，从圆圈出来的有向连线只标注了输入 x 对应的二进制值。




图 10.42 图 10.41 的状态转换图

由 T 触发器构成的时序电路分析

由 T 触发器构成的时序电路分析步骤与 JK 触发器构成的时序电路的分析步骤相同，状态表的次态值可以从特征表或特征方程得到。 T 触发器的特征方程为：

$$Q(t+1) = T \oplus Q = T'Q + TQ'$$

考虑如下图 10.43 所示的时序电路。它有两个触发器 A 、 B ，一个输入 x 和一个输出 y 。




图 10.43 由 T 触发器构成的时序电路

用两个输入方程和一个输出方程描述为：

$$\begin{aligned} T_A &= Bx \\ T_B &= x \\ y &= AB \end{aligned}$$

电路的状态表见下表 10.5。 y 的值从输出方程得到，次态的值从状态方程得到，状态方程是将特征方程中的 T_A 和 T_B 替代后得到的。具体的状态方程为：

$$\begin{aligned} A(t+1) &= (Bx)'A + (Bx)A' = AB' + Ax' + A'Bx \\ B(t+1) &= x \oplus B \end{aligned}$$

表 10.5 由 T 触发器构成的时序电路状态表

现 态		输 入	次 态		输 出
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1

状态表中 A 和 B 的次态值从上面这两个方程求得。

电路的状态图如下图 10.44 所示。只要输入 z 为 1，电路如同二进制计数器一样工作，状态序列是 00、01、10、11，然后回到 00；当 x 为 0 时，电路状态保持不变；当现态为 11 时，输出 y 为 1。输出只与现态有关，而与输入无关。每个圆圈里被斜线隔开的两个数值分别代表现态和输出。




图 10.44 图 10.43 时序电路的状态图

有限状态机的两种模型—米利和摩尔模型

一般的时序电路都有输入、输出和内部状态。通常，时序电路可以划分为两大类：米利型和摩尔型，如下图 10.45 所示，它们的区别在于产生输出的方式上。在米利型电路中，输出是现态和输入的函数。在摩尔型电路中，输出只是现态的函数。对这两种类型电路，有的教材和技术资料也把时序电路称作有限状态机，简称为 FSM。时序电路的米利型称作米利 FSM 或者米利机，摩尔型称作摩尔 FSM 或者摩尔机。

米利型电路的例子如图 10.38 所示。输出 y 既是输入、又是现态 A 和 B 的函数。图 10.39 中给出了对应的状态图，状态间的有向连线上的标注用斜线将输入和输出分开。摩尔型电路的例子如图 10.41 所示，图中，输出只是现态的函数。图 10.42 是电路对应的状态图，输入被标注在有向连线上，触发器的状态被标注在圆圈内部。另一个摩尔型电路的例子如图 10.43 所示。电路的输出只与触发器的状态有关，也就是说只是现态的函数。状态图中的输入被标注在有向连线上，但是输出却与现态一起被标注在圆圈内部。

在摩尔型时序电路中，输出与时钟同步，这是因为与输出有关的触发器输出是与时钟同步的。对于米利型时序电路，在时钟周期中，如果输入发生变化，输出也可能发生变化。除此之外，输出可能还会有瞬间的错误出现。其原因是输入变化时间和触发器输出变化时间不一致。为了使米利型时序电路也符合同步要求，时序电路的输入必须与时钟同步，并且输出仅仅在时钟边沿被采样。




图 10.45 米利型和摩尔型有限状态机框图

第五节 时序电路的设计过程

设计的目的是确定实现预定功能的硬件电路。小的电路可以使用人工设计来完成，但是工业上，往往使用综合工具来设计大规模集成电路。综合工具用来实现 JK 和 T 触发器使用的基本构件是 D 触发器，辅助使用门电路。实际上，设计者通常并不关心使用的触发器类型，只要综合工具实现的时序电路功能满足要求即可。这里，我们介绍使用 D 、 JK 和 T 触发器来设计的人工方法。

同步时序电路的设计首先是给出一系列指标，最后得到逻辑图或者能产生逻辑图的布尔方程。组合电路可以由真值表确定，时序电路用状态表表示其功能。时序电路设计的第一步是画出状态表，也可以是等效的表示方法，如状态图等。

同步时序电路由触发器和门组成。电路的设计包括选择触发器，以及确定组合电路结构等。组合电路和触发器有机结合在一起，产生能实现预定功能的时序电路。触发器数目由电路状态确定，组合电路可以通过求状态表中的触发器输入和输出方程来得到。实际上，一旦触发器的类型和数目确定后，设计过程就从时序电路问题转化成了组合电路问题。因此，就可以使用组合电路的设计方法。

时序电路的设计过程总结为如下几个步骤：

1. 理解所要求的功能描述和指标，画出电路的状态图；
2. 简化状态的数目（如果有必要）；
3. 状态编码（为状态分配二进制数值）；
4. 画出二进制编码状态表；

5. 选择触发器的类型；
6. 求出最简的触发器输入方程和输出方程；
7. 画出逻辑图。

电路功能的说明常常需要读者熟悉数字逻辑术语。由于字面说明不是非常完整和精确，所以设计者有必要凭借自身的经验正确理解电路的功能。从指标可以得到状态图，接下来才有可能使用已知的设计方法来完成设计。步骤中的第 2 步和第 3 步是状态化简和分配，都有常规的方法来完成。设计过程中的第 4 步到第 7 步可以用精确的算法实现，因此实际中都是自动进行的。使用自动工具软件完成设计的过程称为综合 (synthesis)。设计者如果要使用逻辑综合工具软件辅助设计，遵循的步骤可以简化。首先是将状态图转换成硬件描述语言程序，然后利用综合软件对程序进行综合，这样就可以得到电路图。

第 1 步最具挑战性，也往往是设计的关键。下面通过一个简单的例子来说明如何从字面说明得到状态图。

假设我们希望设计这样一个电路，其功能是检测输入的一串二进制序列，当连续输入三个或三个以上的 1 时，输出为 1。否则，输出为 0。

根据上面的描述，得出电路的状态图如图 10.46 所示。




图 10.46 序列检测器的状态图

起始状态是 S_0 ，如果输入 0，电路状态不变；如果输入是 1，状态转到 S_1 ，说明已经检测到了一个 1，再来一个 1，状态变为 S_2 ，说明已经收到了两个连续的 1，但如果接下来输入是 0，状态回到 S_0 ，如果接下来输入 1，连续的第三个 1 将电路状态转到 S_3 。此后，如果检测到了更多的 1，电路将维持在 S_3 不变，只要输入为 0，状态就回到 S_0 。因此，当收到三个或三个以上的 1 时，电路将在 S_3 不变。该电路是摩尔型的时序电路，当电路处于状态 S_3 时输出为 1，否则输出为 0。

使用 D 触发器进行设计

一旦得到状态图后，需要对状态进行编码（例：顺序二进制），列出编码后的状态

表。表 10.6 是编码后的状态表，它是对图 10.46 中的状态图直接顺序编码得到的。

表 10.6 序列检测器的状态表

现 态		输 入	次 态		输 出
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	0	0
1	0	0	0	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	1	1	1	1

需要使用两个 D 触发器来表示四个状态，分别为 A 和 B ，还有一个输入端 x 和一个输出端 y 。 D 触发器的特征方程是 $Q(t+1) = D$ ，隐含着状态表中的次态由触发器的输入 D 确定。触发器的输入方程直接从次态 A 和 B 求得，用最小项表示为：

$$A(t+1) = D_A(A, B, x) = \Sigma(3, 5, 7)$$

$$B(t+1) = D_B(A, B, x) = \Sigma(1, 5, 7)$$

$$y(A, B, x) = \Sigma(6, 7)$$

A 和 B 是触发器 A 和 B 的现态值， x 是输入， D_A 和 D_B 是输入方程。输出 y 的最小项从状态表的输出一列得到。

用卡诺图对输入布尔方程进行简化，得到：

$$D_A = Ax + Bx$$

$$D_B = Ax + B'x$$

$$y = AB$$

使用 D 触发器设计的优点是描述触发器输入的布尔方程可以直接从状态表求得。时序电路的逻辑图如下图 10.47 所示。

使用 JK 触发器进行设计

采用 JK 触发器设计时序电路的过程与采用 D 触发器基本相同。唯一的区别在于， JK 触发器的输入方程不是直接从状态表中获得，而要先从**激励表**中得到从现态转移到次态的条件，然后才能求得。下面先介绍一下激励表。

使用 D 触发器之外的其他触发器（如 JK 触发器和 T 触发器）设计时序电路时，输入方程不能从状态表直接得到，为了求触发器的输入方程，需要从状态表导出输入方程

The circuit diagram shows a sequential logic circuit with two D flip-flops and four combinational logic gates. The inputs are x and y , and the outputs are A , B , and B' . A common clock signal, labeled *Clock*, is connected to the *Clk* inputs of both flip-flops.

The combinational logic is defined as follows:

- The output of the top flip-flop (A) is connected to the top input of the top AND gate and the top input of the top OR gate.
- The input x is connected to the bottom input of the top AND gate and the bottom input of the top OR gate.
- The output of the top AND gate is connected to the top input of the bottom OR gate.
- The output of the top OR gate is connected to the *D* input of the top flip-flop.
- The input y is connected to the bottom input of the bottom AND gate and the bottom input of the bottom OR gate.
- The output of the bottom AND gate is connected to the top input of the bottom OR gate.
- The output of the bottom OR gate is connected to the *D* input of the bottom flip-flop.
- The output of the bottom flip-flop (B) is connected to the top input of the bottom AND gate and the top input of the bottom OR gate.
- The output of the bottom flip-flop (B) is also connected to the output B' (inverted).

表 10.1 是触发器的特征表。当已知输入和现态时,可求出次态。特征表对分析时序电路和确定触发器的功能非常有效。在设计时,在已知状态发生转移的情况下,将导致这种转移的触发器输入列在表中,这样的表称为激励表。

表 10.7 JK 触发器和 T 触发器激励表

$Q(t)$	$Q(t+1)$	J	K	$Q(t)$	$Q(t+1)$	T
0	0	0	X	0	0	0
0	1	1	X	0	1	1
1	0	X	1	1	0	1
1	1	X	0	1	1	0

(b) T 触发器

10-40

导致状态从 0 变为 1。

表 10.7 (b) 是 T 触发器的激励表。从特征表可知，当输入 $T=1$ 时，触发器的状态翻转； $T=0$ 时，触发器的状态保持不变。因此，若触发器状态保持不变，条件是 $T=0$ 。若触发器发生翻转，条件是 T 必须等于 1。

下面说明如何利用激励表，用 JK 触发器设计时序电路。为了说明这个过程，我们以设计表 10.8 的时序电路为例。除了有现态列之外，输入和次态如一般的状态表，表中也给出了触发器输入的条件，从中可以得到输入方程。这些触发器的输入是由从触发器的状态表和激励表一起获得的。例如，在表 10.8 的第一行，触发器 A 发生从现态 0 到次态 0 的转移。从表 10.7 的 JK 触发器激励表可知，状态从现态 0 变为次态 0 的条件是输入 J 为 0，输入 K 任意。因此，0 和 X 写在了 J_A 和 K_A 的下方第一行。由于第一行中的触发器 B 从现态 0 变为次态 0，因此，0 和 X 也写在了 J_B 和 K_B 的下方第一行。表中的第二行是触发器 B 从现态 0 变为次态 1，从激励表可知，0 变为 1 的条件是 J 为 1 和 K 任意。因此，1 和 X 写在 J_A 和 K_A 的下方第二行。表中的每一行都遵循这样的步骤，对照触发器的状态转移情况，从激励表获得输入条件，填入相应位置。

表 10.8 状态表和 JK 触发器的输入

电路状态表			触发器的输入条件					
现 态		输 入	次 态		触发器输入			
A	B	x	A	B	J_A	K_A	J_B	K_B
0	0	0	0	0	0	X	0	X
0	0	1	0	1	0	X	1	X
0	1	0	1	0	1	X	X	1
0	1	1	0	1	0	X	X	0
1	0	0	1	0	X	0	0	X
1	0	1	1	1	X	0	1	X
1	1	0	1	1	X	0	X	0
1	1	1	0	0	X	1	X	1

表 10.8 把输入方程表示成现态 A 和 B 以及输入 x 的函数。输入方程可以用卡诺图进行函数化简。在化简过程中，次态值并不使用，但能从中体会使用 JK 触发器设计时序电路的优点。因为有如此多的任意态，任意态有助于产生简单的表达式，因此，输入方程对应的组合电路可能非常简单。

两个 JK 触发器对应的 4 个输入方程如下：

$$\begin{aligned}
 J_A &= Bx' & K_A &= Bx \\
 J_B &= x & K_B &= (A \oplus x)'
 \end{aligned}$$

设计得到的时序电路逻辑图如下图 10.48 所示。




图 10.48 用 JK 触发器构成的时序电路逻辑图

使用 T 触发器进行设计

采用 T 触发器的设计过程可以从二进制计数器构成的角度来解释。一个 n 位的二进制计数器由 n 个触发器组成，计数值从 0 到 2^n-1 。三位二进制计数器的状态图如下图 10.49 所示。




图 10.49 三位二进制计数器的状态图

从图中每个圆圈内的二进制状态可见，触发器输出重复二进制计数序列，从 111 再返回到 000。两个圆圈之间的有向连线没有被标注输入和输出值，这点与其他的状态图不一样。记住：同步时序电路的状态转移发生在时钟的边沿，如果没有有效时钟信号，触发器仍旧保持状态不变。因此，没有在状态图或者状态表中作为输入信号直接标注出时钟来。这里，输入只有时钟信号，输出由触发器的状态提供。计数器次态完全取决于现态，只要时钟边沿到来，状态就会发生转移。

表 10.9 是三位二进制计数器的状态表。三个触发器用符号 A_2 、 A_1 和 A_0 表示。

考虑到它们的翻转特性，二进制计数器电路使用 T 触发器来构成。触发器的激励信号 T 可以通过观察 T 触发器激励表得出。例如，对于触发器输入行 001，现态是 001，

次态是 010。比较这两个数值，可以看出， A_2 从 0 到 0，也就是说当时钟边沿到来时，触发器 A_2 状态不变，因此 T_{A2} 填 0； A_1 从 0 到 1，触发器在下一个时钟边沿发生翻转，因此 T_{A1} 填 1，类似地， A_0 从 1 到 0，说明也发生翻转， T_{A0} 填 1。由于最后一行现态 111 的次态是第一行计数值 000，所有的 1 都变为 0，说明三个触发器都发生翻转，因此对应的触发器输入都为 1。

表 10.9 三位二进制计数器的状态表及 T 触发器输入条件

现 态			次 态			触发器输入		
A_2	A_1	A_0	A_2	A_1	A_0	T_{A2}	T_{A1}	T_{A0}
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	1	1
1	1	1	0	0	0	1	1	1

触发器的输入方程可用卡诺图进行简化, T_{40} 的 8 个最小项都为 1, 计数器的最低有效位在每个时钟到来时都发生翻转。一个函数表达式如果包括了全部的最小项, 那么该函数恒等于 1。化简后的输入方程为:

$$T_{A2} = A_1 A_0$$

$$T_{A1} = A_0$$

$$T_{A0} = 1$$

把这些函数与触发器合在一起，就可以得到计数器的逻辑图，如下图 10.50 所示。




图 10.50 用 T 触发器设计的三位二进制计数器电路逻辑图

第六节 寄存器和计数器设计

10.6.1 寄存器设计

钟控时序电路由一组触发器和组合电路组成。触发器是必需的，因为没有它们，电路就变成了单纯的组合电路。凡是包含触发器的电路，即使没有组合电路部分，也认为是时序电路。常用的时序电路按功能分类有两种，分别是寄存器和计数器。

寄存器由一组触发器构成，而每个触发器能够存储一位信息。 n 位的寄存器包含 n 个触发器，能够存储 n 位的二进制信息。除了触发器，寄存器还可能含有组合电路，主要用于执行数据处理任务。从广义上说，寄存器包括一组触发器和能够影响状态转换的门电路。触发器保存二进制信息，门电路决定信息以何种方式传送给寄存器。

计数器从本质上说也是寄存器，不过它是在预先设定好的状态序列中转移。计数器中门电路的连接方式是为了产生这种状态序列。尽管计数器是寄存器的一种特殊形式，然而通常还是以不同的名称来加以区分。

电路中实际使用的寄存器类型有很多种。最简单的寄存器只包含触发器，没有任何组合门电路。如下图 10.51 所示就是这样的一种寄存器，它由 4 个 D 触发器构成，共用时钟输入端。在每个时钟脉冲的上升沿，所有触发器都被触发，4 位二进制数被传送给 4 位寄存器，时钟边沿之前的 (I_3, I_2, I_1, I_0) 值决定了时钟边沿之后的 (A_3, A_2, A_1, A_0) 值。4 个输出可以在任何时刻被采样，以获得存储在寄存器中的二进制信息。复位输入 ($Clear_b$) 连到了 4 个触发器的复位输入端，都是低电平有效。当该输入为 0 时，所有触发器被异步复位。该输入端能够在时钟工作之前将寄存器复位到 0，这一点在实际中非常有用。正常工作时，输入端 $Clear_b$ 必须保持在高电平。注意，在触发器操作中，一般使用 $Clear$ ， $Clear_b$ 或 $Reset$ ， $Reset_b$ 等将寄存器复位到全 0 状态。

带并行预置端的寄存器

带并行预置端的寄存器是数字系统中经常使用的基本模块之一。同步数字系统有一个主时钟发生器，它能连续产生时钟脉冲，时钟作用于系统中所有的触发器和寄存器。主时钟相当于泵，可对系统中所有部件产生经常性的冲刷。外部控制信号决定每一个时钟脉冲到来时的寄存器功能。将信息传送给寄存器的操作称为寄存器预置。在共用的时钟脉冲到来时，如果寄存器的所有输入数据都被同时预置进了寄存器，则这种预置是并行预置。如图 10.51 所示的寄存器，当时钟边沿加到输入端 $Clock$ 上时，所有四个输入数据并行预置进寄存器中。对于这种电路结构，如果寄存器的内容不需要更新，就要禁止时钟信号有效，最简单的方法是采用带使能端的逻辑门对时钟信号进行控制。然而，在时钟通路中插入逻辑门，意味着与时钟脉冲发生逻辑运算，会导致主时钟和触发器时钟之间产生不对称延时。为了使系统完全同步，必须保证系统中的所有时钟同时到达触发器的触发端，对时钟进行逻辑运算引入了延时，会使系统失去同步。因此，建议当需要控制寄存器工作时，尽量通过输入端 D 来控制，而不是控制触发器的时钟输入端 C 。




图 10.51 带异步复位端的 4 位寄存器

如下图 10.52 所示是一个带并行预置端的四位寄存器，其输出直接送给门电路，然后再反馈回触发器的输入端 D 。增加的门实现了一个两路 MUX 复用，它们可以通过数据总线或寄存器的输出驱动寄存器的输入。寄存器的预置端决定了时钟脉冲到来时的电路功能。当预置端为 1 时，四个输入端的数据在时钟下一个上升沿到来时进入到寄存器中；当预置端为 0 时，触发器的输出直接连到了各自的输入端 D 。从输出反馈到输入是必要的，因为 D 触发器没有“不变”的条件。当时钟有效边沿到来时，触发器的次态等于输入端 D 的值，次态等于现态，使触发器状态保持不变（即每一个时钟脉冲到来输出循环到输入）。时钟脉冲一直加在 C 输入端，预置端决定寄存器功能是预置还是保持不变，4 个触发器的预置操作发生在同一个时钟有效边沿。

10.6.2 移位寄存器

能够对信息进行单向或双向移位操作的寄存器称为移位寄存器。移位寄存器的逻辑结构包括一串级联起来的触发器，每个触发器输出连接到下一个触发器的输入端，所有触发器共用时钟脉冲。当时钟有效边沿到来时，信息从前一个触发器移位到下一个触发器中。

最简单的移位寄存器只使用触发器，如下图 10.53 所示。将触发器的输出连到右边触发器的输入端 D ，移位是单向的（由左向右），每一个时钟脉冲到来时，寄存器内容会一位一位地向右移，最右边的触发器产生串行输出。有时候也有必要控制这种移位，

使得只在某些脉冲到来时发生移位，对另一些脉冲不发生移位，这就需要阻止这些脉冲到达寄存器的时钟输入端。高速电路中优先选择的是抑制时钟动作，而不是门控时钟信号。




图 10.52 带并行预置端的 4 位寄存器

后面我们将了解到，移位操作可以通过触发器的输入端 D 来加以控制，而不使用时钟输入端。然而，如果利用图 10.53 所示的移位寄存器执行移位操作，控制移位的方法则只能是将时钟输入与控制移位的输入信号相与后接到触发器的时钟端上。注意，这里是简化示意图，图中复位信号未标出，但实际中一定要使用复位信号。




图 10.53 四位串行移位寄存器

下面通过串行传输和串行加法两个例子说明串行移位寄存器的应用。

串行传输

如果数字系统的数据路径每次只传送一位信息，则称它工作在串行方式下，信息从源寄存器移位到目的寄存器中。如果是并行传输，信息的传送是同时进行的。信息从寄

寄存器 A 到寄存器 B 的串行发送可以采用移位寄存器来完成，如图 10.54 (a) 所示。寄存器 A 的串行输出 (SO) 连到了寄存器 B 的串行输入 (SI)。为防止源寄存器中存储的信息发生丢失，将寄存器 A 的串行输出连接回串行输入，构成反馈。除非传送给第三个移位寄存器，否则，寄存器 B 的数据从它的串行输出端移出且被丢掉。移位控制输入端决定移位的时机和移位的次数，可以使用与门实现这种功能。只有当移位控制端有效时，与门才允许时钟通过到达触发器的时钟端，否则时钟被阻止。(这种做法可能会有问题，因为它可能会影响电路的时钟路径，正如前面所讨论的。)

假设图 10.54 中的移位寄存器 A 和 B 都是四位，各个输入端信号见图 10.54 (b) 所示的时序图。移位控制端信号与时钟同步，恰好在时钟下降沿之后电平发生改变，当移位控制端有效时，四个时钟脉冲信号 T_1 、 T_2 、 T_3 和 T_4 ；顺利通过与门到达寄存器 A 和 B ，每个时钟上升沿到来时，两个寄存器都会移位一次，第四个时钟过后，移位控制信号变为 0，移位寄存器不工作。假设在移位前 A 的数据是 1011， B 是 0010。从 A 到 B 的串行传输分四步，如表 10.10 所示。与第一个脉冲 T_1 相对应， A 的最右边的位将移位给 B 的最左边的位，同时通过反馈传送回 A 的最左边位。 A 和 B 的所有位都向右移动一个位置，将原先 B 的最右边位丢掉，该位从 0 变为 1。后面的三个脉冲执行同样的操作，每次把 A 和 B 的位置右移一次，移位 4 次之后，移位控制信号变为 0，寄存器 A 和 B 的值都是 1011。这样， A 的数据传送给 B ，而 A 的内容仍旧保持不变。




图 10.54 从寄存器 A 到寄存器 B 的串行传输

表 10.10 串行传输过程举例

定时脉冲	移位寄存器 A	移位寄存器 B
初值	1 0 1 1	0 0 1 0
T_1 后	1 1 0 1	1 0 0 1
T_2 后	1 1 1 0	1 1 0 0
T_3 后	0 1 1 1	0 1 1 0
T_4 后	1 0 1 1	1 0 1 1

串行加法

数字计算机中的运算通常采用快速并行模式。串行运算速度慢，优点是需要的器件少，在 VLSI 中，需要占用的芯片面积小。下面通过分析串行加法器的工作过程来说明串行工作方式。

串行相加的两个二进制数据存储在两个移位寄存器中，全加器用来对每一组的三个位相加，如下图 10.55 所示。全加器的进位输出连接到 D 触发器的输入端 D ， D 触发器的输出 Q 连接到全加器的进位输入端 z ，全加器的和位输出 S 连接到寄存器 A 的串行输入端 SI ，这样可以将每次相加的和传送给寄存器 A 。经过 A 的移位后，与寄存器 B 中的加数相加。寄存器 A 既保存被加数，又保存和位，寄存器 B 的串行输入端接收外部新的数据。

串行加法器的工作过程是：起初，被加数保存在寄存器 A 中，加数保存在寄存器 B 中，进位触发器清零。 A 和 B 的输出 SO 分别送给全加器的 x 和 y ，触发器的输出 Q 提供进位输入给 z ，移位控制端使两个寄存器和进位触发器都工作。这样，当下一个时钟脉冲到来时，两个寄存器都往右移位一次，全加器输出的和位 S 进入到寄存器 A 的最左边，这个过程一直进行下去，直到移位控制信号无效为止。因此，只使用一个全加器就可以完成对到来的数据及前一次相加产生的进位进行相加运算，每次相加后产生的和位传送给寄存器 A 。




图 10.55 串行加法器

注意，寄存器 A 和进位触发器首先要被清零。 A 中数值与来自 B 的第一个数值相加， B 通过移位，将第二个数值串行输出，与寄存器 A 的数值相加。同时，第三个数值串行移位进寄存器 B 。按照这种方法可以完成两位、三位甚至更多位的相加，累加结果存储在寄存器 A 中。

为说明串行运算也可以采用时序电路设计方法来实现，下面使用状态表重新设计串行加法器。首先，假设用两个移位寄存器存储串行相加的二进制数，寄存器的串行输出用 x 和 y 表示，设计的时序电路首先不包括移位寄存器，设计完后再把寄存器插入进去，这样可以得到完整的电路。时序电路有两个输入端 x 和 y ；一个输出 S 表示和位，还有一个输出表示触发器的进位 Q 。电路的状态如表 10.11 所示， Q 的现态也是进位的现态， Q 与输入 x 和 y 一起产生和位 S ， Q 的次态代表了进位输出。注意，除了进位输入是 Q 的现态、进位输出是 Q 的次态之外，状态表的输入部分与全加器的真值表输入部分完全相同。

表 10.11 串行加法器的状态表

现 态	输 入		次 态	输 出	触发器输入	
Q	x	y	Q	S	J_Q	K_Q
0	0	0	0	0	0	X
0	0	1	0	1	0	X
0	1	0	0	1	0	X
0	1	1	1	0	1	X
1	0	0	0	1	X	1
1	0	1	1	0	X	0
1	1	0	1	0	X	0
1	1	1	1	1	X	0

如果用 D 触发器产生 Q ，电路简化结果如图 10.55 所示。假设用 JK 触发器产生 Q 需要确定输入 J 和 K 的数值，此时需要参考激励表（见表 10.7），表 10.11 的最后两列是 JK 触发器的激励表。触发器的输入方程和输出方程用卡诺图化简可以得到：

$$\begin{aligned}
 J_Q &= xy \\
 K_Q &= x'y' = (x + y)' \\
 S &= x \oplus y \oplus Q
 \end{aligned}$$

用 JK 触发器设计的串行加法器的电路图如下图 10.56 所示。电路中有四个门和一个 JK 触发器，图中还包括两个移位寄存器。这是一个完整的串行加法器电路，输出 S 不仅与 x 和 y 有关，还与 Q 的现态有关， Q 的次态与自身的现态及从移位寄存器串行输出的 x 和 y 有关。




图 10.56 串行加法器第二种形式

通用移位寄存器

如果移位寄存器中的触发器输出是可存取的,则移位串行输入的信息也可以从触发器的输出并行取出。如果移位寄存器具有并行预置功能,则并行预置的数据可以通过移位寄存器串行移出。

有些移位寄存器带有并行传输的输入和输出端口,并且同时具有左移和右移的功能。最具代表性的移位寄存器具有以下功能:

1. 清零控制端将寄存器复位到 0。
2. 时钟输入端与操作同步。
3. 右移控制输入端使寄存器具有右移功能,还有与右移有关的串行输入端和输出端。
4. 左移控制端使寄存器具有左移功能,还有与左移有关的串行输入端和输出端。
5. 并行预置端使寄存器具有并行传输功能,还有与并行传输有关的 n 个输入端。
6. n 个并行输出端。
7. 在没有时钟作用时,寄存器中的信息保持不变。

也有一些移位寄存器只具有上述部分功能,但至少应具有移位功能。寄存器只能往一个方向移位就不是双向移位寄存器,只有能在两个方向上移位的寄存器才是双向移位寄存器。如果寄存器既具有双向移位,又具有并行预置功能,则称之为通用移位寄存器。

四位通用移位寄存器电路如下图 10.57 所示。




图 10.57 四位通用移位寄存器

该电路具有上述 7 条的全部功能。电路结构包括四个 D 触发器和四个 4 选 1 数据选择器。四个数据选择器共用两个选择输入端 S_0 和 S_1 ，若 $S_1S_0=00$ 时，每个数据选择器的 0 通道输入被选中；若 $S_1S_0=01$ 时，1 通道输入被选中；另外两种情况与此类似。选择不同的输入信号可以控制寄存器的工作模式，如下表 10.12 所示。当 $S_1S_0=00$ 时，寄存器的现态连到 D 触发器的输入端 D ，此时，每个触发器的输出反馈回各自的输入端，因此状态保持不变；当 $S_1S_0=01$ 时，数据选择器将 1 通道输入送给触发器的输入端 D ，此时的功能是右移，右移串行输入送给触发器 A_3 的数据输入端；当 $S_1S_0=10$ 时，此时的功能是左移，左移串行输入送给触发器 A_0 的数据输入端；最后，当 $S_1S_0=11$ 时，并行输入端的数值在时钟边沿到来时同时传输给寄存器。注意：对于右移操作，数据输入是 MSB_in ，对于左移操作，数据输入是 LSB_in 。 $Clear_b$ 是一个低电平信号，用来将触发器清零。

表 10.12 图 10.57 的寄存器功能表

控制模式		寄存器功能 Q
S_1	S_0	
0	0	保持
0	1	右移
1	0	左移
1	1	并行预置

移位寄存器常用于数字系统的接口：串并-并串转换。例如，假设在两点之间需要传输 n 位的数值，如果距离较远，使用 n 条线并行传输的代价高昂，此时可使用一条线进行串行传输，每次发送一位比较经济。发送端以并行方式从系统获得 n 位的数据，然后送给移位寄存器，在一条公共线上串行传输。接收端将收到的串行传输数据移位进寄存器，当所有 n 位都收到后，接收端的系统可从寄存器的输出并行读出。因此，发送端将数据进行并串转换，而接收端反过来进行串并转换。

10.6.3 行波计数器

寄存器在输入脉冲的作用下，按照一定的状态序列转移，称为计数器。输入脉冲可能是时钟脉冲，也可能是由外部信号源产生的有固定或随机时间间隔的脉冲序列。状态序列可以是按照二进制数值的顺序，也可以是其他状态序列。如果计数值按照自然二进制数值顺序变化，则称之为二进制计数器。 n 位的二进制计数器由 n 个触发器构成，计数值从 0 到 2^n-1 。常用的计数器有两种：行波计数器和同步计数器。在行波计数器中，每个触发器的输出被用作触发其他触发器。换句话说，部分或者全部触发器的时钟输入 C 并没有共用一个时钟脉冲，其触发是由其他触发器的输出提供的。在同步计数器中，所有触发器的时钟输入 C 都连接到相同的时钟端，同步计数器将在稍后介绍，这里以二进制和 BCD 码的行波计数器为例说明它们的工作过程。

二进制行波计数器

二进制行波计数器由一组翻转触发器构成，每个触发器的输出连接到下一个触发器的时钟输入端，第一个触发器接收外部输入的计数脉冲。翻转触发器可以由 JK 触发器转换而来（将 JK 输入连到一起），也可以用 T 触发器转换（ T 输入端接逻辑 1），还可以由 D 触发器转换（将输出反相连接到输入端 D ）。每来一个时钟脉冲，触发器发生翻转。两个四位二进制行波计数器的逻辑图如下图 10.58 所示，图 10.58（a）是由 T 触发器转换成翻转触发器而构成的计数器，而图 10.58（b）则是由 D 触发器构成的计数器。




图 10.58 四位行波二进制计数器

每个触发器的输出依次接到下一个触发器的时钟端，第一个触发器时钟是外部输入计数器脉冲 C ，图 10.58（a）中所有触发器的输入 T 都固定接 1。时钟符号 C 前面的圆圈表示触发器时钟是下降沿有效，当前一个触发器的输出从 1 变为 0 时，会产生下降沿。

下表 10.13 中列出了前 9 个二进制计数。计数值起始值是 0，然后每来一个计数脉

冲加 1，在计数值为 15 后，返回到 0，以后重复这个计数过程。每来一个输入计数脉冲，最低有效位 A_0 翻转一次，每当 A_0 从 1 变到 0 时，信号 A_1 会翻转，每当 A_1 从 1 变到 0 时， A_2 也会翻转，当 A_2 从 1 变为 0 时， A_3 再翻转。

表 10.13 二进制计数序列

A_3	A_2	A_1	A_0
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0


行波计数器的其他触发器工作类似。作为例子，我们来分析计数值从 0011 到 0100 变化时电路的工作情况。 A_0 在计数脉冲到来时发生翻转，由于 A_0 从 1 到 0，它产生的下降沿使 A_1 翻转，结果 A_1 从 1 变为 0， A_1 从 1 变到 0 又触发 A_2 翻转，使 A_2 从 0 变为 1 产生上升沿，不能触发 A_3 。因此，计数值从 0011 到 0100 变化，其实质是触发器状态依次变化得到的，计数值从 0011 到 0010，然后到 0000，最后回到 0100 稳定下来。触发器连续不断地依次变化，信号在计数器中以行波的方式从一级传送到下一级。

反向计数的二进制计数器称为二进制减法计数器。在减法计数器中，每来一个输入计数脉冲，二进制计数值减 1。四位减法计数器的计数值从 15 开始，然后依次经过 14、13、12、...、0，再回到 15。从二进制减法计数器的计数序列中可见，每来一个计数脉冲，最低有效位翻转一次。如果前一位发生从 0 到 1 的变化，后面的位就会发生翻转。因此，二进制减法计数器的逻辑图与图 9.58 基本相同，区别在于前者电路中的触发器是上升沿有效（时钟输入端 C 的圆圈去掉）。如果使用下降沿触发的触发器，每个触发器的时钟输入 C 必须连接到前一个触发器的反相输出。当输出从 0 变到 1 时，反相输出从 1 变到 0，使下一级触发器翻转。

BCD 行波计数器

十进制计数器有 10 个状态，在计数值为 9 之后回到 0。由于一位十进制数至少需用四位二进制数表示，所以十进制计数器也至少需要四个触发器构成，触发器的输出表示一位十进制数。使用 BCD 编码后的状态图如下图 10.59 所示，它与二进制计数器的区别在于 1001（十进制数 9 的编码）之后的状态是 0000（十进制数 0 的编码）。

使用 JK 触发器构成的 BCD 行波计数器如下图 10.60 所示。四个输出用字母 Q 表示，下标代表 BCD 码对应位的权重， Q_1 的输出既连到了 Q_2 ，又连到了 Q_8 的时钟输入端 C 。 Q_2 的输出连到了 Q_4 的时钟输入 C 。输入端 J 和 K 有的直接接高电平信号，有的接其他触发器的输出。



行波计数器是异步时序电路。只有当时钟下降沿到来时,触发器的状态才会发生变化。为说明计数器的工作过程,首先回顾 JK 触发器的功能:在时钟下降沿触发下,若 $J=1$,则触发器置位;若 $K=1$,触发器复位为 0;若 $J=K=1$,触发器发生翻转;若 $J=K=0$,触发器状态保持不变。

为求出 BCD 行波计数器发生状态转移时的输入,有必要首先列出这些状态序列。

如图 10.59 所示，每来一个时钟脉冲， Q_1 的状态变化一次；只要 $Q_8=0$ ，每次 Q_1 从 1 变为 0， Q_2 翻转一次；当 Q_8 为 1 时， Q_2 维持在 0 不变；每次 Q_2 从 1 变为 0， Q_4 翻转一次；只要 Q_2 或者 Q_4 为 0， Q_8 维持在 0 不变；只有当 Q_2 和 Q_4 都为 1，遇 Q_1 从 1 变为 0 时， Q_8 才翻转， Q_8 在 Q_1 的有效边沿被清零。

图 10.60 是一个模十 BCD 计数器，计数值从 0 到 9。为使计数值从 0 到 99，需要使用两个模十计数器，而从 0 到 999 的计数则需要使用三个模十计数器，这些计数器都是将模十 BCD 计数器级联起来实现的。三个模十 BCD 计数器的电路如下图 10.61 所示，第二个和第三个模十计数器的输入来自前一个计数器的输出 Q_8 。当某个模十计数器的 Q_8 从 1 变为 0 时，它将触发下一个计数器，而它自身的计数值从 9 变为 0。




图 10.61 三个模十 BCD 计数器级联实现 3 位十进制计数 (0-999)

10.6.4 同步计数器

同步计数器与行波计数器的不同之处在于，前者的所有触发器共用一个时钟输入信号，共同的时钟将触发所有的触发器；后者触发器时钟不共用，每次只有一个触发器被触发，触发器是否翻转取决于时钟边沿到来时的输入端 T 或者 J 和 K 的取值。如果 $T=0$ 或者 $J=K=0$ ，触发器状态保持不变；如果 $T=1$ 或者 $J=K=1$ ，触发器发生翻转。同步时序电路的设计过程在本章前面已经介绍，图 10.50 是三位二进制计数器的设计结果。本节将通过一些典型的同步计数器来说明其工作原理。

二进制计数器

同步二进制计数器的设计非常简单，不需要按照时序电路设计过程进行设计。在同步二进制计数器中，处于最低有效位的触发器每遇一个时钟脉冲翻转一次，其他位的触发器在其所有低位都等于 1 时，遇时钟脉冲到来时也发生翻转。例如，如果一个四位计数器的现态是 $A_3A_2A_1A_0=0011$ ，下一个计数值将是 0100， A_0 总发生翻转， A_0 的现态为 1， A_1 也发生翻转， A_1A_0 的现态为 11， A_2 将发生翻转，然而，由于 $A_2A_1A_0$ 的现态是 011，不满足全为 1 的条件，所以 A_3 不发生翻转。

同步二进制计数器结构比较有规则，可以由翻转触发器和门来构成。下图 10.62 为四位同步二进制计数器电路，从图中可以看出这种规则：所有触发器的时钟输入共用，计数使能输入端连接到计数器的使能端，如果使能输入为 0，则所有 J 和 K 将都等于 0，计数器的状态保持不变；如果计数器使能输入为 1，第一级触发器的输入 J 和 K 将为 1。再看其他位触发器的情况，如果比它位置低的触发器输出为 1，并且计数器使能输入为

1，则该位置触发器的 J 和 K 也都为 1。电路中的与门用来产生每级触发器的输入 J 和 K 。触发器级数可以扩展，每一级都需要一个附加的触发器和一个与门。




图 10.62 四位同步二进制计数器

注意，所有触发器都是在时钟上升沿触发，这点与行波计数器不同。同步计数器中的触发器可以是上升沿触发，也可以是下降沿触发，所使用的翻转触发器类型可以由 JK 、 T 或带异或门的 D 触发器转换而来。

可逆二进制计数器

同步减法二进制计数器的状态序列与二进制数的顺序相反，从 1111 到 0000，然后回到 1111，这样重复减 1 计数下去。采用常规方法设计减法计数器时，先来观察减法计数状态序列的规律。最低有效位每遇一个时钟脉冲翻转一次，其他位在其所有低位都为 0 时，遇时钟到来时也会翻转。例如，现态 0100 之后的次态是 0011，最低有效位总是翻转，由于第一位为 0，所以第二位也发生翻转，由于第一位和第二位都为 0，所以第三位将发生翻转，由于所有低位并不全为 0，所以第四位不翻转。

减法二进制计数器结构与图 10.62 所示电路大致相同，区别在于：与门的输入信号

不是来自前一个触发器的同相输出，而是触发器的反相输出。

把加法和减法功能集中在一个电路中得到可逆计数器。由 T 触发器构成的可逆二进制计数器如下图 10.63 所示，它有一个控制加法计数的输入端和一个控制减法计数的输入端。当加法计数输入为 1 时，由于输入端 T 来自前一个触发器的输出，电路加法计数；当减法计数输入端为 1，且加法计数输入端为 0 时，由于前一个触发器的反相输出接到输入端 T ，所以电路减法计数。当加法计数输入端和减法计数输入端都为 0 时，计数器状态保持不变。当加法计数输入端和减法计数输入端都为 1 时，电路加法计数，即加法计数输入端比减法计数输入端优先权高。




图 10.63 四位可逆二进制计数器

BCD 计数器

BCD 计数器的计数序列是二进制编码十进制，从 0000 到 1001，然后再回到 0000。由于 9 之后回到 0，BCD 计数器不如二进制计数器的结构那样规则。为导出 BCD 同步计数器电路，有必要按照时序电路的设计步骤进行设计。

BCD 计数器的状态列于表 10.14 中。 T 触发器输入函数可以从现态和次态的关系中得到，输出 y 也列于表中，当现态是 1001 时，输出为 1。因此，对于同一个脉冲，当现态从 1001 变为 0000 时，其输出 y 可以用来控制下一级计数器，使之计数。

表 10.14 BCD 计数器的状态表

现 态				次 态				输 出	触发器输入			
Q_8	Q_4	Q_2	Q_1	Q_8	Q_4	Q_2	Q_1	y	TQ_8	TQ_4	TQ_2	TQ_1
0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	1	0	0	0	0	1	1
0	0	1	0	0	0	1	1	0	0	0	0	1
0	0	1	1	0	1	0	0	0	0	1	1	1
0	1	0	0	0	1	0	1	0	0	0	0	1
0	1	0	1	0	1	1	0	0	0	0	1	1
0	1	1	0	0	1	1	1	0	0	0	0	1
0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	0	0	1	0	0	0	0	1
1	0	0	1	0	0	0	0	1	1	0	0	1

触发器输入方程通过卡诺图化简，未使用的状态对应最小项 10 到 15，可认为是任意态，简化结果为：

$$T_{Q1} = 1$$

$$T_{Q2} = Q_8'Q_1$$

$$T_{Q4} = Q_2Q_1$$

$$T_{Q8} = Q_8Q_1 + Q_4Q_2Q_1$$

$$y = Q_8Q_1$$

该电路包括 4 个 T 触发器、5 个与门和 1 个或门。同步 BCD 计数器可以级联成任意长度的十进制计数器，级联结果示于图 10.61，输出 y 接到下一级计数器的计数使能输入端。

带并行预置的二进制计数器

数字系统中使用的二进制计数器大多数都需具有并行预置功能，这样才能使计数器在开始工作前，为计数器预置初始值。下图 10.64 是一个四位寄存器的逻辑电路图，它有并行预置功能，同时也可用作计数器。预置控制输入端为 1 时，计数器不工作，此时可以将四位输入数据传送给对应的四个触发器。如果预置控制输入和计数控制输入都为 0，时钟脉冲到来也不会使寄存器状态发生变化。

当计数使能端为 1 时，如果所有触发器输出为 1，进位输出也为 1，这也是使下一级触发器发生翻转的条件。进位输出用于计数器扩展，进位输出直接来自所有触发器的输出端，因此计数器速度得到提高，产生的进位延时下降，状态 1111 变为 0000，只时延一个门，而在图 10.62 所示电路中使用的与门串联会有 4 个门的延时。类似地，触发

器直接接收前一级触发器的输出，而不是从与门链中得到输入。




图 10.64 带并行预置的四位二进制计数器

计数器的功能列于下表 10.15。4 个控制输入信号为复位、时钟、预置和计数，它们共同决定了次态。复位信号是异步的，只要为 0，计数器将清零。无论此时时钟脉冲和其他信号如何，表中的符号 X 描述的是这种与其他输入无关的任意态。当计数器用于其他功能时，复位端必须为 1。当预置和计数使能输入端都为 0 时，即使时钟脉冲出现，输出也保持不变。预置输入为 1 时，输入 $I_0 \sim I_3$ 遇时钟上升沿被预置进寄存器，数据预置时与计数使能输入无关。当预置输入有效时，计数输入被阻隔。只有当预置输入为 0 时，计数输入信号才能控制计数器的功能。

表 10.15 图 10.64 中计数器的功能表

清	零	CLK	预	置	计	数	功	能
0	X	X	X	X	复位			
1	↑	1	X		预置			
1	↑	0	1		计数			
1	↑	0	0		保持			

带并行预置功能的计数器可用于产生任意计数序列。下图 10.65 给出了两种由带并行预置计数器构成的 BCD 计数器方法。对于每种方法，计数使能控制为 1，确保时钟能作用于计数器。另外，计数器的预置控制端能使计数器不计数，而复位操作是异步的，与其他输入无关。




图 10.65 由带并行预置的计数器构成 BCD 计数器的两种方法

图 10.65 (a) 中与门的作用是检测状态 1001 是否出现。计数器起初被复位到 0，然后复位输入和计数使能输入都被置为 1，计数器开始计数。只要与门输出为 0，每来一个时钟上升沿，计数器就会加 1。当计数值达到 1001 时， A_0 和 A_3 都为 1，与门的输出也为 1，这时，预置输入有效。因此，在下一个时钟有效边沿，计数器预置。由于四个输入端都连到了逻辑 0，计数器在 1001 后的状态是 0000。因此，电路的计数值从 0000 到 1001，然后回到 0000，符合 BCD 计数器的功能要求。

在图 10.65 (b) 中，与非门用于检测计数值 1010。只要这个计数值产生，寄存器立即复位。由于寄存器变为 0，计数值 1010 没有机会存在很长时间。计数从 1001 到 1010，然后立即回到 0000，输出信号上出现瞬时的毛刺。这种瞬时的毛刺没有用处，因此不推荐使用这种配置方式。如果计数器具有同步复位输入端，可以在计数 1001 出现的下一个时钟，计数器复位到 0。

10.6.5 其他计数器

计数器可以用来产生需要的状态序列。被 N 整除计数器（也称为模 N 计数器）有 N 个状态。工作时，这些状态会周而复始地往复。状态序列可以是二进制计数值，也可以是其他任何序列。计数器用来产生控制数字系统的工作时序，也可用作移位寄存器。这里给出几个非二进制计数器的例子。

有无效状态的计数器

由 n 个触发器构成的电路有 2^n 个状态，这些状态并不都被使用，未使用的状态在状态表中不列出来。为简化输入方程，未使用的状态可认为是任意态，或者分配特定的次态。一旦电路被设计出来，外部干扰可导致电路进入那些不被使用的状态。因此，有

必要保证电路最终进入一个有效的状态，这样才可以正常工作，否则，如果时序电路在无效状态中循环，就没有办法让它进入到预定的状态转移序列。未使用状态的次态可以从设计好的电路分析加以确定。

举例来说，分析表 10.16 确定的计数器，计数器在六个状态序列间循环，触发器 B 和 C 重复二进制计数 00、01、10，触发器 A 每隔三个计数值就在 0 和 1 之间变换一次。计数器的计数序列不是自然的二进制数，有两个状态 011 和 111 没有出现在计数序列中，对应这两个状态转换的 JK 触发器的输入已列于表中，输入 K_B 和 K_C 的取值只能为 1 和 X，因此这些输入总为 1，其他触发器的输入方程通过将最小项 3 和 7 当作任意态来简化，简化结果为：

$$\begin{aligned} J_A &= B & K_A &= B \\ J_B &= C & K_B &= 1 \\ J_C &= B' & K_C &= 1 \end{aligned}$$

表 10.16 计数器的状态表

现 态			次 态			触发器输入					
A	B	C	A	B	C	J_A	K_A	J_B	K_B	J_C	K_C
0	0	0	0	0	1	0	X	0	X	1	X
0	0	1	0	1	0	0	X	1	X	X	1
0	1	0	1	0	0	1	X	X	1	0	X
1	0	0	1	0	1	X	0	0	X	1	X
1	0	1	1	1	0	X	0	1	X	X	1
1	1	0	0	0	0	X	1	X	1	0	X

计数器的逻辑电路如图 10.66 (a) 所示。由于有两个未使用的状态，下面分析它们对电路造成的影响。如果电路因为信号发生错误进入了状态 011，那么电路将在下一个时钟脉冲作用下进入状态 100，这个结果可以由电路图观察到。我们注意到，当 $B=1$ 时，下一个时钟边沿将使 A 反相，对 C 清零；当 $C=1$ 时，遇时钟边沿将 B 反相。采用同样的方式，还可以求出现态 111 的次态是 000。

电路的全状态转换图如图 10.66 (b) 所示。如果电路因为外部干扰进入一个未被使用的状态，而下一个计数脉冲的到来将使它进入一个有效的状态，电路接下来正常计数，这样的计数器是能够自启动的。对于具有自启动特性的计数器，如果电路进入一个未用状态，在经过一个或者几个时钟脉冲之后最终都能到达正常的计数序列。

环形计数器

在数字系统中，控制工作时序的定时信号可以用移位寄存器，或者用计数器加译码器产生。环形计数器是可循环移位的寄存器，在每个特定时刻只有一个触发器被置位，而其他触发器都被复位。唯一的一个 1 从一个触发器移到另一个触发器，这样产生定时信号。下图 10.67 (a) 是一个四位移位寄存器用于环形计数器的例子。寄存器的初始值

是 1000，每来一个时钟，唯一的 1 右移一次，然后从 T_3 移回到 T_0 ，这样循环下去。四个时钟周期中，只有一个触发器输出为 1，产生的 4 个定时信号如图 10.67 (b) 所示。在时钟脉冲的下降沿之后，触发器输出为 1，直到下个时钟脉冲到来前都保持不变。




图 10.66 存在未使用状态的计数器




图 10.67 定时信号产生


上述定时信号也可以用 2 位计数器产生，计数器在 4 个不同状态之间循环。图 10.67 (c) 中的译码器对计数器的 4 个状态进行译码，产生所需要的定时信号序列。

为了产生 2^n 个定时信号，需要由 2^n 个触发器构成的移位寄存器，或者是一个 n 位二进制计数器外加一个 $n-2^n$ 线的译码器。例如，要产生 16 个定时信号，可以用 16 位移位寄存器构成的环形计数器，或者用一个 4 位二进制计数器和一个 4-16 线译码器。第

一种情况需要 16 个触发器，第二种情况需要 4 个触发器和 16 个用于译码的 4 输入与门。还可以将移位寄存器和译码器组合在一起产生定时信号，使用这种方法时，触发器数目少于环形计数器，译码器只需要 2 输入的门，该电路称为约翰逊（Johnson）计数器。

约翰逊计数器

一个 n 位的环形计数器中，唯一的一个 1 在触发器之间移位，可以产生 n 种不同的状态。如果移位寄存器按照扭环形计数器方式连接，则状态的数目加倍。扭环形计数器也是一种循环移位寄存器，不过它是将最后一级触发器的反相输出连到第一级触发器的输入端。下图 10.68（a）所示就是这样的移位寄存器。每输入一个时钟脉冲，移位寄存器向右移位一次，同时触发器 E 的反相输出信号传送给触发器 A 。该扭环形计数器的状态序列从全零开始，一共有 8 个，如图 10.68（b）所示。



(b) 计数序列和需要的译码

图 10.68 约翰逊计数器的结构

通常，一个 n 位的扭环形计数器的状态序列有 $2n$ 个状态，从全 0 开始，每次移位左边增加一个 1，直到寄存器全为 1 为止，在后续的移位操作中，0 从左边插入，直到寄存器又为全 0 为止。

约翰逊计数器是在 n 位扭环形计数器基础上增加 $2n$ 个用于译码的门，这样可以产生 $2n$ 个定时信号。用于译码的门在图 10.68 中没有给出，但可以由表的最后一列确定。8 个与门列于表中，把它们接入其中就会得到完整的约翰逊计数器的电路图。由于每个门只对一个特定的状态序列起作用，因此门的输出为 8 个定时信号。

按照上述方式，对 n 位扭环形计数器的译码可以产生 $2n$ 个定时信号，全 0 状态被译码成最两边触发器反相输出的与，全 1 状态被译码成最两边触发器的同相输出的与，

其他状态译码由序列中相连的 1、0 或 0、1 决定。例如，序列 7 有一个连续的 0、1，对应触发器为 B 和 C ，译码时取 B 的反相和 C 的同相相与，这样结果为 $B'C$ 。

图 10.68 (a) 所示电路有一个缺陷，如果它进入了一个无效状态，将会一直从这个无效状态转移到另一个无效状态，永远无法进入有效状态中。可以通过修改电路以避免这种情况发生。一种办法是不要将触发器 B 的输出连接到触发器 C 的输入端 D ，而是对触发器 C 的输入端添加这样的函数：

$$D_C = (A + C) B$$

这里 D_C 是对应触发器 C 输入端 D 的输入方程。

约翰逊计数器可以用于产生任何个数的定时序列，需要的触发器数目只是定时信号的一半，用于译码的逻辑门电路的个数与定时信号相等，而且只使用 2 输入的逻辑门。

第七节 流水线概念和同步时序原理

10.7.1 流水线

流水线是一种非常普遍的设计技术，经常用来加速数字处理器的数据通路。这个概念可以用下图 10.69 (a) 的例子来解释，该电路的功能是计算 $\log(|a+b|)$ ，这里 a 和 b 都代表数字流（即计算必须针对很大的一组输入值来进行）。为保证正确求值，所需要的最小时钟周期 T 为：

$$T_{\min} = t_{c-q} + t_{pd,logic} + t_{su}$$

这里， t_{c-q} 和 t_{su} 分别为寄存器的传播延时和建立时间。假设寄存器为边沿触发的 D 寄存器。 $t_{pd,logic}$ 代表通过组合电路最坏情形下的延时路径，它由加法器、求绝对值和求对数的电路组成。在通常的系统中（即并不追求最新技术），组合电路的延时一般大大超过与寄存器相关的延时，因此是决定电路性能的主要因素。假设每一个逻辑模块的传播延时相等，那么每个逻辑模块起作用的时间只是时钟周期的 1/3（如果忽略寄存器的延时）。例如，加法器单元只在第一个 1/3 周期期间起作用而在其余的 2/3 周期期间一直闲置（没有进行有用的计算）。

流水线是一项提高资源利用率的技术，它增加了电路的数据处理量。假设我们在逻辑块之间插入寄存器，如图 10.69 (b) 所示。这使得一组输入数据的计算分布在几个时钟周期中，如下表 10.17 所示。数据组 (a_1, b_1) 的计算结果只是在三个时钟周期之后才出现在输出端。此时电路已在执行下一数据 (a_2, b_2) 和 (a_3, b_3) 的部分计算。这一计算过程以一种装配线的形式进行，因此得名流水线。




图 10.69 计算 $\log(|a+b|)$ 的数据通路

表 10.17 流水线计算的例子

时钟周期	加法器	求绝对值	求对数
1	$a_1 + b_1$		
2	$a_2 + b_2$	$ a_1 + b_1 $	
3	$a_3 + b_3$	$ a_2 + b_2 $	$\log(a_1 + b_1)$
4	$a_4 + b_4$	$ a_3 + b_3 $	$\log(a_2 + b_2)$
5	$a_5 + b_5$	$ a_4 + b_4 $	$\log(a_3 + b_3)$

流水线工作的优点可以从考察这一改进电路的最小时钟周期中看得非常清楚。组合电路块分成三个部分，每一部分比原来的总功能具有较小的传播延时，这就有效地减少了最小允许的时钟周期值：

$$T_{\min, \text{pipe}} = t_{c-q} + \max(t_{pd, \text{add}}, t_{pd, \text{abs}}, t_{pd, \text{log}}) + t_{su}$$

假设所有的逻辑块具有近似相等的传播延时，并且寄存器的延时相对于逻辑延时来说很小。在这些假设条件下，流水线电路的性能超过原来电路的三倍（即 $T_{\min, \text{pipe}} = T_{\min} / 3$ ）。这一性能提高的代价相对较小，只是增加两个寄存器和一个等待时间（latency）。这就解释了为什么流水线在实现高性能的数据通路时应用十分普遍。

（注：在这里等待时间定义为数据从输入传送至输出所需要的时钟周期数。在本例中，流水线使等待时间从 1 增加到 3。等待时间的增加一般是可接受的，但如不仔细处理也会引起全局性能的下降。）

10.7.2 同步时序原理

实际上目前设计的绝大部分数字系统都采用周期性的同步信号或时钟。时钟的产生和分布对系统的性能和功耗会产生显著的影响。假设一个正边沿触发系统，其中时钟的上升沿标志着一个时钟周期的开始和结束。在理想情况下，假设从中心分布点到每个寄

寄存器的时钟路径完全均衡，那么在系统不同点处的时钟相位（即相对于参照时间的时钟边沿的位置）也应当完全相同。下图 10.70 表示一个同步流水线数据通路的基本结构，在理想情形中，寄存器 R_1 和寄存器 R_2 的时钟具有相同的周期，并且在完全相同的时刻翻转。




图 10.70 流水线数据通路电路及时序参数

假设已知下列时序电路的时序参数：

- 寄存器的“污染”或最小延时($t_{c-q,cd}$)和最大传播延时(t_{c-q})
- 寄存器的建立时间(t_{su})和维持时间(t_{hold})
- 组合逻辑的污染延时($t_{logic,cd}$)和最大延时(t_{logic})
- 时钟 $CLK1$ 和 $CLK2$ 的上升沿相对于全局参照时钟的位置(分别为 t_{CLK1} 和 t_{CLK2})

在理想情况下， $t_{CLK1} = t_{CLK2}$ ，因此这一时序电路要求的最小时钟周期仅取决于最坏情况的传播延时。时钟周期必须足够长，以便在时钟的下一个上升沿之前数据能够传播通过寄存器 R_1 和组合逻辑并在目标寄存器 R_2 处建立起来（满足建立时间要求），如前面所述，这一约束由以下表达式给出：

$$T > t_{c-q} + t_{logic} + t_{su}$$

与此同时，目标寄存器 R_2 的维持时间必须小于通过逻辑网络的最小传播延时（或者说，通过寄存器 R_1 和组合逻辑网络的最小传播延时必须大于寄存器 R_2 的维持时间要求）：

$$t_{hold} < t_{c-q,cd} + t_{logic,cd}$$

可惜的是，上述分析多少有点简单化，因为时钟永远也不会是理想的。实际上不同的时钟事件既不是理想周期性的也不是完全同步的。由于工艺和环境的变化，时钟信号会在空间和时间上同时发生偏差，这会导致性能下降或电路出错。

10.7.3 时钟不确定性*

时钟偏差（Clock Skew）

集成电路中一个时钟翻转的到达时间在空间上的差别通常称为时钟偏差。在一个 IC 上两点 i 和 j 之间的时钟偏差为 $\delta(i,j) = t_i - t_j$ ，这里 t_i 和 t_j 是该时钟上升沿相对于参照

时钟的位置。考虑图 10.70 中在寄存器 R_1 和 R_2 之间传送数据。

根据布线方向和时钟源的位置，时钟偏差可以有正有负，下图 10.71 显示的是正偏差情况下的时序图。如图所示，在第二个寄存器处时钟上升沿延迟了一个正的 δ 。




图 10.71 研究时钟偏差对性能和功能影响的时序图 ($\delta > 0$ 的情形)

时钟偏差是由于时钟路径的静态不匹配以及时钟在负载上的差异造成的。根据定义，各个周期的偏差是相同的。这就是说，如果在一个周期 $CLK2$ 落后于 $CLK1$ 一个 δ ，那么在下一个周期它也将同样落后 δ 。需要注意的是，时钟偏差并不造成时钟周期的变化，造成的只是相位的偏移。

时钟偏差现象无论对时序系统的性能还是功能都有很大的影响。首先，考虑时钟偏差对性能的影响。从图 10.71 中可以看到，由 R_1 在边沿①处采样的一个新输入 In 将传播通过组合逻辑并被 R_2 在边沿④处采样。如果时钟偏差为正，那么信号由 R_1 传播到 R_2 的可用时间就增加了一个时钟偏差值。组合逻辑的输出必须在 $CLK2$ 上升沿（点④）的一个建立时间之前有效。于是对这一最小时钟周期的约束就可以推导如下：

$$T + \delta \geq t_{c-q} + t_{logic} + t_{su} \quad \text{或} \quad T \geq t_{c-q} + t_{logic} + t_{su} - \delta$$

这一公式表示，时钟偏差实际上具有改善电路性能的可能。也就是说，电路可靠工作所要求的最小时钟周期随时钟偏差的增加而减小！这的确没错，但可惜的是，增加偏差会使电路对竞争情况更加敏感，而这有可能危及整个时序系统的正确工作。

这一点可以用以下的例子来说明：再次假设输入 In 在 $CLK1$ 的上升沿（即边沿①）处被采样进入 R_1 。 R_1 输出端的新数据传播通过组合逻辑并且应当在 $CLK2$ 的边沿④之前有效。然而，如果组合逻辑块的最小延时很小，那么 R_2 的输入就有可能在时钟边沿②之前就改变，导致求值出错。为了避免竞争，必须保证通过寄存器和组合逻辑的最小传播延时足够长，以使 R_2 的输入在边沿②之后的一段维持时间内保持有效（不变）。这一约束可以用公式表示为：

$$\delta + t_{hold} < t_{c-q,cd} + t_{logic,cd}$$

或

$$\delta < t_{c-q,cd} + t_{logic,cd} - t_{hold}$$

下图 10.72 显示的是 $\delta < 0$ 情况下的时序图。这时， $CLK2$ 的上升沿发生在 $CLK1$ 的上升沿之前。 R_1 在 $CLK1$ 的上升沿处采样一个新的输入，该新数据传播通过组合逻辑，并且在 $CLK2$ 的上升沿处（相应于边沿④）被 R_2 采样。正如图 10.72 及上面最小时钟周期约束公式显示的那样，负的时钟偏差对时序系统的性能有负面的影响。然而，假设 $t_{hold} + \delta < 0$ ，则负偏差意味着系统永远不会失误，因为边沿②发生在边沿①之前！




图 10.72 $\delta < 0$ 情况下的时序图（ $CLK2$ 的上升沿早于 $CLK1$ 上升沿到达）

正时钟偏差和负时钟偏差的例子见下图 10.73。





图 10.73 正时钟偏差和负时钟偏差的情形

- $\delta > 0$ — 这相当于时钟布线的方向与数据通过流水线的方向一致[见图 10.73 (a)]。在这种情形下，时钟偏差应严格控制并满足上面最小传播延时和维持时间的约束公式。如果不能满足这一约束，那么无论什么样的时钟周期电路都会出错。就是说，即使降低一个边沿触发电路的时钟频率并不能帮助解决时钟偏差问题！所以在设计时必须满足对维持时间的约束。反之，如前面最小时钟周期约束公式所示，正偏差能够增加电路的数据通过量，即时钟周期可以缩短 δ 。但这一改进的范围是有限的，因为较大的 δ 值很快就会导致违反维持时间约束公式的情况。

- $\delta < 0$ — 当时钟布线与数据方向相反时[见图 10.73 (b)], 时钟偏差为负值并显著提高了抗竞争的能力: 如果维持时间是 0 或负值, 竞争就可以被消除, 因为以上公式可以无条件成立! 由于偏差降低了可用于进行实际计算的时间, 所以时钟周期必须增加一个 $|\delta|$ 。总之, 在与数据相反的方向上布时钟线可以避免出错, 但会降低电路的性能。

遗憾的是, 由于在一般的逻辑电路中数据可以在两个方向上流动(如具有反馈的电路), 所以这种消除竞争的方法并不总能奏效。下图 10.74 显示的是根据数据传送的方向时钟偏差值可正可负。在这些情况下, 设计者必须考虑最坏情况下的时钟偏差。一般来说, 使时钟布线只发生负偏差是不现实的。因此, 设计一个偏差小的时钟网络才是最重要的。



例 10.1 估计传播延时和污染延时

考虑下图 10.75 中的逻辑电路。对给定的最坏情况下的逻辑门延时 t_{gate} , 确定该组合逻辑电路的污染延时和传播延时。也可以假设逻辑门的最大延时和最小延时相等。




图 10.75 用于计算性能的逻辑电路

污染延时很容易求出，它是数据通过 OR_1 和 OR_2 的延时，等于 $2t_{gate}$ 。然而，计算最坏情况下的传播延时却并不那么简单。初看起来最坏情况似乎相应于路径① (path①)，因而延时为 $5 t_{gate}$ 。但当分析数据相关性时会发现路径①根本不会有信号经过，因而路径①称为虚假路径 (*false path*)。如果 $A=1$ ，那么关键路径经过 OR_1 和 OR_2 。如果 $A=0$ 及 $B=0$ ，则关键路径经过 I_1 ， OR_1 和 OR_2 (相应于延时为 $3 t_{gate}$)。对于 $A=0$ 而 $B=1$ 的情况，最长的路径经过 I_1 ， OR_1 ， AND_3 和 OR_2 。换言之，在这一简单 (但有创意) 的电路中，输出甚至与输入 C 和 D 无关 (即这里有冗余)。因此，实际的传播延时为 $4 t_{gate}$ 。如果给定传播延时和污染延时，电路所允许的最小偏差和最大偏差就很容易地计算出来。

注意：由于存在虚假路径，组合逻辑最坏情况的传播延时不能简单地通过相加各个逻辑门的传播延时来计算。关键路径很大程度上取决于电路的拓扑结构以及数据的相关性。

时钟抖动 (Clock Jitter)

时钟抖动是指在芯片的某一个给定点上时钟周期发生暂时的变化，即时钟周期在每个不同的周期上可以缩短或加长。时钟抖动是严格衡量时钟暂时不确定性的一项指标，并且经常针对某给定点进行说明。抖动可以用许多方法来衡量和表征，它是一个平均值为零的随机变量。绝对抖动 (t_{jitter}) 是指在某一给定位置处的一个时钟边沿相对于理想的周期性参照时钟边沿在最坏情形下的变化 (绝对值)。周期至周期抖动 (T_{jitter}) 一般是指单个时钟周期相对于理想参照时钟的时变 (time-varying) 偏离。对于一个给定的空间位置 i ， $T_{jitter}(n) = t_{clk,n+1} - t_{clk,n} - T_{CLK}$ ，这里， $t_{clk,n+1}$ 和 $t_{clk,n}$ 分别代表第 $n+1$ 个和第 n 个时钟边沿到达节点 i 的时间，而 T_{CLK} 则是名义时钟周期。在最坏情况下，周期至周期抖动的值等于绝对抖动的 2 倍 ($2 t_{jitter}$)。

抖动直接影响时序系统的性能。图 10.76 显示了一个名义时钟周期以及周期的变化。




图 10.76 研究时钟抖动对性能的影响的电路

在理想情况下，时钟周期起始于边沿②而结束于边沿⑤，其名义时钟周期为 T_{CLK} 。然而，最坏情况发生在当前时钟周期的上升沿因抖动而延后（边沿③），而下一个时钟周期的上升沿又因抖动而提前（边沿④）。结果，在最坏情况下可用来完成操作的总时间减少了 $2t_{jitter}$ ，这可由下式得出：

$$T_{CLK} - 2t_{jitter} \geq t_{c-q} + t_{logic} + t_{su} \quad \text{或} \quad T \geq t_{c-q} + t_{logic} + t_{su} - \delta + 2t_{jitter}$$

上式说明，抖动直接降低了一个时序电路的性能。如果性能是一个考虑因素，那么重要的是严格保证抖动在限定的范围之内。

偏差和抖动的共同影响

下面讨论通常的边沿触发时钟的偏差和抖动的共同影响。考虑下图 10.77 的时序电路。




图 10.77 研究偏差与抖动对边沿触发系统影响的时序电路（正时钟偏差）

假设由于时钟分布的原因，两个寄存器上的时钟信号之间存在一个静态偏差 δ （假设 $\delta > 0$ ）。而且，两个时钟都有抖动 t_{jitter} 。为了确定对最小时钟周期的限制，需要先看一下完成所要求的计算可用的最小时间是多少。最坏情况发生在 $CLK1$ 的当前时钟周期的上升沿推迟出现（边沿③）而 $CLK2$ 的下一个时钟周期的上升沿提前出现（边沿⑩）时。由此得到了下列约束条件：

$$T_{CLK} + \delta - 2t_{jitter} \geq t_{c-q} + t_{logic} + t_{su}$$

或

$$T_{CLK} \geq t_{c-q} + t_{logic} + t_{su} - \delta + 2t_{jitter}$$

这一公式表明，正偏差（ $\delta > 0$ ）可以带来性能上的好处，而抖动总是对最小时钟周期有负面影响。

为了推导最小延时约束的公式，考虑 $CLK1$ 周期的上升沿提前到达（边沿①），而

CLK2 当前周期的上升沿推迟到达（边沿⑥）的情形。边沿①和边沿⑥之间的间隔时间应当小于经过整个电路的最小延时。由此得到：

$$\delta + t_{\text{hold}} + 2t_{\text{jitter}} < t_{\text{c-q,cd}} + t_{\text{logic,cd}}$$

或

$$\delta < t_{\text{c-q,cd}} + t_{\text{logic,cd}} - t_{\text{hold}} - 2t_{\text{jitter}}$$

这一关系表明两个信号的抖动降低了可接受的时钟偏差值。

（不过需要注意：这一分析完全是针对最坏情形，它假设在源端与终端节点上的抖动值是独立的统计变量。实际上，涉及到维持时间分析的时钟边沿是由同一个时钟边沿推导出来的，因此它们在统计学上相关。当考虑这一相关性时会显著降低对时序的约束条件。）

下面考虑负偏差（ $\delta < 0$ ）的情况，如下图 10.78 所示。假设 $|\delta| > t_{\text{jitter}}$ 。可以证明最坏情形下的时序与前面所分析的情况完全一致，只是 δ 为负值。因此负偏差会降低性能。




图 10.78 具有负时钟偏差（ δ ）的时序电路（假设偏差大于抖动）

10.7.4 偏差和抖动的来源*

一个理想的时钟定义为同时触发芯片上各种存储元件的周期性信号。然而由于制造工艺和环境变化的不同，时钟并不那么理想。为了说明偏差和抖动的来源，考虑一个简化的典型时钟产生和分布网络，如图 10.79 所示。一个高频时钟可以由片外提供，也可以在片上产生。时钟从中心点出发，利用多条匹配路径向低层的时序元件分布，图中显示了两条路径。时钟路径包括导线以及相关的分布缓冲器，用以驱动互连线和负载。实现时钟分布时应当了解的关键点是经过时钟分布路径的绝对延时并不重要，重要的是它们到达每一条路径末端寄存器处的相对时间。只要所有的时钟同时到达芯片上所有的寄存器，那么时钟信号经过多个周期从中心分配点到达低层的寄存器是完全可以接受的。




图 10.79 同步时钟分布中的偏差和抖动的来源

有许多原因使这两条并行路径不能有完全相同的延时。时钟不确定性的来源可以按几种方式来分类。首先，出错可以分为两类：系统错误和随机错误。系统错误名义上在不同的芯片之间是完全一样的并且是可以预见的（如每条时钟路径上的总负载电容不同）。从理论上讲，只要有足够好的模型和模拟工具，这类错误可以在设计阶段进行模拟并予以纠正。简言之，系统错误可以通过测试一组芯片发现，然后通过调整设计来进行弥补。而随机错误是由于制造中的变化产生的，所以很难模拟和消除（例如掺杂变化引起阈值变化）。

时钟不一致（未对准）也可以分为静态的和时变的。例如，一个芯片上的温度梯度会在毫秒大小的时间上发生变化。虽然一个经一次校准的时钟网络易受由温度梯度变化引起的时变失配（时钟不一致）的影响。但热的变化对于一个带宽为几兆赫兹的反馈电路来说却还是显得相当稳定。另一个例子就是电源噪声。时钟网络是芯片上最大的信号网络，因此时钟驱动器的同时翻转会在电源上引起噪声。但这一高速的影响并不会引起时变失配，因为它对每个时钟周期都相同，并且以相同的方式影响每个时钟上升沿。当然这一电源上的毛刺（*glitch*）如果在芯片各处不相同则仍然会引起静态失配。下面分别讨论图 10.79 中所示的偏差和抖动的各种来源。

时钟信号的产生（1）

时钟信号的产生本身就会引起抖动。一个典型的片上时钟发生器以一个低频参照时钟信号为输入产生一个处理器所需要的高频全局参照信号。这样一个发生器的核心是一个电压控制振荡器（voltage-controlled oscillator, VCO）。这是一个模拟电路，它对器件的本征噪声和电源电压的变化很敏感。它的主要问题是来自周围数字电路的噪声通过衬底的耦合。这在现代制造工艺中更是一个问题，因为这些工艺采用在重掺杂衬底上的轻掺杂外延层（以防止门锁），这会使衬底噪声在芯片上传递一段很长的距离。这些噪声源会引起时钟信号的暂时改变，且不过滤地通过时钟驱动器传播到触发器，从而引起周期至周期的时钟周期变化。

器件制造中的偏差（2）

分布在电路中的缓冲器是整个时钟分布网络的一部分。它们必须同时驱动寄存器负载以及全局和本地互连线。在多条时钟路径上缓冲器器件的匹配对于减小时序的不确定性非常关键。遗憾的是，由于工艺的偏差，使在不同路径上缓冲器的器件参数也不尽相同，从而引起静态时钟偏差。偏差有许多来源，例如氧化层的变化（影响到增益和阈值）、掺杂的变化以及横向尺寸（长和宽）的变化。掺杂的变化会影响结深和掺杂的分布形态，从而造成器件电气参数（如器件的阈值和寄生电容）的变化。

多晶硅的走向对器件参数也有一定影响。因此使整个芯片上时钟驱动器保持同一取向非常关键。多晶硅关键尺寸的变化影响特别大，因为它直接影响 MOS 晶体管的沟道长度，从而影响驱动电流和开关特性。时钟在空间上的变化包括圆片级（即圆片上不同芯片之间）的变化和芯片级（即同一芯片内不同位置）的变化。这些变化至少有一部分属于系统级的，因此可以进行模拟和弥补。然而随机变化最终限制了时钟的匹配（一致性）以及可以达到的最小时钟偏差。

互连偏差 (3)

互连线垂直（厚度）和横向（宽度）尺度的偏差造成芯片上互连线电容和电阻的不同。由于这些差别是静态的，所以会造成不同路径间的时钟偏差。互连线偏差的一个重要来源是层间电介质（Inter-layer Dielectric, ILD）厚度的不均。例如，在形成铝互连线时二氧化硅层夹在互连图形的金属层之间，氧化物淀积在已形成图形的金属层上时，一般都会留下一些台阶高度或表面形貌。化学机械抛光（chemical-mechanical-polishing, CMP）用来“平整”表面并除去淀积和刻蚀所造成的形貌，虽然在特定范围内（即在一条单独的金属线上）CMP 能够达到很高的平整度，但从整个芯片范围上来讲平整度就很有限了，这主要是由于抛光速度有所不同，而抛光速度又与电路版图的密度以及图形的影响有关。如图 10.80 显示了这一影响在空间密度较低的区域抛光速度较高，因而使电介质的厚度较小，电容较大。




图 10.80 层间电介质(ILD)厚度因空间密度而改变

确定并控制这些变化对半导体工艺的发展和制造至关重要。在开发根据空间密度估计 ILD 厚度变化的解析模型方面已经有了显著的进展。由于这部分经常可以根据版图来预测，所以实际上有可能在设计阶段就对这一系统性的偏差部分予以纠正（例如通过适当增加延时或通过加入“虚设填料”而使密度一致）。

互连线的其他变化包括导线宽度和线间距离的变化，这与光刻和刻蚀过程有关。在多层金属结构的较低金属层上，光刻的影响比较重要；而在较高的金属层上，依赖于线宽和版图的刻蚀影响起主要作用。线宽是一个关键参数，因为它直接影响导线的电阻，而线间距离则影响线间电容。近来的处理器采用铜互连线，由于 CMP 形成凹坑和磨损的作用，铜线的厚度也表现出与图形密切相关。

环境变化(4 和 5)

环境变化可能是引起时钟偏差和抖动的最重要因素，环境变化的两个主要来源是温度和电源。芯片上的温度梯度起因于芯片上各处的功耗不同，随着时钟门控选通（clock gating）的出现温度差异已成为一个重要问题，因为时钟门控选通使芯片上的某些部分不工作，而其余部分则满负荷工作。近年来时钟门控选通作为使不工作模块功耗最小的一种方法已变得越来越普遍，关断部分芯片时钟会导致温度有很大差别。由于器件参数（如阈值和迁移率）与温度密切相关，所以一个时钟分布网络中不同路径上的缓冲器延时可以有很大的不同。更重要的是，这部分差别是时变的，因为温度随电路的逻辑活动而改变。因此仅模拟最差温度情形下的时钟网络是不够的，温度差别最大的情况也必须进行模拟。一个有趣的问题是温度差异是否对时钟偏差或抖动起作用。显然，温度差异随时间而变化，但这些变化很慢（一般温度变化的时间常数在毫秒的范围内）。因此通常把温度差异看做是引起时钟偏差的原因，并且把它作为最坏情况的条件来使用。幸运的是，利用反馈电路可以校准温度影响并对它进行补偿。

另一方面，供电变化则是时钟分布网络中抖动的主要原因。经过缓冲器的延时与电源电压密切相关，因为它直接影响晶体管的驱动能力。与温度一样，电源电压对开关的活动性也非常敏感，因此不同路径上缓冲器的延时会有很大的不同。电源电压的变化可以分为慢的（或称静态的）变化和高频率的变化。静态电源电压变化可以来自从不同模块汲取固定电流，而高频率的变化则是由于开关活动的起伏引起电源网络上瞬时的 IR 压降造成的。电感对电源电压的影响也是一个重要因素，因为它会引起电压的波动。同样，时钟门控选通使这一问题变得更加严重，因为逻辑在闲置与工作状态间的切换会造成电源供电电流的重大变化。由于供电电压可以快速变化，使时钟信号周期也在各个不同的周期上变化，从而造成了抖动。两个不同时钟点的抖动有可能相关也可能不相关，这取决于供电网络的结构和切换方式的分布形态。遗憾的是，高频率的供电变化即便采用反馈技术也很难补偿。因此，电源噪声基本上限制了时钟网络的性能。为了减少供电变化，高性能的设计都在主要时钟驱动器的周围加上耦合电容。

电容耦合（6 和 7）

电容负载的变化也会影响到时序的不确定性。电容负载变化有两个主要来源：时钟

线与相邻信号线之间的耦合，以及栅电容的变化。时钟网络同时包括互连线电容和锁存器及寄存器的栅电容。时钟线与相邻信号之间的任何耦合都会引起时序的不确定性。由于相邻信号可以在任意时间向任意方向变化，所以与时钟网络的确切耦合在不同的时钟周期是不固定的，因而造成了抖动。时钟不确定性的另一个主要来源是所连时序元件栅电容的变化。负载电容是高度非线性的并取决于所加的电压。对于许多锁存器和寄存器来说，时钟负载与锁存器/寄存器的当前状态（即存储于电路内部节点上的值）以及下一个状态有关。这就造成了通过时钟缓冲器的延时在不同的周期不一样，这也会造成抖动。下面通过一个例子来说明这种原因造成的抖动。

例 10.2 与数据有关的抖动

考虑下图 10.81 的电路，图中一个最小尺寸的局部时钟缓冲器驱动一个寄存器（实际上每个时钟缓冲器通常要驱动四个寄存器，但这里只显示了一个）。模拟显示了 CKb ，即第一个反相器输出的四种可能的变化（ $0 \rightarrow 0$ ， $0 \rightarrow 1$ ， $1 \rightarrow 0$ ， $1 \rightarrow 1$ ）。它说明了因电容与数据有关而引起的时钟抖动。一般来说，解决这一问题的惟一方法是采用负载变化与数据关系不大的寄存器。




图 10.81 传输门寄存器中与数据相关的时钟负载对时钟抖动的影响