

第七章 高速 CMOS 逻辑电路设计

MOSFET 的沟道宽度 W 确定了它的宽长比 (W/L)，这是决定逻辑电路电气特性的关键参数。在 VLSI 中，是否达到系统要求的时序目标与逻辑电路的开关速度有着紧密的联系。如果电路不能满足时序要求，则可能需要调整逻辑。

本章研究高速系统设计及选择晶体管尺寸的技术，这些方法无论对单元库的建设还是对全定制设计都十分有用。

第一节 驱动大电容负载设计

高速设计的许多要点可以通过对反相器电路延时特性的研究来获得。这些分析为几种熟知的设计技术奠定了基础，它们可以推广用于任意逻辑门。

在上一章中我们分析了单个反相器尺寸对性能的影响。在该分析中，我们假设一个对称反相器，即它的 NMOS 和 PMOS 尺寸使上升和下降延时相同。并将反相器的负载电容分为本征和外部两个部分，即 $C_L = C_{int} + C_{ext}$ 。 C_{int} 代表反相器的自载即本征输出电容，它与 NMOS 和 PMOS 管的扩散电容以及栅漏覆盖（密勒）电容有关。 C_{ext} 是外部负载电容，它来自扇出和导线电容。一个尺寸系数为 S 的反相器（以一个最小尺寸的反相器为参考），其本征电容为 $C_{int} = SC_{iref}$ (C_{iref} 为参考反相器的本征电容)，其传播延时可以表示为：

$$t_p = t_{p0} (1 + C_{ext}/C_{int}) = t_{p0} (1 + C_{ext}/(SC_{iref})) \quad (7.1)$$

其中， t_{p0} 为反相器的本征延时，与门的尺寸无关，而只取决于工艺及反相器的版图，增加 S 可以使传播延时减小。

7.1.1 反相器链的设计

确定反相器链的尺寸

虽然加大反相器的尺寸可以减小它的延时，但这也加大了它的输入电容。如孤立地确定门的尺寸而不考虑它对前级门延时的影响，则纯粹是一种脱离实际的研究。由此一个比较相关的问题是当一个门处在实际环境中时如何确定它的最优尺寸。一个简单的反相器链则是最好的研究起点。

为了决定输入的负载效应，必须建立起反相器的输入栅电容 C_g 与本征输出电容 C_{int} 之间的关系。这两个电容均正比于门的尺寸。因此，下列关系成立而与门的尺寸无关：

$$C_{int} = \gamma C_g \quad (7.2)$$

式中 γ 是比例系数，它只与工艺有关，并且对于大多数的亚微米工艺接近于 1。重新写出公式 (7.1)，我们得到：

$$t_p = t_{p0} (1 + C_{ext}/(\gamma C_g)) = t_{p0} (1 + f/\gamma) \quad (7.3)$$

其中， $f = C_{ext}/C_g$ 。上式表明，反相器的延时只取决于它的外部负载电容与输入电容间的比值，这一比值称为等效扇出 f 。

考虑图 7.1 的反相器链电路。我们的目的是要使通过反相器链的延时最小，其中第一个反相器（通常为最小尺寸的门）的输入电容为 C_{g1} ，而反相器链末端为一个固定的负载电容 C_L 。




图 7.1 由 N 个反相器组成的具有固定输入和输出电容的反相器链

反相器链中第 j 级反相器的延时可表示为：

$$t_{p,j} = t_{p0} \left(1 + \frac{C_{g,j+1}}{\gamma C_{g,j}} \right) = t_{p0} \left(1 + \frac{f_j}{\gamma} \right) \quad (7.4)$$

因此，可以推导出反相器链的总延时为：

$$t_p = \sum_{j=1}^N t_{p,j} = t_{p0} \sum_{j=1}^N \left(1 + \frac{C_{g,j+1}}{\gamma C_{g,j}} \right), \text{ 其中 } C_{g,N+1} = C_L \quad (7.5)$$

这个方程含有 $N-1$ 个未知数，即 $C_{g,2}, C_{g,3}, \dots, C_{g,N}$ 。通过求 $N-1$ 次偏微分并令它们都等于 0，即 $\partial t_p / \partial C_{g,j} = 0$ ，可以求得最小延时。由此得到了一组约束条件：

$$C_{g,j+1} / C_{g,j} = C_{g,j} / C_{g,j-1} \quad \text{其中 } (j = 2 \dots N) \quad (7.6)$$

换言之，每一个反相器的最优尺寸是与它相邻的前后两个反相器尺寸的几何平均数：

$$C_{g,j} = \sqrt{C_{g,j-1} C_{g,j+1}} \quad (7.7)$$

这意味着每个反相器的尺寸都相对于它前面反相器的尺寸放大相同的倍数 f ，即每个反相器都具有相同的等效扇出 ($f_j = f$)，因而也就具有相同的延时。当 $C_{g,1}$ 和 C_L 给定时，我们可以推导出尺寸系数为：

$$f = \sqrt[N]{C_L / C_{g,1}} = \sqrt[N]{F} \quad (7.8)$$

以及通过该反相器链的最小延时：

$$t_p = N t_{p0} (1 + \sqrt[N]{F} / \gamma) \quad (7.9)$$

式中, F 代表该电路的总等效扇出, 它等于 $C_L/C_{g,1}$ 。注意 t_p 和 F 之间的关系是如何与反相器链的级数密切相关的。正如可以预见到的, 当只存在一级时, 这是一个线性关系, 加入第二级将使它变为平方根关系, 依次类推。现在明显的问题是对于给定的 F 值如何选定级数使延时最短。

反相器链的级数设计


从对公式 (7.9) 的求值中可以看出对于给定的 $F (=f^N)$ 在选择级数时需要综合考虑。当级数 N 太大时, 公式的第一部分 (它代表了反相器级的本征延时) 将占主导地位。而如果级数太少, 则每一级的等效扇出变大, 使公式的第二部分占主导地位。通过求最小延时表达式对级数 N 的导数并令它为 0, 可以求得最优值。我们得到:

$$\gamma + \sqrt[N]{F} - \frac{\sqrt[N]{F} \ln F}{N} = 0$$


这相当于:

$$f = e^{(1 + \gamma/f)} \quad (7.10)$$

方程 (7.10) 只有一个收敛解, 即 $\gamma=0$ 时的解——此时忽略自载, 因此负载电容只由扇出构成。在这些简化条件下可以得到最优的级数为 $N=\ln(F)$, 且每一级的等效扇出为 $f = e = 2.71828$ 。这一优化的缓冲器设计以一种指数形式逐级放大各级尺寸, 并且因此称为指数锥形。当包括自载时, 方程 (7.10) 只能求数值解, 其结果画在图 7.2 (a) 中。对于 $\gamma=1$ 的典型情形, 最优的锥形系数将接近于 3.6。图 7.2 (b) 画出了 $\gamma=1$ 时反相器链的传播延时 (归一化) 与等效扇出的关系。选择扇出值大于最优值并不会过多地影响延时, 但能减少所要求的缓冲器级数和实现面积。一个通常的做法是选择最优的扇出为 4。反之, 采用过多的级数 (即 $f < f_{opt}$) 对延时会有明显的负面影响, 因而应当避免。



(a) 反相器链中最优的等效扇出 f 与自载系数 γ 的关系



(b) $\gamma=1$ 时归一化传播延时($t_p/(t_{popt})$)与等效扇出 f 的关系

图 7.2 优化反相器链的级数

例 7.1 假设需要驱动一个 $C_L=10\text{pF}$ 的负载电容。输入级的电容为 $C_1 = 20\text{fF}$ 。使延时最小所需要的级数 N 可计算为（假设 $\gamma=1$ ）：

$$N = \ln F / \ln f = \ln(10\text{pF}/20\text{fF}) / \ln(3.6) = \ln(500) / \ln(3.6) = 4.85$$

把 N 近似为一个整数值，取 $N=4$ 或 $N=5$ 。当 $N=4$ 时，实际的尺寸放大因子（等效扇出） $f = F^{1/4} = (500)^{1/4} = 4.73$ ，延时 $t_p = 4 \times t_{p0} \times (1 + 4.73) = 22.92t_{p0}$ 。当 $N=5$ 时，实际的 $f = F^{1/5} = (500)^{1/5} = 3.47$ ，延时 $t_p = 5 \times t_{p0} \times (1 + 3.47) = 22.35t_{p0}$ 。

作为对比，表 7.1 列出了 N 分别取值为 2，3，4，5 和 6 时对应的延时及各级反相器的尺寸系数（相对于第 1 级反相器的尺寸）。

表 7.1 例 7.1 中采用不同的反相器级数时对应的设计结果

N	2	3	4	5	6
f	22.4	7.94	4.73	3.47	2.82
t_p/t_{p0}	46.8	26.81	22.92	22.35	22.90
反相器链中 各反相器尺寸系数（相对于第 1 级反相器）	s_2 : 22.4	s_2 : 7.94	s_2 : 4.73	s_2 : 3.47	s_2 : 2.82
		s_3 : 63.0	s_3 : 22.4	s_3 : 12.0	s_3 : 7.95
			s_4 : 106	s_4 : 41.8	s_4 : 22.4
				s_5 : 145	s_5 : 63.2
					s_6 : 178

由表 7.1 可见，反相器的尺寸在接近输出级时增长很快。比较合理的级数是 $N=4$ 或 $N=5$ 。当 $N=6$ 时，虽然延时比较小，但级数较多，反相器总的尺寸太大，从而功耗也较大。实际设计中，当需要较小面积和功耗时，也可以选择 $N=3$ （延时比最小值略有增加）。

$N=2$ 时虽然面积最小，但延时太大，而且信号波形变化慢，会产生较大的短路功耗。

例 7.2 引入缓冲器级的影响

表 7.2 列出了无缓冲器的设计、两级反相器以及优化的反相器链对于不同的 F 值所对应的 $t_{p,opt}/t_{p0}$ 值 ($\gamma=1$)。我们注意到在驱动非常大的电容负载时，采用串联的反相器可以达到非常明显的加速。

表 7.2 不同驱动器结构的 $t_{p,opt}/t_{p0}$ 与 F 的关系

F	无缓冲器	两级反相器	反相器链
10	11	8.3	8.3
100	101	22	16.5
1000	1001	65	24.8
10000	10001	202	33.1

以上分析可以延伸为不仅包括反相器链，而且也包括含实际扇出的反相器网络。一个这样的例子显示在图 7.3 中。我们只需要调整 C_{ext} 的表达式以考虑附加的扇出系数。




图 7.3 反相器网络。其中每个门的扇出都为 4 个门，把一个输入以树结构的形式分配给 16 个输出信号

为了确定图 7.3 电路中反相器的尺寸，使在节点 Out 和 In 之间的延时最小（设 $C_L=64C_{g,1}$ ）。首先确定使延时最小的各个器件之间的比。将式 (7.5) 分别对图中 3 级的输入电容求偏导数（注意第 1 级和第 2 级有附加的扇出），得到以下的关系：

$$\frac{4C_{g,2}}{C_{g,1}} = \frac{4C_{g,3}}{C_{g,2}} = \frac{C_L}{C_{g,3}}$$

同时有 $C_L=64C_{g,1}$ 。求解这一方程组，得到 3 级反相器的尺寸系数为： $s_1 = 1$ ； $s_2 = 2^{4/3} = 2.52$ ； $s_3 = 2^{8/3} = 6.35$ 。由此得到在输入和输出之间的最小延时为 $33.24t_{p0}$ （假设 $\gamma=1$ ）。如果直接按反相器链的确定反相器的尺寸而不考虑额外的扇出，将得到尺寸系数为 4 而不是 2.52。

7.1.2 驱动大电容负载的设计

互连电容值的增加，特别是全局连线电容值的增加，使得更需要能以足够快的速度对电容进行充（放）电的高效驱动电路。这一需要由于以下事实变得更为突出，即在复杂的设计中单个门常常需要驱动很大的扇出，因而具有很大的电容负载。片上大负载的典型例子有总线、时钟网络以及控制线。后者包括复位（*reset*）和置位（*set*）信号。这些信号控制着大量门的操作，所以扇出通常很大。其他大扇出的例子可以在存储器中遇到，那里有大量的存储单元连接到一小组控制线和数据线上。这些节点的电容很容易达到几个 pF 的范围。最坏情况发生在当信号送出芯片的时候。这时负载由封装导线、印刷电路板导线以及所连接的 IC 或部件的输入电容组成。片外负载可以大至 50pF，这比一个标准的片上负载要大数千倍。因此能以足够快的速度驱动这些节点成为最关键的设计问题之一。

有效驱动大电容负载的方法已在前面介绍，它们可以归纳为以下两个主要概念：

- 合适确定晶体管的尺寸有助于解决大负载的问题。
- 把驱动器划分成逐渐增大的缓冲器链有助于解决大扇出系数的问题。

为了清楚起见，从分析中得到的其他一些重要结论也在此重复提出：

- 在优化性能时，多级驱动器的延时应当平均分配到所有各级中。
- 如果可以自由选择级数，那么对于目前的半导体工艺，每级扇出（尺寸）系数大约为 4 时可以使延时最小。选择再稍大一些的扇出系数不会对性能有多大的影响，但会大大节省面积。

下面进一步仔细研究这一问题，我们将特别集中在非常大的电容的驱动问题上，如那些在片外遇到的电容，此外还将介绍一些特别的和非常有用的驱动器电路。

驱动片外电容—实例研究

正如在第 3 章中已说明的，当今集成电路复杂性的增加意味着需要大量增加输入输出引线（pin）。具有 1000 个以上引线的封装已成为必需品。这就抗噪声能力而言对压焊块的设计提出了难度很高的要求。许多压焊块同时切换，而每一个又都驱动一个大电容，从而造成很大的瞬态电流，并引起电源线和地线上的电压波动。这降低了噪声容限，影响了信号的完整性。

与此同时，工艺尺寸的缩小减小了片上的内部电容，但片外电容仍大致保持不变，一般为 10 至 20pF。其结果是，随着工艺尺寸的缩小，一个输出引线驱动器总的等效扇出系数 F 出现了净增长。在一个协调一致的系统设计方法中，我们希望片外的传播延时与片上的延时能以同样的方式缩小。这就使压焊块缓冲器的设计变得更加困难。压焊块驱动器设计所面临的挑战可以通过以下一个简单的实例研究来说明。

例 7.3 输出缓冲器设计

考虑一个片上最小尺寸的反相器需要驱动 20pF 的片外电容 C_L 的情形。在 0.25 μm CMOS 工艺中一个标准门的 C_i 约等于 2.5fF，这相当于 t_{p0} 近似为 30ps。总的等效扇出 F (C_L 与 C_i 之比) 等于 8000，这无疑要求多级缓冲器设计。根据公式 (7.9)，并假设 $\gamma=1$ ，我们得到接近最优的设计为 7 级，其尺寸放大系数 f 等于 3.6，总传播延时等于 0.97ns。对于 PMOS 与 NMOS 之比为 1.9 (这是例 6.6 中标准工艺参数下推导得到的最优比率) 和最小尺寸为 0.25 μm 的情形，可以推导出前后各级反相器中 NMOS 和 PMOS 晶体管的宽度，如表 7.3 所示。

表 7.3 最优尺寸串连缓冲器的晶体管尺寸

级数	1	2	3	4	5	6	7
W_n (μm)	0.375	1.35	4.86	17.5	63	226.8	816.5
W_p (μm)	0.71	2.56	9.2	33.1	119.2	429.3	1545.5

显然这一结果需要一些栅宽大至 1.5mm 的超大晶体管！这一缓冲器的总体尺寸是最小尺寸反相器的数千倍，这是完全无法接受的，因为一个复杂的芯片需要许多这样的驱动器。这一结论清楚地说明要得到最优延时需要付出巨大的代价。

用性能换取面积和能量的减少

幸运的是，在大多数情况下并不需要达到最优的缓冲器延时。片外通信常常能以片上时钟速度的几分之一来进行。放宽延时要求仍然可以使片外时钟速度超过 100MHz，但却大大降低了对缓冲的要求。这一重新定义的缓冲器设计问题如下：

给出一个最大传播延迟时间 $t_{p,\max}$ ，确定使总面积最小的缓冲器的级数 N 和所需要的尺寸放大系数 f 。这相当于找出能使 t_p 尽可能接近 $t_{p,\max}$ 的解决办法。

现在最优化的问题可以重新叙述成在满足公式 (7.11) 的约束条件下求 N 的最小整数值的问题：

$$\frac{t_{p,\max}}{t_{p0}} \geq \ln(F) \frac{1+f/\gamma}{\ln(f)} = N \times \left(1 + \frac{F^{1/N}}{\gamma} \right) \quad (7.11)$$

这一复杂的优化问题可以通过运用一个小计算机程序或利用数学软件工具 (如 MATLAB) 来解决。图 7.4 画出了对于某些 F 值 t_p/t_{p0} 与 N 的关系曲线。对于一个给定的总等效扇出 F 和延时的最大值 ($t_{p,\max}/t_{p0}$) 查找合适的曲线可得到缓冲器的最少数目 N 。

如以晶体管的总宽度为衡量标准，我们可以设计具有较大尺寸系数的电路以节省面积。假设最小反相器的面积等于 $A_{\min}$ ，晶体管的尺寸放大系数为 f 时其面积也增加同样的倍数，由此可以推导出驱动器的面积与 f 的关系：

$$A_{driver} = (1 + f + f^2 + \dots + f^{N-1}) A_{min} = \frac{f^N - 1}{f - 1} A_{min} = \frac{F - 1}{f - 1} A_{min} \quad (7.12)$$




图 7.4 总扇出 F 取不同值时 t_p/t_{p0} 与缓冲器级数的关系

简言之，驱动器的面积近似地与锥形（逐级增大）的尺寸系数 f 成反比。选择较大的 f 值有助于显著降低面积成本。

还有一点值得提及，即以指数形式增大的缓冲器对能量消耗的影响。虽然只需消耗等于 $C_L V_{DD}^2$ 的能量就能切换负载电容，但驱动器本身还需要消耗能量以切换它的内部电容（忽略短路能耗）。驱动器的额外能量消耗可近似表示成下列表达式：

$$E_{driver} = (1 + f + f^2 + \dots + f^{N-1}) (1 + \gamma) C_i V_{DD}^2 = \frac{F - 1}{f - 1} (1 + \gamma) C_i V_{DD}^2 \approx \frac{2C_L}{f - 1} V_{DD}^2 \quad (7.13)$$

这意味着快速驱动大电容（即采用 3.6 的最优锥形系数）较未缓冲的情况多消耗 80% 的能量。对于大的负载电容来说，这是一个很大的开销。降低这一最优的锥形系数有助于减少这一额外的消耗。

例 7.4 输出驱动器设计——再次考虑

把这些结果应用到压焊块驱动器问题中并设定 $t_{p,max} = 2\text{ns}$ ，则有 $N=3$ ， $f=20$ ， $t_p = 1.89\text{ns}$ 。所要求的晶体管尺寸总结在表 7.4 中。

表 7.4 重新设计的串连缓冲器的晶体管尺寸

级数	1	2	3
$W_n (\mu\text{m})$	0.375	7.5	150
$W_p (\mu\text{m})$	0.71	14.4	284

这一设计的总面积大约比最优设计小 7.5 倍而它的速度降低不到 2 倍。每次切换翻转因缓冲器本征电容引起的额外能量消耗减少到了几乎可以忽略不计的程度。缓冲器和负载的总能耗降低了 24%，对于给定的负载电容大小，这是一个相当大的数量。显然，把一个电路设计成合适的速度而不是最高的速度是值得的！

设计考虑——宽晶体管的实现

即使是这一重新设计的缓冲器也需要较宽的晶体管，在设计这些器件时必须十分小心，因为大的 W 值意味着非常长的栅连线。较长的多晶线通常有较高的电阻，从而降低了开关性能。这个问题可以用以下办法来解决：一个宽的晶体管可以通过并联许多较小的晶体管（也称为“指状晶体管”）来构成（见图 7.5）。




图 7.5 将许多晶体管（或称“指状”晶体管）并行排列来实现非常宽的晶体管

采用低电阻的金属线旁路连接较短的多晶部分可以降低栅的电阻。图 7.6 是采用这些技术设计的一个压焊块驱动器的例子。当试图决定一个很宽的晶体管是否应当划分成多个较小的器件时，采用下列经验法则：多晶栅的 RC 延时应当总是大大小于整个数字门的开关延时。

一些有意义的驱动器电路

至此，我们讨论的大多数驱动器电路都是简单的反相器。但有时还需要它们有其他一些功能。三态缓冲器即是不同类型驱动器的一个例子。在大多数数字系统中总线非常重要——总线是一束共用的导线，它们连接一组发送和接收器件，如处理器、存储器、磁盘以及输入输出器件。当一个器件通过总线发送信息时，所有其他的发送器件都应当与总线断开。这可以通过把这些器件的输出缓冲器置于高阻态来实现，它有效地使逻辑门与输出线断开。这样的缓冲器具有三种可能的状态 0、1 和 Z（高阻），因而称为三态缓冲器。

在 CMOS 中实现一个三态反相器很容易。同时关断 NMOS 和 PMOS 管时产生一个浮空的输出节点，它断开了与反相器输入的联系。图 7.7 显示了一个三态缓冲器两种可能的实现。第一个较简单，第二个则较适合于驱动大的电容。应当避免在输出级上堆叠

晶体管因为这会消耗大量的面积。




图 7.6 压焊块驱动器最后一级的版图。右图是一连接在 GND 和 Out 之间的 NMOS 管的放大图




图 7.7 一个三态缓冲器的两种可能的实现方式。 $En=1$ 使该缓冲器工作

第二节 组合电路中的性能优化

7.2.1 逻辑努力

前面已经说明，使一个孤立的门的传播延时最小是一个纯粹脱离实际的努力，器件的尺寸应当在其具体环境中确定。自数字 MOS/VLSI 电路出现以来，确定逻辑链的每级尺寸一直是一种主要的技术。它用来作为设计快速逻辑链的指南，并且提供许多定性的特点可用于常用的电路。在上一节中已经建立了一种针对反相器这样做的方法。我们也已经知道，对于一个驱动负载 C_L 的反相器链它的最优扇出为 $(C_L/C_{in})^{1/N}$ ，这里 N 是反相器链的级数，而 C_{in} 是该链中第一个门的输入电容。如果有机会选择级数我们已发现希望使每一级的扇出保持在 4 左右。

这一结果能否延伸到确定任何组合路径的尺寸以达到最小的延时？通过把前面的方法延伸来解决复杂逻辑电路，我们发现这确实是可能的。Sutherland 等重新形成了包含在对逐级变化分析中的概念并且把它用来开发称为“逻辑努力”的一般化技术。逻辑努力描述逻辑门的特性以及它们如何在逻辑链中相互作用，并且提供使延时最小的技术。它使这个理论除应用于标准的逻辑门如 NAND 和 NOR 之外，还可扩展到包括复杂的逻辑门电路。在本节中，将考察这一方法的基础，学习如何用它来设计高速逻辑链。

为此我们把第 1 节中介绍过的反相器基本延时公式 (7.3)

$$t_p = t_{p0} (1 + C_{ext}/(\gamma C_g)) = t_{p0} (1 + f/\gamma)$$

修改为：

$$t_p = t_{p0} (p + gf/\gamma) \quad (7.14)$$

式中， t_{p0} 仍代表反相器的本征延时， f 为等效扇出，它定义为该门的外部负载和输入电容之间的比。在这里 f 又称为电气努力 (*electrical effort*)，而 p 代表该复合门和简单反相器的本征（即无负载）延时的比，它与门的拓扑结构以及版图样式有关。多输入门比较复杂的结构会使它的本征延时比反相器的大。表 7.5 列出了一些标准门的 p 值，这里假设具有简单的版图样式并忽略如内部节点电容等二次效应。

表 7.5 不同逻辑类型本征延时的估计，假设具有简单的版图样式及固定的 PMOS-NMOS 比

门的类型	p
反相器	1
n 输入的 NAND	n
n 输入的 NOR	n
n 路多路开关	$2n$
XOR, XNOR	$n2^{n-1}$

系数 g 称为逻辑努力 (*logical effort*), 它代表了这样一个事实, 即对于一给定负载, 复合门必须比反相器更“努力”工作才能得到类似的响应。换言之, 一个逻辑门的逻辑努力说明, 当假定这个逻辑门的每一个输入具有与一个反相器相同的输入电容时, 在产生输出电流方面它比这个反相器差了多少。或相当于说, 逻辑努力表示一个门与一个反相器提供相同的输出电流时它所表现出的输入电容比反相器大多少。逻辑努力是一个很有用的参数, 因为它只与电路的拓扑结构有关。

基本 CMOS 门的逻辑努力

分析逻辑努力时以一个反相器作为参照门, 如图 7.8 所示为一个用最小尺寸设计的对称反相器参照电路, 晶体管旁边列出了宽长比的相对值 (1 和 r)。这里假设为了得到对称的响应, 反相器中器件的宽长比关系为:

$$\left(\frac{W}{L}\right)_p = r \left(\frac{W}{L}\right)_n$$




图 7.8 用于计算逻辑努力的参照反相器

所有逻辑门逻辑努力的计算都参照这个参照反相器, 其输入电容为 C_{ref} , 晶体管电阻为 R_{ref} 。对于逻辑门来说, 最简单的设计是保持对称的设计, 也就是 $R_n = R_p = R_{ref}$ 。这要求我们调整串联晶体管的尺寸。

图 7.9 (a) 显示一个对称的 NAND2 门。PMOS 的尺寸仍为 r , 因为最坏情形下从输出至电源的路径与反相器是相同的。然而 NMOS 必需是反相器值的 2 倍, 因为它们是在串联在一起的; 它们的相对值因此表示为 2。对每个输入, 输入电容于是为:

$$C_{in} = C_{ref} \frac{2+r}{1+r}$$

所以 NAND2 门的逻辑努力是:

$$g_{\text{NAND2}} = \frac{C_{\text{in}}}{C_{\text{ref}}} = \frac{2+r}{1+r} \quad (7.15)$$

图 7.9 (b) 的 NOR2 电路可用相同方式分析。并联 NMOS 的相对尺寸与反相器一样为 1，而选择 PMOS 的尺寸为 $2r$ ，使 R_p 与 R_{ref} 相同。因此输入电容为：

$$C_{\text{in}} = C_{\text{ref}} \frac{1+2r}{1+r}$$

所以这个门的逻辑努力是

$$g_{\text{NOR2}} = \frac{C_{\text{in}}}{C_{\text{ref}}} = \frac{1+2r}{1+r} \quad (7.16)$$

因此， g 的值与比率 r 有关。




图 7.9 对称 NAND 和 NOR 门

这些结果可以一般化到扇入更多的门。一个 n 个输入的 NAND 门具有尺寸为 r 的 n 个 PMOS 并联及尺寸为 n 的 n 个 NMOS 串联。在输入端看到的电容为：

$$C_{\text{in}} = C_{\text{ref}} \frac{n+r}{1+r}$$

所以逻辑努力为

$$g_{\text{NAND}} = \frac{n+r}{1+r} \quad (7.17)$$

一个 n 个输入 NOR 门的逻辑努力为

$$g_{\text{NOR}} = \frac{1+nr}{1+r} \quad (7.18)$$

它可以用相同的方法验证。很容易看到任何基本的 CMOS 门都可以用逻辑努力 g 来描

述它的特性。表 7.6 列出了一些常用逻辑门的逻辑努力，假设参考反相器 PMOS-NMOS 的尺寸比为 $r=2$ 。

表 7.6 常用逻辑门的逻辑努力，假设 PMOS-NMOS 的尺寸比为 2

门的类型	输入端的数目			
	1	2	3	n
反相器	1			
NAND		4/3	5/3	$(n+2)/3$
NOR		5/3	7/3	$(2n+1)/3$
多路开关		2	2	2
XOR		4	12	

公式 (7.13) 中表示的一个逻辑门的延时模型是一个简单的线性关系。图 7.10 为这一关系的图示：图中画出了一个反相器及一个两输入 NAND 门的延时与扇出的关系。直线的斜率就是该门的逻辑努力，它与纵轴的交点就是本征延时。该图表明我们可以通过调整等效扇出（通过调整晶体管的尺寸）或通过选择具有不同逻辑努力的逻辑门来调整延时。同时注意到扇出和逻辑努力是以类似的方式来影响延时的。我们称这两者的积 $h = fg$ 为门努力（gate effort）。




图 7.10 反相器及两输入 NAND 门的延时与扇出的关系

7.2.2 组合逻辑的性能优化

现在一条通过组合逻辑块的路径的总延时可以表示成：

$$t_p = \sum_{j=1}^N t_{p,j} = t_{p0} \sum_{j=1}^N \left(p_j + \frac{f_j g_j}{\gamma} \right) \quad (7.19)$$

我们用上一节中对反相器所采用的类似步骤来决定这条路径的最小延时。求 $N-1$ 个偏导数并令它们为零，可以发现每一级应当具有相同的门努力：

$$f_1 g_1 = f_2 g_2 = \dots = f_N g_N \quad (7.20)$$

沿电路中一条路径的总逻辑努力可以通过把这条路径上所有门的逻辑努力相乘求得，由此得到了路径逻辑努力（*path logical effort*） G ：

$$G = \prod_{i=1}^N g_i \quad (7.21)$$

我们也可以定义路径的有效扇出（或电气努力） F ，建立路径中最后一级负载电容与第一级输入电容之间的关系：

$$F = \frac{C_L}{g_1} \quad (7.22)$$

为了把 F 和各个门的等效扇出联系起来，必须引入另一个系数来考虑电路内部的逻辑扇出。当一个节点的输出上有扇出时，总驱动电流中的一部分沿我们正在分析的路径流动，而有些则离开这条路径。我们把给定路径上一个逻辑门的分支努力（*branching effort*） b 定义为：

$$b = \frac{C_{on-path} + C_{off-path}}{C_{on-path}} \quad (7.23)$$

式中， $C_{on-path}$ 是该门沿我们正在分析的路径上的负载电容，而 $C_{off-path}$ 是离开这条路径的连线上电容。注意，如果路径没有分支（如在逻辑门链中的情形），则分支努力为 1。路径分支努力（*path branching effort*）定义为该路径上每一级分支努力的积，即

$$B = \prod_{i=1}^N b_i \quad (7.24)$$

于是路径电气努力现在就可以与各级的电气努力和分支努力联系起来：

$$F = \prod_{i=1}^N \frac{f_i}{b_i} = \frac{\prod f_i}{B} \quad (7.25)$$

最后，可以确定总路径努力 H 。由公式（7.25）可以写出：

$$H = \prod_{i=1}^N h_i = \prod_{i=1}^N g_i f_i = GFB \quad (7.26)$$

由此时起，分析过程可以沿与反相器链相同的路线进行。使路径延时最小的门努力为：

$$h = \sqrt[N]{H} \quad (7.27)$$

而通过该路径的最小延时为：

$$D = t_{p0} \left(\sum_{j=1}^N p_j + \frac{N(\sqrt[N]{H})}{\gamma} \right) \quad (7.28)$$

注意，路径本征延时与路径中逻辑门的类型有关，而与它们的尺寸无关。于是在逻辑链中各个门的尺寸系数 s_i 可以通过由前至后（或由后至前）计算求得。我们假定一个单位尺寸的门具有与一个最小尺寸反相器相同的驱动能力。根据逻辑努力的定义，这意味着它的输入电容为参照反相器输入电容 C_{ref} 的 g 倍。若逻辑链中第一个门的尺寸系数为 s_1 ，则该链的输入电容 C_{g1} 等于 $g_1 s_1 C_{\text{ref}}$ 。如果包括分支努力，我们得知第二个门的输入电容是这个值的 (f_1/b_1) 倍，即：

$$g_2 s_2 C_{\text{ref}} = \left(\frac{f_1}{b_1} \right) g_1 s_1 C_{\text{ref}} \quad (7.29)$$

对于该链中的第 i 个门，可以得到：

$$s_i = \left(\frac{g_1 s_1}{g_i} \right) \prod_{j=1}^{i-1} \left(\frac{f_j}{b_j} \right) \quad (7.30)$$

例 7.5 确定组合逻辑延时最小时的尺寸

考虑图 7.11 的逻辑电路，它可以代表一个较复杂逻辑块中的关键路径。这个电路输出端的负载是一个电容，它为第一级最小尺寸反相器输入电容的 5 倍。因此该路径的等效扇出为 $F = C_L/C_{g1} = 5$ 。参照表 7.6 中的有关项，我们得到路径逻辑努力如下：

$$G = 1 \times \frac{5}{3} \times \frac{5}{3} \times 1 = \frac{25}{9}$$

由于这里没有分支，所以 $B=1$ 。因此， $H=GFB=125/9$ ，于是最优的每个门的努力 h 为 $\sqrt[4]{H} = 1.93$ 。根据门的类型，我们得到如下的扇出系数： $f_1=1.93$ ； $f_2=1.93 \times (3/5) = 1.16$ ； $f_3=1.16$ ； $f_4=1.93$ 。注意两个反相器比更复杂的其余两个门分配了较大的值，这是为了使它们能更好地驱动负载。




图 7.11 组合电路中的关键路径

最后，我们利用公式 (7.30) 计算出门的尺寸（相对于同一类型中最小尺寸的门）。于是得到如下值： $a = f_1 g_1 / g_2 = 1.16$ ； $b = f_1 f_2 g_1 / g_3 = 1.34$ ；及 $c = f_1 f_2 f_3 g_1 / g_4 = 2.60$ 。

这些计算不必非常精确。正如在第 6 章中讨论过的，使这个门的尺寸再放大或缩小 1.5 倍得到的电路延时仍然在最小延时的 5% 以内。因此利用这一技术进行手工“草算”是很有效的。

例 7.6 重新考虑图 7.3 的反相器网络，用分支努力的方法确定每级反相器电路的尺寸。

考虑分支的影响： $b_1=4$ ， $b_2=4$ ， $b_3=1$ ，所以 $B=16$ 。路径的等效扇出 $F=64$ 。路径逻辑努力 $G=1$ 。于是总的路径努力 $H=GFB=1024$ 。使延时最小的门的努力为 $h = H^{1/3} = 10.079$ 。 $C_{in3} = 64C_{g,1}/10.079 = 6.35C_{g,1}$ ， $C_{in2} = 4C_{in3}/10.079 = 2.52C_{g,1}$ 。由此得到 $s_1 = 1$ ， $s_2 = 2.52$ ， $s_3 = 6.35$ 。