

第 8 章 CMOS 逻辑电路的高级技术

各种各样的 CMOS 电路设计风格已为大家熟知，它们在高速 VLSI 电路设计中非常有用。所有这些都是基于简单的逻辑门，但却以不同的方式工作。大多数高级技术开发出来用于克服在实际应用中出现的一个或多个问题。有些问题是非常一般的，而另外一些则只用于特殊的情形。本章将有选择地解释一些运用在 VLSI 中的现代 CMOS 电路技术，将为后面的应用打下基础。

第一节 镜像电路

镜像电路基于串-并联逻辑门，但通常较快并具有较为一致的版图。一个镜像的基本概念可以从图 8.1 的 XOR 真值表中看出。输出为 0 意味着一个 NMOS 链导通接地，而输出为 1 意味着一组 PMOS 从电源得到了电流。这一观察的重要一点是产生 0 和 1 的输入组合数目相同。


	a	b	$a \oplus b$	导通的器件
	0	0	0	← PMOS
	0	1	1	← NMOS
	1	0	1	← NMOS
	1	1	0	← PMOS

图 8.1 XOR 功能表

一个镜像电路对 NMOS 和 PMOS 采用相同的拓扑连接晶体管。这个概念应用于 XOR 功能，产生图 8.2 的电路。该图显示每个分支的输入组合。“镜像”效应可以通过把一面镜子沿输出线面向上或面向下放置来理解。在镜子中看到的将是该电路的另一边。PMOS 的尺寸比 NMOS 大以补偿它较小的工艺互导 (k') 值。

镜像电路的优点是有比较对称的版图以及较短的上升和下降时间。后一个优点可以通过图 8.3 的 RC 开关模型来理解。在输出和电源线或地线之间的每条路径由两个电阻和一个 MOS 间的寄生电容构成。它的 Elmore 时间常数为：

$$\tau_x = C_{\text{out}} (2R_x) + C_x R_x \quad (8.1)$$

式中下标 x 或者是 n 或者是 p 取决于所指的路径。若把输出电压近似为指数变化则得到如下的上升和下降时间的表达式：

$$t_r \approx 2.2 \tau_p$$

$$t_f \approx 2.2 \tau_n$$

虽然这个式子与 AOI 电路的相同，但上升时间较小因为寄生电容 C_p 较小。这是由于镜像电路只有两个 PMOS 构成 C_p ，而 AOI 电路在该节点上有 4 个晶体管。




图 8.2 XOR 镜像电路




图 8.3 计算过渡过程的开关模型

这一概念可以很容易用来构成图 8.4 的 XNOR 电路。它具有与 XOR 相同的基本结构，只需要把输入 a 和 $\bar{a}$ 互换一下。其他镜像电路将在后面章节讨论特定应用例如加法器电路时再介绍。




图 8.4 XNOR 镜像电路

第二节 有比逻辑

8.2.1 伪 nMOS 电路

有比逻辑试图减少实现一个给定逻辑功能所需要的晶体管数目,但它经常以降低稳定性和付出额外功耗为代价。在互补 CMOS 中, PUN 的目的是当 PDN 关断时在 V_{DD} 和输出之间提供一条有条件的通路。在有比逻辑中, 整个 PUN 被一个无条件的负载器件所替代, 它上拉输出以得到一个高电平输出, 如图 8.5 (a) 所示。这样的门不是采用有源的下拉和上拉两路的组合, 而是由一个实现逻辑功能的 NMOS 下拉网络和一个简单的负载器件组成。图 8.5 (b) 是有比逻辑的一个例子, 它采用一个栅极接地的 PMOS 负载, 这样的门称为伪 nMOS 门 (有时也称为准 nMOS)。




图 8.5 有比逻辑门

伪 nMOS 门的显著优点是减少了晶体管的数目（由互补 CMOS 中的 $2N$ 减少为 $N+1$ ）。该门额定输出高电压（ V_{OH} ）为 V_{DD} ，因为当输出拉高时（假设 V_{OL} 低于 V_{Tn} ）下拉器件关断。但额定输出低电压不是 $0V$ ，因为在 PDN 器件和栅极接地的 PMOS 负载器件之间存在通路。这降低了噪声容限，但更重要的是引起了静态功耗。负载器件相对于下拉器件的尺寸可以用来调整诸如噪声容限、传播延时和功耗等参数。由于输出端的电压摆幅及门的总体功能取决于 NMOS 和 PMOS 的尺寸比，所以该电路称为有比电路。这不同于像互补 CMOS 这样的无比逻辑类型，后者的高低电平与晶体管的尺寸无关。

计算伪 nMOS DC 传输特性的方法类似于计算相应互补 CMOS 的方法。为了求得 V_{OL} 的值，可使在 $V_{in}=V_{DD}$ 时通过驱动器和负载器件的电流相等。此时可以合理地假设 NMOS 器件处于线性工作模式（因为理想上，输出应当接近 $0V$ ），而 PMOS 负载处于饱和状态：

$$k_n \left((V_{DD} - V_{Tn}) V_{OL} - \frac{V_{OL}^2}{2} \right) + k_p \left((-V_{DD} - V_{Tp}) V_{DSATp} - \frac{V_{DSATp}^2}{2} \right) = 0 \quad (8.2)$$

假设 V_{OL} 相对于栅驱动电压 ($V_{DD}-V_T$) 很小，而 V_{Tn} 与 V_{Tp} 在数值上相等，因此 V_{OL} 可近似为：

$$V_{OL} \approx \frac{k_p (V_{DD} + V_{Tp}) \cdot V_{DSATp}}{k_n (V_{DD} - V_{Tn})} = \frac{\mu_p \cdot W_p}{\mu_n \cdot W_n} \cdot V_{DSATp} \quad (8.3)$$

为了使 V_{OL} 尽可能地小，PMOS 器件的尺寸应当明显小于 NMOS 下拉器件的尺寸。遗憾的是，这会对充电输出节点的传播延时产生负面影响，因为它限制了 PMOS 器件能够提供的电流。

伪 nMOS 门的一个主要缺点是当输出为低时，通过存在于 V_{DD} 和 GND 之间的直接电流通路会引起静态功耗。低电平输出模式时的静态功耗很容易推导：

$$P_{low} = V_{DD} \cdot I_{low} \approx V_{DD} \cdot \left| k_p \left((-V_{DD} - V_{Tp}) \cdot V_{DSATp} - \frac{V_{DSATp}^2}{2} \right) \right| \quad (8.4)$$

例 8.1 伪 nMOS 反相器

考虑一个简单的伪 nMOS 反相器（此时图 8.5 中的 PDN 网络简化为单个晶体管），NMOS 的尺寸为 $0.5\mu m/0.25\mu m$ 。在本例中我们研究缩小 PMOS 器件尺寸的效果以说明其对各种参数的影响。接地 PMOS 的 $W-L$ 比值从 4、2、1、0.5 变化到 0.25。 $W-L$ 比小于 1 的器件通过使其长度大于宽度来实现。不同尺寸的电压传输曲线见图 8.6。




图 8.6 伪 nMOS 反相器的电压传输曲线与 PMOS 尺寸的关系

表 8.1 概括了它们的额定输出电压 (V_{OL})、静态功耗以及由低至高的传播延时。根据定义, 由低至高的延时为输出从 V_{OL} (对于该反相器 V_{OL} 不是 0V) 到达 1.25V 时所需要的时间。静态和动态性能之间的相互制约是很明显的。一个较大的上拉器件不仅提高了性能, 同时也由于增加了 V_{OL} 而使静态功耗增加和噪声容限减小。

表 8.1 伪 nMOS 反相器的性能

PMOS 尺寸(W/L)	V_{OL} (V)	静态功耗 (μW)	t_{pLH} (ps)
4	0.693	564	14
2	0.273	298	56
1	0.133	160	123
0.5	0.064	80	268
0.25	0.031	41	569

我们注意到用来预测 V_{OL} 的简单一阶模型是非常有效的。对于一个 $W-L$ 比为 4 的 PMOS 而言, V_{OL} 为 $(30/115)(4)(0.63V) = 0.66V$ 。

伪 nMOS 的静态功耗限制了它的应用。然而当面积是最重要的因素时, 与互补 CMOS 相比它能减少晶体管的数目, 这一点还是非常吸引人的。因此仍然可以看到伪 nMOS 有时应用在大扇入电路中。图 8.7 是伪 nMOS 中 NOR 和 NAND 门的电路图。

8.2.2 差分串联电压开关逻辑 (DCVSL)

建立一个能够完全消除静态电流并提供从电源轨线至轨线电压摆幅的有比逻辑方式是可能的。这样的门同时利用了两个概念: 差分逻辑和正反馈。一个差分门要求

每一个输入都具有互补的形式，同时它也产生互补的输出，反馈机制保证了在不需要负载器件时将其关断。这样的逻辑系列称为差分串联电压开关逻辑（Differential Cascode Voltage Switch Logic，即 DCVSL），这样一个例子的概念如图 8.8（a）所示。




图 8.7 四输入伪 nMOS NOR 和 NAND 门

下拉网络 PDN1 和 PDN2 采用 NMOS 器件，并且两者是互相排斥的，也就是当 PDN1 导通时 PDN2 关断，当 PDN1 关断时 PDN2 导通，这样同时实现了所需要的功能及其相反的功能。现在假设对于给定的一组输入，使 PDN1 导通而 PDN2 不导通，而 *Out* 和 $\overline{Out}$ 最初分别为高电平和低电平。使 PDN1 导通，则引起 *Out* 下拉，虽然在 M_1 和 PDN1 之间仍存在竞争，由于 M_2 和 PDN2 都关断， $\overline{Out}$ 处于高阻抗状态，PDN1 必须足够强使 *Out* 低于 $V_{DD}-|V_{Tp}|$ ，此时 M_2 导通并开始对 $\overline{Out}$ 充电至 V_{DD} ，最终将 M_1 关断。这又使 *Out* 放电至 GND。图 8.8（b）是一个 XOR-XNOR 门的例子。注意在两个下拉网络之间有可能共用晶体管，从而降低了实现的面积开销。




图 8.8 DCVSL 逻辑门

所得到的电路具有从电源轨线至轨线电压的摆幅并消除了静态功耗：在稳定状态，任何一边由 NMOS 管堆叠的下拉网络和相应的 PMOS 负载器件不会同时导通。然而这一电路仍然是有比的，因为 PMOS 器件相对于下拉器件的尺寸不仅对电路的性能很重要，而且对于它的功能也是非常关键的。除了会增加设计的复杂性，这一电路类型还有因渡越电流所引起的功耗问题。在翻转期间 PMOS 和 PDN 会同时导通一段时间，从而产生一条短路路径。

例 8.2 DCVSL 瞬态响应

图 8.9 是 DCVSL 的一个 AND/NAND 门瞬态响应的例子， M_1 和 M_2 为 $1.0\mu\text{m}/0.25\mu\text{m}$ ， M_3 和 M_4 为 $0.5\mu\text{m}/0.25\mu\text{m}$ ，交叉合的 PMOS 器件为 $1.5\mu\text{m}/0.25\mu\text{m}$ 。注意当 Out 被下拉至 $V_{DD}-|V_{Tp}|$ 时， $\overline{Out}$ 开始迅速充电至 V_{DD} 。从输入到 Out 和 $\overline{Out}$ 的延时分别为 197ps 和 321ps。一个 CMOS 静态 AND 门（即 NAND 门后面跟一个反相器）的延时为 200ps。




图 8.9 一个简单的 AND/NAND DCVSL 门的瞬态响应

设计考虑单端门与差分门

DCVSL 门提供差分（或互补）输出。输出信号 (V_{out1}) 和它的反信号 (V_{out2}) 同时可用。这是一个非常独特的优点，因为节省了一个额外的反相器来产生互补信号。我们已经观察到，用差分电路实现一个复杂功能可以使所需要的晶体管的数目减少一半！在关键时序路径上门的数目也常常可以减少。最后，这一方法避免了由于增加反相器引起的时差问题。例如，在逻辑设计中经常出现同时需要一个信号和它的互补信号的情况。当用反相器产生该互补信号时，这一反信号常常迟于原来的信号[见图 8.10 (a)]。这就引起了时序问题，特别是在高速设计中这一问题更加明显。具有差分输出能力的逻辑系列在很大程度上避免了这一问题[见图 8.10 (b)]。

既然有了所有这些优点，为什么不总是使用差分逻辑呢？原因是差分的特点实际上使需要布置的导线数量加倍，因而除了在实现每个门时需要额外的开销外，还常常使所设计的电路十分复杂。同时，它的动态功耗也较高。




图 8.10 差分门优于单端门之处

第三节 动态 CMOS 设计

我们在前面已注意到具有 N 个扇入的静态 CMOS 门要求 $2N$ 个器件，而且还介绍了各种方法来减少实现一个指定逻辑功能所需要的晶体管数，包括伪 NMOS、传输管逻辑等。伪 nMOS 逻辑类型只需要 $N+1$ 个晶体管就可以实现一个 N 个输入的逻辑门，但可惜的是它具有静态功耗。在本节中将介绍另一种称为动态逻辑的逻辑类型，它有类似的效果却避免了静态功耗。通过增加一个时钟输入，它可以相继完成预充电和条件求值两个阶段。

8.3.1 动态逻辑：基本原理

图 8.11 (a) 是一个 (n 型) 动态逻辑门的基本结构。它的 PDN (下拉网络) 的构成完全与互补 CMOS 一样。这一电路的工作可以分为两个主要阶段：预充电和求值。处于何种工作模式由时钟信号 CLK 决定。




图 8.11 动态门的基本原理

预充电

当 $CLK=0$ 时输出节点 Out 被 PMOS 管 M_p 预充电至 V_{DD} 。在此期间，NMOS 求值管 M_e 关断，所以下拉路径不工作。求值 FET 消除了在预充电期间可能发生的任何静态功耗（即如果没有求值 FET，那么当下拉器件和预充电器件同时导通时，电源线间将有静态电流流过）。

求值

当 $CLK=1$ 时预充电管 M_p 关断，求值管 M_e 导通。输出根据输入值和下拉拓扑结构的情况有条件地放电。如果输入使 PDN 导通，则在 Out 和 GND 之间存在低阻通路，因此输出放电至 GND。如果 PDN 关断，预充电值维持存放在输出电容 C_L 上， C_L 是结电容、布线电容以及扇出门输入电容的组合。在求值阶段，输出节点和电源线之间惟一可能的路径是连接到 GND。因此，一旦 Out 放电就不可能再充电，直到进行下一次预充电。因此门的输入在求值期间最多只能有一次变化。注意，在求值期间如果下拉网络关断，则输出有可能处于高阻抗状态。这一特点与相应的静态门的情况截然不同，静态门在输出和其中一条电源线之间总会存在一条低阻抗通路。

作为一个例子，考虑图 8.11 (b) 的电路，在预充电阶段 ($CLK=0$) 由于求值器件关断，所以无论输入为何值输出都预充电至 V_{DD} 。在求值期间 ($CLK=1$)，如果（仅仅是如果） $AB+C$ 为真，则在 Out 和 GND 之间建立起一条导电通路。否则，输出维持在等于 V_{DD} 的预充电状态。因此可实现以下功能：

$$Out = \overline{CLK} + \overline{(A \cdot B + C)} \cdot CLK \quad (8.5)$$

对于动态逻辑门可以推导出许多重要特性：

- 逻辑功能由 NMOS 下拉网络实现。构成 PDN 的过程与静态 CMOS 完全一样。
- 晶体管的数目（对于复杂门）明显少于静态情况：为 $N+2$ 而不是 $2N$ 。
- 是无比的逻辑门。PMOS 预充电器件的尺寸对于实现门的正确功能并不重要。预充电器件的尺寸可以较大以改善低至高的翻转时间（当然，这是以由高至低的翻转时间为代价的），然而这里还有一个权衡功耗的问题，因为较大的预充电器件会直接增加时钟的功耗。
- 动态逻辑门只有动态功耗。理想情况下在 V_{DD} 和 GND 之间从不存在任何静态电流路径。但是它的总功耗还是可以明显高于静态逻辑门。
- 动态逻辑门具有较快的开关速度，主要有两个原因。第一个（明显的）原因是由于减少了每个门晶体管的数目，并且每个扇入对前级只表现为一个负载晶体管，因而降低了负载电容，这相当于降低了逻辑努力。例如，一个两输入动态 NOR 门的逻辑努力是 $2/3$ ，远小于相应静态 CMOS 门的 $5/3$ 。第二个原因是动态门没有短路电流，并且由下拉器件提供的所有电流都用来对负载电容放电。

低和高输出电平 V_{OL} 和 V_{OH} 很容易被确定为 GND 和 V_{DD} 。并且它们与晶体管的尺寸无关。其他 VTC 参数与静态门差别很大。静态门的噪声容限和开关阈值曾被定义为是静态量，与时间无关。而为了使一个动态门正确工作，要求有一系列周期性的预充电和求值。因此，纯粹的静态分析不再适用。在求值周期，一个动态反相器的下拉网络在输入信号超过 NMOS 下拉管的阈值电压 (V_{Tn}) 时就开始导通。因此把这个门的开关阈值 (V_M) 以及 V_{IL} 和 V_{IH} 都设为等于 V_{Tn} 是合理的。这相当于 NM_L 的值较小。

设计考虑

用对偶的方法来实现另一形态 (p 型) 的动态逻辑也是可能的。这时输出节点通过一个预充电 NMOS 管与 GND 连接，而求值 PUN 网络用 PMOS 实现。工作情况与上面介绍的很类似：在预充电阶段，输出节点放电至 GND；在求值阶段，输出有条件地被充电至 V_{DD} 。 p 型动态门的缺点是比 n 型动态门慢，因为 PMOS 管的驱动电流较小。

8.3.2 动态逻辑的速度和功耗

动态逻辑的主要优点是提高了速度和减少了实现面积。用较少的器件来实现一个指定的逻辑功能意味着总的负载电容要小得多。对这个门开关特性进行分析，发现它有一些有趣的特点。在预充电阶段之后，输出为高电平。对于低电平输入信号，没有任何另外的切换发生。结果 $t_{pLH}=0$ ！反之，由高至低的翻转要求通过下拉网络放电输出电容。因此， t_{pHL} 与 C_L 以及下拉网络的吸电流能力成正比。求值管的存在多少会减慢门的速度，因为它相当于一个额外的串联电阻。去掉这个晶体管虽然对功能无妨碍，但可能会造成静态功耗及潜在的性能损失。

上面的分析多少有点不公正，因为它忽略了预充电时间对门的开关速度的影响。预充电时间是由通过 PMOS 预充电管充电 C_L 所需要的时间决定的。在这一期间，不能使用门中的逻辑。然而常常可以在设计整个数字系统时把预充电时间与其他系统功能统一起来。例如，一个微处理器中运算单元的预充电可以与指令译码同时进行。设计者必须清楚在动态逻辑中的这一“死区”，因此应当仔细考虑使用它的优点和避免它的缺点，全盘考虑整个系统的要求。

例 8.3 一个四输入的动态 NAND 门

图 8.12 是用动态电路形式设计的一个四输入 NAND 门的例子。由于该门的动态本质，推导电压传输特性时与传统的方法不同。正如前面讨论过的，我们假设这个门的开关阈值等于 NMOS 下拉管的阈值。这导致了不对称的噪声容限，如表 8.2 所示。

这个门的动态特性是用 SPICE 来模拟的，假设时钟变为高电平时所有的输入都置于高电平。在时钟的上升沿，输出节点放电。所形成的瞬态响应画在图 8.12 中，而它的传播延时总结在表 8.2 中。预充电周期的时间可以通过改变 PMOS 预充电管的尺寸来调整，然而应当避免 PMOS 太大，因为它会降低门的速度并增加时钟线上的电容负载。对于较大的设计，后一个因素可能会成为一个主要的设计考虑，因为时钟负载可能会变得

太大而难以驱动。




图 8.12 四输入动态 NAND 门的电路图和瞬态响应

表 8.2 四输入动态 NAND 的 DC 和 AC 参数

V_{OH}	V_{OL}	V_M	NM_H	NM_L	t_{pHL}	t_{pLH}	t_{pre}
2.5V	0V	V_{TN}	$2.5 - V_{TN}$	V_{TN}	110ps	0	83ps

正如前面提到的，这些静态参数与时间有关。为了说明这一点，考虑一个四输入 NAND 门，把所有输入都连在一起，并完成一个由低至高的翻转。图 8.13 是对三个不同输入翻转（由 0 分别至 0.45V、0.50V 和 0.55V）的输出电压的瞬态模拟结果。




图 8.13 输入毛刺对输出的影响

（开关阈值取决于求值时间，如果求值阶段很短则可以允许有较大的毛刺）

在前面的讨论中我们已经定义了动态门的开关阈值即为器件的阈值。然而应注意，输出电压下降的数量与输入电压以及允许的求值时间密切相关。如果求值时间很短，那么噪声电压必须很大才会破坏信号，换言之，开关阈值确实与时间相关。

看来动态逻辑在功耗方面有明显的优势，这主要有三个原因。第一，它的实际电容较小，因为动态逻辑使用较少的晶体管来实现指定的功能。同时从每个扇出看到的负载是一个而不是两个晶体管。第二，由于动态门的结构使得每个时钟周期最多只能翻转一次。毛刺（或动态故障）在动态逻辑中并不发生。最后，动态门不存在短路功耗，因为它在求值时上拉路径不导通。

虽然这些论点一般都正确，但它们也为其他一些考虑所抵消：（1）动态逻辑的时钟功耗可能很大，特别是因为时钟节点在每一个时钟周期都肯定有一个翻转；（2）晶体管的数目大于实现该逻辑所要求的最小一组晶体管；（3）当增加抗漏电器件时（如将要进一步讨论的）可能会有短路功耗存在；（4）最重要的是，由于周期性的预充电和放电操作，动态逻辑通常表现出较高的开关活动性。前面谈到，静态门的翻转概率为 $P_0 P_1 = P_0(1 - P_0)$ ，对于动态逻辑，它的输出翻转概率不取决于输入的状态（历史情况），而是取决于信号概率。对于一个 n 型树动态门，只有当输出在上一个求值阶段中被放电时，它才会在预充电阶段发生 $0 \rightarrow 1$ 的翻转。因此， n 型动态门进行 $0 \rightarrow 1$ 翻转的概率为：

$$\alpha_{0 \rightarrow 1} = P_0 \quad (8.6)$$

式中， P_0 是输出为零的概率。这一数字总是大于或等于 $P_0 P_1$ 。对于均匀分布的输入， N 个输入门的翻转概率为：

$$\alpha_{0 \rightarrow 1} = \frac{N_0}{2^N} \quad (8.7)$$

式中， N_0 是逻辑功能真值表中输出为零的项数。

例 8.4 动态逻辑的活动性估计

为了说明动态门会增加活动性，再次考虑两输入的 NOR 门。图 8.14 显示了它的 n 型树动态实现以及对应的静态电路。对于概率相同的输入，动态门输出节点在预充电之后立刻放电的概率为 75%，这意味着这样一个门的活动性等于 0.75（即 $P_{\text{NOR}} = 0.75 C_L V_{\text{DD}}^2 f_{\text{CLK}}$ ）。而对于静态电路，其对应的活动性要低得多，为 3/16。对于一个动态 NAND 门，翻转概率为 1/4（因为输出将被放电的概率为 25%），而静态 NAND 的概率为 3/16。虽然这些例子说明动态逻辑的开关活动性一般较高，但也应注意动态逻辑的实际电容较小。在分析动态功耗时这两个因素都必须考虑。

8.3.3 动态设计中的信号完整性问题

显然，动态逻辑比静态电路能获得更高的性能。然而如果要使动态电路能够正确工作，还有几个重要问题必须考虑。这些问题包括电荷泄漏、电荷分享、电容耦合以及时钟馈通。下面我们详细地讨论这些问题。





图 8.14 静态 NOR 和 n 型动态 NOR 门的对比

电荷泄漏

一个动态门的工作取决于输出值在电容上的动态存储。如果下拉网络关断，那么理想情况下，输出在求值阶段应当维持在预充电状态的 V_{DD} 。然而由于存在漏电流，这一电荷将逐渐泄漏掉，最终会使这个门的工作出错。图 8.15 (a) 显示了基本动态反相器电路的漏电来源。

来源 1 和来源 2 分别为 NMOS 下拉器件 M_1 反偏二极管和亚阈值漏电。存储在 C_L 上的电荷将通过这些漏电渠道慢慢泄漏掉，使高电平变差[见图 8.15 (b)]。因此动态电路要求一个最低的时钟频率，一般在几千赫兹左右。这使得动态技术的使用对于诸如手表等低性能产品或使用有条件时钟(它不能保证最小的时钟频率)的处理器缺乏吸引力。注意，由于反偏二极管(漏电来源 3)和亚阈值导电(漏电来源 4)，PMOS 预充电器件也引起一些漏电流。在某种程度上，PMOS 的漏电流抵消了下拉路径的漏电。因此，输出电压将由下拉和上拉路径构成的电阻分压器来确定。



(a) 漏电来源

(b) 对波形的影响

图 8.15 动态电路的漏电问题

例 8.5 动态电路中的漏电

考虑所有器件都为 $0.5\mu\text{m}/0.25\mu\text{m}$ 的简单反相器。假设输入在求值期间处于低电平。理想情况下输出应当维持在预充电状态的 V_{DD} 。然而可以从图 8.16 中看到，输出电压下降了。一旦输出降至低于扇出逻辑门的开关阈值，这个输出就被认为是一个低电压。注意，由于 PMOS 上拉提供的漏电流，输出稳定在一个中间电压上。




图 8.16 电荷泄漏的影响

（输出稳定在由下拉和上拉器件组成的电阻分压器决定的一个中间电压上）

在求值期间，当下拉路径关断时由于输出节点处于高阻状态，因此引起了漏电。漏电问题可以通过降低求值期间输出节点上的输出阻抗来解决。通常是增加一个泄漏晶体管，如图 8.17（a）所示。该泄漏器为一个伪 NMOS 型的上拉器件，用来补偿由于下拉漏电路径造成的电荷损失。为了避免出现与这类电路相关的尺寸比问题及相关的静态功耗，可以使泄漏器的电阻较高（也就是使器件尺寸较小）。这就使（强）下拉器件能够下拉节点 *Out* 的电压，使它充分低于下一级门的开关阈值。通常泄漏器以反馈形式实现，以同时消除静态功耗[见图 8.17（b）]。

电荷分享

在动态逻辑中需要考虑的另一个重要问题是电荷分享的影响。考虑图 8.18 的电路。在预充电阶段，输出节点被预充电至 V_{DD} 。假设在预充电期间，所有的输入被置为 0，并且 C_a 已放电。同时还假设在求值期间输入 *B* 维持在 0，而输入 *A* 由 0→1 翻转，使晶体管 M_a 导通。原本存储在电容 C_L 上的电荷就在 C_L 和 C_a 间重新分配，这就造成了输出电压有所下降。由于电路的动态本质，这一下降不能恢复。




图 8.17 静态泄漏器补偿电荷泄漏




图 8.18 动态电路中的电荷分享

这种对输出电压的影响很容易计算，在前面假设的条件下，以下起始条件成立： $V_{out}(t=0) = V_{DD}$ 和 $V_X(t=0) = 0$ 。因此有两种可能的情形必须考虑：

1. $\Delta V_{out} < V_{Tn}$ 。在这一情形中， V_X 的终值等于 $V_{DD} - V_{Tn}(V_X)$ 。于是由电荷守恒得到：

$$C_L V_{DD} = C_L V_{out}(t) + C_a [V_{DD} - V_{Tn}(V_X)]$$

或

$$\Delta V_{out} = V_{out}(t) - V_{DD} = -(C_a / C_L) [V_{DD} - V_{Tn}(V_X)] \quad (8.8)$$

2. $\Delta V_{out} > V_{Tn}$ 。此时 V_X 与 V_{out} 达到同一值：

$$\Delta V_{out} = -V_{DD} [C_a / (C_a + C_L)] \quad (8.9)$$

由电容比我们可以确定上面哪一种情形成立。两种情形的边界条件可以通过使公式(8.9)中的 ΔV_{out} 等于 V_{Tn} 来确定,从而得到:

$$\frac{C_a}{C_L} = \frac{V_{Tn}}{V_{DD} - V_{Tn}} \quad (8.10)$$

当 (C_a/C_L) 之比小于公式(8.10)确定的条件时情形1成立,否则公式(8.9)成立。总的来说,希望保持 ΔV_{out} 的值在 $|V_{Tp}|$ 以下。动态门的输出可能会连到一个静态反相器上,在这种情况下 V_{out} 过低会引起静态功耗。要注意如果输出电压低于它所驱动的门的开关阈值,电路工作就会出错。

例 8.6 电荷分享

让我们考虑电荷分享对图 8.19 所示动态逻辑门的影响。这个门实现了一个三输入 EXOR 门的功能 $y = A \oplus B \oplus C$ 。第一个要解决的问题是在什么条件下会造成节点 y 上电压降的最坏情况。为了简化分析,忽略负载反相器,并假设在预充电工作期间所有输入位于低电平,所有被隔离的内部节点 (V_a, V_b, V_c 和 V_d) 开始时为 0V。




图 8.19 动态逻辑中电荷分享影响的例子

检查这一具体逻辑功能的真值表显示:输出在 8 种情形中有 4 种处于高电平。最坏情形的输出变化发生在求值阶段有最多数目的内部电容加到输出节点上。这发生在 $\bar{A}BC$ 或 $A\bar{B}C$ 时。于是电压的变化可以通过如公式(8.9)那样使开始的电荷等于最终的电荷而得到,由此求得最坏情况的电压变化为 $30/(30+50)*2.5V=0.94V$ 。为了保证电路正确工作,连接反相器的开关阈值应当在 $2.5 - 0.94 = 1.56V$ 以下。

解决电荷再分布最常用也是最有效的办法是对关键的内部节点预充电,如图 8.20 所示。由于在预充电期间内部节点被充电至 V_{DD} ,电荷分享不再发生。这一方法显然是

以增加面积和电容为代价的。




图 8.20 预充电内部节点来解决电荷分享问题

电容耦合

输出节点相对较高的阻抗使得电路对串扰的影响非常敏感。一条导线布在一个动态节点之上或邻近时，它可能会产生电容耦合而破坏这个浮空节点的状态。另一个同样重要的电容耦合形式是回栅（*backgate*），即输出至输入耦合。考虑图 8.21（a）中的电路，一个动态的两输入 NAND 门驱动一个静态 NAND 门。静态门输入的翻转可能会造成该门的输出（ Out_2 ）变为低电平。这一输出变化又会通过晶体管 M_4 的栅-源和栅-漏电容耦合到这个门的另一个输入（动态节点 Out_1 ）。图 8.21（b）是这一影响的模拟结果。它显示了耦合如何引起动态门的输出 Out_1 显著降低。这进一步使静态 NAND 门的输出不能全程下降至 0V，而有少量的静态功耗损失。如果这一电压降低足够大，电路可能会产生求值错误，即 NAND 不能降到低电平。在设计和布置动态电路的版图时需要特别注意，应尽可能减少电容的耦合。

时钟馈通

电容耦合的一种特殊情况是时钟馈通，它是由在预充电器件的时钟输入和动态输出节点之间的电容耦合引起的效应。耦合电容由预充电器件的栅-漏电容组成，包括了覆盖电容和沟道电容。当下拉网络不导通时，这一电容耦合会在时钟由低至高翻转时引起动态节点的输出上升到 V_{DD} 以上。其次，快速上升和下降的时钟边沿会耦合到信号节点上，这在图 8.21（b）的模拟结果中非常明显。

时钟馈通的危险在于它可能使预充电管正常情况下的反偏结二极管变为正向偏置。这会使电子注入到衬底中，它们可能为附近处于“1”（电平）状态的高阻抗节点所收集，最终导致出错。CMOS 闩锁则是这一注入的另一种可能结果。因此在任何情况下，高速动态电路都应当仔细进行模拟以确保时钟馈通的影响处在允许的范围之内。

以上所有这些考虑表明动态电路的设计很有技巧性并且需要非常仔细。因此只有当

要求很高的性能或具备高水平的自动设计工具时才考虑用它。





图 8.21 说明回栅耦合影响的例子

8.3.4 动态门级连

除了信号完整性问题而外，还有一个重要问题会使动态电路的设计复杂化：直接串联动态门形成多级逻辑结构的方法并不可行。这一问题可以用两个串联的 n 型动态反相器来说明，如图 8.22 (a) 所示。在预充电阶段（即 $CLK=0$ ），两个反相器的输出都被预

充电至 V_{DD} 。假设原始输入 In 为 $0 \rightarrow 1$ 的翻转[见图 8.22 (b)]，在时钟的上升沿，输出 Out_1 开始放电。第二个输出应当维持在预充电状态的 V_{DD} ，因为它的值预计是 1（在求值期间 Out_1 翻转到 0）。然而，输入使 Out_1 放电至 GND 需要有一定的传播延时，因此第二个输出也开始放电。只要 Out_1 仍然比第二个门的开关阈值（它大约等于 V_{Tn} ）高，在 Out_2 和 GND 之间就存在一条导电路径，“宝贵”的电荷就会从 Out_2 上流失。这一导电路径只有在 Out_1 降至 V_{Tn} 并关断 NMOS 下拉管时才被切断。这会使 Out_2 处于一个中间电平上。正确的电平将不会再恢复，因为动态门依靠电容存储，而不像静态门那样具有 dc 恢复功能。电荷损失导致噪声容限降低并可能引起功能出错。




图 8.22 动态 n 型模块的级连

级连问题的出现是由于每一个门的输出（并且也是下一个门的输入）被预充电至 1，这在求值周期开始时可能造成无意的放电。在预充电期间置所有的输入为 0 可以解决这个问题。这样，在预充电之后下拉网络中所有的晶体管都被关断，因此在求值期间不会发生存储电容的错误放电。换言之，只要在求值期间输入只能进行单个的 $0 \rightarrow 1$ 翻转就能保证正确工作晶体管只有在需要的时候才导通，并且每周期最多一次。人们已经设想出许多符合这一规则的设计类型，下面讨论其中最重要的两个。

多米诺逻辑

基本概念 一个多米诺逻辑模块是由一个 n 型动态逻辑块后面接一个静态反相器构成的（见图 8.23）。在预充电期间， n 型动态门的输出被充电至 V_{DD} ，而反相器的输出则置为 0。在求值期间动态门有条件地放电，而反相器则有条件地完成 $0 \rightarrow 1$ 的翻转。如果假设一个多米诺门的所有输入是其他多米诺门的输出，那么就能保证在预充电阶段结束时所有的输入都置 0，因而在求值期间的惟一翻转就是 $0 \rightarrow 1$ 的翻转。因此它符合前面所述的规则。引入静态反相器还有另一个优点，即多米诺门的扇出由一个具有低阻抗输出的静态反相器驱动，因此提高了抗噪声能力。同时由于缓冲器隔离了内部和负载电容，因而减少了动态输出节点的电容。最后，反相器还可以用来驱动一个泄漏器件以抵抗漏电和电荷的重新分布，如图 8.23 的第二级所示。




图 8.23 多米诺 CMOS 逻辑

现在考虑多米诺门串联链的工作情况。在预充电期间，所有的输入都置为 0。在求值期间，第一个多米诺块的输出或者停留在 0 或者从 0→1 翻转，从而影响第二个门。这一影响可以在整个多米诺链上传播，一个接着一个，有如一条崩塌的多米诺骨牌线，多米诺逻辑由此而得名。多米诺 CMOS 具有下列特点：

- 由于每一个动态门都有一个静态反相器，因此它只能实现非反相逻辑。虽然有一些办法可以解决这一问题，但这仍然是一个主要的限制因素，所以单纯的多米诺设计很少见。
- 可以达到非常高的速度：只存在上升沿的延时，而 t_{pHL} 等于零。可以调整反相器的尺寸使之与扇出匹配，这里扇出已比互补静态 CMOS 情形中小得多，因为每个扇出门只需要考虑一个栅电容。

由于在预充电期间多米诺门的输入在低电平，因此可以考虑取消求值晶体管，因为这可以减少时钟负载并提高下拉的驱动能力。然而取消求值器件会延长预充电周期——预充电过程也必须通过这一逻辑网络逐级传播。考虑图 8.24 所示的逻辑网络，这里已经取消了所有的求值器件。如果在求值期间原始输入 In_1 为 1，那么每一个动态门的输出求值为 0，而每一个静态反相器的输出为 1。在时钟下降沿预充电操作开始，进一步假设 In_1 为高至低的翻转。第二个门的输入最初为高电平， In_2 需要两个门的延时才能被驱动至低电平。而在这之前第二个门不能预充电它的输出，因为它的下拉网络会与预充电器件竞争。同样，第三个门必须等到第二个门预充电之后才能开始预充电。因此，预充电这个逻辑电路所需要的时间等于它的关键路径。另一个重要的负面影响是当上拉和下拉器件同时导通时的额外功耗。因此一个较好的做法是总是采用求值器件。




图 8.24 取消求值晶体管时预充电的传播效应

解决多米诺逻辑非反相的问题 多米诺逻辑的一个主要局限是只能实现非反相逻辑。这一要求限制了广泛采用纯多米诺逻辑。然而已有几种方法可以解决这个问题。图 8.25 为解决这个问题的一种方法——利用简单的布尔变换（如 De Morgan 定理）来重新组织该逻辑。可惜的是这类优化并不总是可行的，因此也许必须采用更为一般的方法。




图 8.25 重构逻辑使之能采用非反相的多米诺逻辑实现

解决这个问题的一般方法（但代价较高）是采用差分逻辑。**双轨多米诺（Dual-rail domino）**在原理上类似于前面讨论的 DCVSL 结构，但它采用一个预充电负载而不是一个静态交叉耦合的 PMOS 负载。图 8.26 为一个 AND/NAND 差分逻辑门的电路图。注意，所有输入来自其他的差分多米诺门。它们在预充电阶段为低电平，而在求值期间完成有条件的 $0 \rightarrow 1$ 翻转。采用差分逻辑有可能实现任何随意的功能。但这是以增加功耗为代价的，因为不论输入为何值每个时钟周期必定有一次翻转，这是因为 0 或者 $\bar{0}$ 必定有一个要发生 $0 \rightarrow 1$ 的翻转。晶体管 M_{f1} 和 M_{f2} 的作用是在时钟较长时间处于高电平时仍保持该电路为静态（泄漏器）。注意这一电路不是有比电路，尽管存在 PMOS 上拉器件！由于它的高性能，所以这一差分方法非常流行，它已用在几个微处理器产品中。




图 8.26 简单的双轨（差分）多米诺逻辑门

多米诺逻辑门的优化 有几种优化多米诺逻辑的方法。最明显的性能优化就是调整静态反相器中晶体管的尺寸。当多米诺电路中包含有求值器件时，所有的门都同时预充电，因此预充电只需两个门的延时——使动态门的输出充电至 V_{DD} 及驱动反相器的输出至低电平。求值期间的关键路径则是通过动态门的下拉路径及通过静态反相器的 PMOS 上拉晶体管。因此为了在求值期间加速电路，静态反相器的 β 比值应当较大，使它的开关阈值比较接近 V_{DD} 。这可以通过采用一个较小（最小尺寸）的 NMOS 器件和一个较大的 PMOS 器件来实现。最小尺寸的 NMOS 只影响预充电时间，这一时间一般很有限，因为所有的门同时预充电。采用大的 β 比值的惟一缺点是降低了噪声容限。因此设计者在确定器件尺寸的时候应当同时考虑降低噪声容限及性能的影响。

目前许多不同的多米诺逻辑已被提出。一种减少面积的优化方法是多输出多米诺逻辑（multiple-output domino logic）。它的基本原理显示在图 8.27 中。它利用了这样一个事实：某些输出是其他输出的子集，因此在一个门中可以产生许多逻辑功能。在本例中，由于 $O_3 = C+D$ 出现在所有三个输出中，所以它在下拉网络的底部实现。由于 O_2 等于 $B \cdot O_3$ ，所以它可以再次利用 O_3 。注意，内部节点必须预充电至 V_{DD} 以产生正确的结果。如果内部节点都要预充电到 V_{DD} 那么驱动预充电器件的器件数目并没有减少。然而求值晶体管的数目大大减少了，因为它们为多个输出所共享。

图 8.28 的组合多米诺（compounddomino）则代表对通用多米诺门的另一种优化，它也是使晶体管的数目尽可能减少。它不是每个动态门都驱动一个静态反相器，而是可以借助一个复合静态 CMOS 门把多个动态门的输出组合起来，如图 8.28 所示三个动态结构（即实现 $O_1 = \overline{ABC}$ ， $O_2 = \overline{DEF}$ 和 $O_3 = \overline{GH}$ ）的输出用一个实现 $O = \overline{(O_1 + O_2)} O_3$ 的复合 CMOS 静态门组合起来。以这一方式实现的总逻辑功能为 $O = ABCDEF + GH$ 。

组合多米诺是构成复杂动态逻辑门非常有用的工具。较大的（上下）堆叠的动态结构由扇出较小的并行结构及复合 CMOS 门所代替。例如，一个扇入很大的多米诺 AND 门可以实现为一组并行的扇入较小的动态 NAND 结构及一个静态的 NOR 门。在组合多米诺中一个重要的考虑是与回栅耦合相关的问题。必须仔细确保动态节点不受静态门输出与动态节点输出之间耦合的影响。




图 8.27 多输出多米诺逻辑




图 8.28 在动态门输出端使用复合静态门的组合多米诺逻辑

np-CMOS

串联动态逻辑的另一种方法是 *np-cmos*，它使用两种类型（*n* 型树和 *p* 型树）的动态逻辑，因而避免了在关键路径中由多米诺逻辑引入的额外静态反相器。在 *p* 型树逻辑门中，用 PMOS 器件构成一个上拉逻辑网络，包括一个 PMOS 求值管，如图 8.29 所示。NMOS 预充电管在预充电期间驱动输出至低电平。在求值期间取决于它的输入，输出将

The diagram illustrates a crossbar connection between a Product Decoder Network (PDN) and a Product User Network (PUN). The PDN block receives multiple inputs (In_1, In_2, In_3) and produces an output (Out_1). This output is fed into the PUN block as one of its inputs (In_4). The PUN block generates an output (Out_2). Both networks are synchronized by a common clock signal (CLK), which is applied to their internal PMOS (M_p) and NMOS (M_e) control transistors. The outputs are routed to other components: Out_1 goes "To other N-blocks" and Out_2 goes "To other P-blocks".

np -cmos 逻辑利用了 n 型树和 p 型树逻辑门之间的对偶性来消除串级问题。如果 n 型树逻辑门由 CLK 控制, p 型树门用 $\overline{CLK}$ 控制, 则 n 型树门可以直接驱动 p 型树门, 反之亦然。与多米诺一样, n 型树门的输出在连至另一个 n 型树门时必须通过一个反相器。在预充电阶段 ($CLK=0$), n 型树门的输出 Out_1 被充电至 V_{DD} , 而 p 型树门的输出 Out_2 被预放电至 $0V$ 。由于 n 型树门与 PMOS 上拉器件相连, p 型树的 PUN 此时关断。在求值期间, n 型树门的输出只能进行 $1 \rightarrow 0$ 的翻转, 有条件地导通在 p 型树中的一些晶体管。这就保证了不会发生 Out_2 的错误放电。同样 n 型树结构块连在 p 型树门后面不会有任何问题, 因为 n 型门的输入被预充电至 $0V$ 。 np -CMOS 逻辑的缺点是由于在逻辑网络中 PMOS 管的电流驱动较弱, 所以 p 型树模块比 n 型树模块慢。要使它们的传播延时相等需要额外的面积。同样, 由于缺少缓冲器, 在门之间也存在与动态节点的连线。