# PA1:Unsigned Multiplier and Unsigned Divider

# Multiplier:

Area:  $1125.978\mu m^2$  slack: 4.3324

Divider:

Area:  $1250.2\mu m^2$  slack: 4.2589

學生:李勁磊

學號:B11107048

## - Screenshots and descriptions of each module:

## 1. 乘法器:

#### Multiplicand:

1 ~ 2	設定基本的接腳
3	讓輸出在 Reset = 1 時設定 output 刷新

#### ALU:

```
| module ALU(input [31:0] Src 1, input [31:0] Src 2,
| output wire Carry, output wire [31:0] Result);
| //assign (Carry, Result) = (flag == 1) ? (Src 1 + Src 2) : 33'b0;
| // Internal wires | wire [8:0] Carry internal;
| wire [31:0] Sum;
| assign Carry_internal[0] = 1'b0;
| // Generate & CLA4 blocks | genvar i;
| generate | for (i = 0; i < 8; i = i + 1) begin : CLA4_BLOCK |
| wire [3:0] A = Src 1[i*4 +: 4];
| wire [3:0] B = Src 2[i*4 +: 4];
| wire [3:0] G, P, C;
| assign G = A & B;
| assign F = A ^ B;
| assign C[0] = Carry_internal[i];
| assign C[1] = G[0] | (P[0] & C[0]); |
| assign C[2] = G[1] | (P[1] & G[0]) | (P[1] & G[0]) | (P[2] & F[1] & F[0] & C[0]);
| assign Carry_internal[i+1] = G[3] | (P[3] & G[2]) | (P[3] & P[2] & G[1]) |
| assign Sum[i*4 +: 4] = P ^ C;
| end endgenerate |
| assign Result = Sum;
| assign Carry = Carry_internal[0];
```

1 ~ 2	宣告接腳
13 ~ 32	使用 CLA 電路來組成 32bit adder

#### Control:

```
module Control(input Run, input Reset, input clk,
                  output reg Ready, output reg pre_finish);
           reg [6:0] step_count;
 4
           initial begin
              step_count = 0;
 6
              Ready = 0;
           end
 8
           always@(*) begin
 9
              if(Reset == 1) begin
                  Ready = 0;
                  pre_finish = 0;
               else if (step_count == 32) begin
                 pre_finish = 1;
14
16
               else if(step_count == 33) begin
                  Ready = 1;
              end
19
           end
           always@(posedge clk) begin
               if(Reset == 1) begin
                  step_count = 0;
24
               else if (Run == 1 && step_count < 33) begin
                 step_count = step_count + 1;
26
           end
28 endmodule
```

1 ~ 3	宣告一些基本的接腳
8 ~ 28	輸出總共有2之接腳,Ready 跟 pre_finish,pre_finish 是用來穩定 output 訊號的,因為有些時候輸出會讀到上一個 state 的狀態

#### Product:

```
module Product(input [31:0]Multiplier_in, input pre_finish, input ALU_carry
,input [31:0] ALU_result, input Reset, input clk, input Run,
input Ready, output reg [63:0] Product, output wire add_flag);
 2
 4
                initial begin
 5
                      Product = 64'b0;
                end
                assign add_flag = (Product[0] == 1) ? 1: 0;
 8
                always@(posedge clk) begin
  if(Reset == 1) begin
 9
                           Product <= {32'b0, Multiplier_in};</pre>
                      end
13
14
                      if(Run == 1 && pre_finish == 0) begin
                           if(Product[0] == 1) begin
Product[63:31] <= {ALU_carry, ALU_result};</pre>
16
17
                                 Product[30:0] <= Product[31:1];
                           end
                           else begin
19
                                 Product[63:0] <= {1'b0, Product[63:1]};</pre>
20
                           end
                      end
                end
23
      endmodule
```

1 ~ 6	宣告一些基本的接腳
7	輸出是否需要進行加法的訊號,讓 ALU 可以先進行加法
9 ~ 22	如果在步數在32之前執行加法的功能,如果是32步以上
	就保值結果

### 2. 除法器:

#### Divisor:

```
module Divisor(input Reset, input [31:0] Divisor_in,

output wire [31:0] Divisor_out);

assign Divisor_out = (Reset == 1) ? Divisor_in : Divisor_out;

endmodule
```

1 ~ 2	宣告一些基本的接腳
3	如果輸入 Reset = 1,那就刷新輸出,反之保持先前的結果

#### ALU:

1 ~ 2	宣告接腳
10~33	使用 CLA 電路來組成 32bit 減法

#### Control:

```
module Control(input Run, input Reset, input clk,
 2
                        output reg Ready, output reg pre finish);
 3
            reg [6:0] step_count;
 4
            initial begin
 5
                step_count = 0;
                Read\overline{y} = 0;
 6
 7
                pre_finish = 0;
 8
            end
 9
            always@(*) begin
10
                if(Reset == 1) begin
                    Ready = 0;
11
                    pre_finish = 0;
12
13
                end
14
                else if(step_count == 32) begin
15
                    pre finish = 1;
16
                end
17
                else if(step_count == 33) begin
18
                   Ready = 1;
19
                end
            end
20
21
            always@(posedge clk) begin
22
                if(Reset == 1) begin
23
                    step count = 0;
24
                end
25
                else if (Run == 1 && step count < 33) begin
26
                    step count <= step count + 1;
27
28
            end
29
       endmodule
```

1 ~ 8	宣告一些 output 接腳跟 reg 的 initial 狀態
9~29	如果 Reset = 0 重置輸出接腳,根據次數輸出對應的接腳

#### Remainder:

```
input ALU_carry, output reg [63:0]Remainder_out);
        reg step count;
        always@(posedge clk) begin
if(Reset == 1) begin
                 Remainder out <= {31'b0, Dividend in, 1'b0};
                  step_count <= 0;
             end
             else if(Run == 1 && pre_finish == 0) begin
   if(ALU_carry == 0) begin
        Remainder_out[63:32] <= {ALU_result[30:0], Remainder_out[31]};</pre>
                      Remainder_out[31:0] <= {Remainder_out[30:0], 1'b1};</pre>
                  end
                  else begin
                      Remainder_out[63:0] <= {Remainder_out[62:0], 1'b0};</pre>
             end
             else if(pre_finish == 1 && Ready == 0) begin
   if(step_count == 0) begin
        Remainder_out[63:32] <= {1'b0, Remainder_out[62:33]};</pre>
                      step_count <= 1;
                 end
             end
        end
endmodule
```

5 ~ 25	如果 Run = 1 執行正常的除法,如果 pre_finish = 1 Ready =
	0 執行餘數的左移,如果 Ready=1 保持結果

# = . Descriptions test commands for each module:

# Multiplier test bench:

測試不同種 input 的情況:有正常的輸入、由F乘到最大值、乘零、最大乘最大的所有情況

## Divider test bench:


測試不同種 input 的情況:除數大於被除數、被除數大於除數、隨機數值的除法

Multiplier Test Bench	Divider Test Bench
1 0000000F_0000000F 2 0000FFFF_0000000F 3 FFFFFFFFF_0000000F 4 00000000_FFFFFFFF 5 FFFFFFFF_FFFFFFF 6 12345678_12345678	1 FFFFFFE_FFFFFFF 2 0000000F_0000000F 3 0000FFFF_0000000F 4 FFFFFFFFF_0000000F 5 00000000_FFFFFFFFF 6 0000000F_FFFFFFFF 7 FFFFFFFFFFFFFF 8 87654321_12345678


# 三、Stimulation Result:


# Multiplier:

Input Signal	Ideal output
0000000F_0000000F	00000000000000e1
實際波形輸出	
/ //tb_CompMultiplier /Reset	
Input Signal	Ideal output
0000FFFF_0000000F	0000000000efff1
實際波形輸出	
# /tb_CompMultipler/Reset 1  # /tb_CompMultipler Run 0  # /tb_CompMultipler Multiplicand 0  # /tb_CompMultipler Multiplicand 0  # /tb_CompMultipler Product 0  # /tb_CompMultipler Resedy StD  # /tb_CompMultipler Resedy 0  # /tb_CompMultipler Resedy 0  # /tb_CompMultipler Resedy 0  # /tb_CompMultipler /dx 0  # /tb_Comp	
Input Signal	Ideal output
FFFFFF_0000000F	000000efffffff1
實際波形輸出	
# //tb_CompMultiplier/Reset 1 # //tb_CompMultiplier/Reset 1 # //tb_CompMultiplier/Multiplier //tb_CompMultiplier/Product 00000000 (############################	
Input Signal	Ideal output
00000000_FFFFFFF	000000000000000
實際波形輸出	
## / // // // // // // // // // // // //	
Input Signal	Ideal output
FFFFFFF_FFFFFFF	ffffffe00000001
實際波形輸出	
## / //tb_ComptAultsplier /Reset	
Input Signal	Ideal output
12345678_12345678	014b66dc1df4d840
實際波形輸出	



## Divider:





## 四、Conclusion and insight on this homework.:

在這次做報告的過程中發生很多小插曲,我原本是打算使用 finite state machine 來進行編寫,然後已經寫好之後才知道原來會限 制 clk 的數量,所以我之前的程式直接不能使用,後來我全部從新寫,花了很多時間才完成。

另外一個問題就是有些時候 Ready 訊號跳起來時,output 的數值也是正確的,但是在 tb\_out 那個檔案中卻會發現輸出卻是上一個狀態的數值,所以最後我只好多一個 clk 來穩定輸出,讓 tb 讀到的數值是正確的。

最後我發現如果直接用 A+B 或是 A-B, ALU 的面積會變得很大, 所以後來我詢問其他同學有沒有甚麼方法, 所以我救參考他們的經驗加上 chatGPT, 成功的寫出 look ahead 的加減法器。