

PA3: Pipeline MIPS CPU

Part3:

Area: $18365\mu m^2$ slack: 1.69

學生：李勁磊

學號：B11107048

一、Screenshots and descriptions of each module:

ALU:

通過調整 ADD、SUB、func、shift 的數值以減小面積

```
1  `define ADD 2'b01
2  `define SUB 2'b10
3  `define SLL 2'b00
4  `define OR 2'b11
5
6  module ALU(
7      input [31:0] Src1,
8      input [31:0] Src2,
9      input [1:0] func,
10     input [4:0] shift,
11     output reg [31:0] Result);
12
13     wire [8:0] Carry_internal;
14     wire [31:0] Sum;
15     wire [31:0] ADD_SUB_Src2;
16     // Generate 8 CLA4 blocks
17     assign Carry_internal[0] = (func == `ADD) ? 0 : (func == `SUB) ? 1'b0;
18     assign ADD_SUB_Src2 = (func == `ADD) ? Src2:
19                          (func == `SUB) ? ~Src2: 32'b0;
20
21     genvar i;
22     generate
23     for (i = 0; i < 8; i = i + 1) begin : CLA4_BLOCK
24         wire [3:0] A = Src1[i*4 +: 4];
25         wire [3:0] B = ADD_SUB_Src2[i*4 +: 4];
26         wire [3:0] G, P, C;
27
28         assign G = A & B;
29         assign P = A ^ B;
30
31         assign C[i] = Carry_internal[i];
32         assign C[i+1] = G[i] | (P[i] & C[i]);
33         assign C[i+2] = G[i+1] | (P[i+1] & G[i]) | (P[i+1] & P[i] & C[i]);
34         assign C[i+3] = G[i+2] | (P[i+2] & G[i+1]) | (P[i+2] & P[i+1] & G[i]) | (P[i+2] & P[i+1] & P[i] & C[i]);
35         assign Carry_internal[i+1] = G[i+3] | (P[i+3] & G[i+2]) | (P[i+3] & P[i+2] & G[i+1]) |
36                                     (P[i+3] & P[i+2] & P[i+1] & G[i]) | (P[i+3] & P[i+2] & P[i+1] & P[i] & C[i]);
37     end
38     endgenerate
39
40     always@(*) begin
41         case(func)
42             `ADD: begin
43                 Result = Sum;
44             end
45             `SUB: begin
46                 Result = Sum;
47             end
48             `SLL: begin
49                 Result = Src1 << shift;
50             end
51             `OR: begin
52                 Result = Src1 | Src2;
53             end
54         endcase
55     end
56 endmodule
```

1~11	宣告接腳
12~42	CLA 電路合成
40~56	執行計算

Control:

將每個狀態的 control signal 分別寫出，讓每個 block 可以正常運作

```
1  `define ori_op 4'b1101
2  `define lw_op 4'b0011
3  `define sw_op 4'b1011
4  `define addi_op 4'b1001
5  `define R_TYPE_op 4'b0000
6
7  `define R_type 2'b00
8  `define ADD 2'b01
9  `define SUB 2'b10
10 `define OR 2'b11
11
12 module Control(
13     input wire [3:0] OpCode,
14     output reg [1:0] ALU_OP,
15     output reg Reg_Dst,
16     output reg Reg_w,
17     output reg ALU_src,
18     output reg Mem_to_reg,
19     output reg Mem_w
20 );
21
22 always@(*) begin
23     if(OpCode == `R_TYPE_op) begin
24         Reg_Dst = 1;
25         Reg_w = 1;
26         ALU_OP = `R_type;
27         ALU_src = 0;
28         Mem_to_reg = 0;
29         Mem_w = 0;
30     end
31     else if(OpCode == `addi_op) begin
32         Reg_Dst = 0;
33         Reg_w = 1;
34         ALU_OP = `ADD;
35         ALU_src = 1;
36         Mem_to_reg = 0;
37         Mem_w = 0;
38     end
39     else if(OpCode == `sw_op) begin
40         Reg_Dst = 0;
41         Reg_w = 0;
```

```
42         ALU_OP = `ADD;
43         ALU_src = 1;
44         Mem_to_reg = 0;
45         Mem_w = 1;
46     end
47     else if(OpCode == `lw_op) begin
48         Reg_Dst = 0;
49         Reg_w = 1;
50         ALU_OP = `ADD;
51         ALU_src = 1;
52         Mem_to_reg = 1;
53         Mem_w = 0;
54     end
55     else if(OpCode == `ori_op) begin
56         Reg_Dst = 0;
57         Reg_w = 1;
58         ALU_OP = `OR;
59         ALU_src = 1;
60         Mem_to_reg = 0;
61         Mem_w = 0;
62     end
63     else begin
64         Reg_Dst = 1'b?;
65         Reg_w = 0;
66         ALU_OP = 2'b?;
67         ALU_src = 1'b?;
68         Mem_to_reg = 1'b?;
69         Mem_w = 0;
70     end
71 end
72 endmodule
```

1~20	宣告接腳
22~70	將每種可能寫出來

RF:

在 negedge 時把資料寫入

```
35 module RF(  
36     // Outputs  
37     output wire [31:0] RsData,  
38     output wire [31:0] RtData,  
39     // Inputs  
40     input wire [4:0] RsAddr,  
41     input wire [4:0] RtAddr,  
42     input wire [4:0] RdAddr,  
43     input wire [31:0] RdData,  
44     input wire RegWrite,  
45     input wire clk  
46 );  
47  
48 /*  
49  * Declaration of inner register.  
50  * CAUTION: DONT MODIFY THE NAME AND SIZE.  
51  */  
52 reg [31:0] R[0:`REG_MEM_SIZE - 1];  
53 assign RsData = R[RsAddr];  
54 assign RtData = R[RtAddr];  
55  
56 always@(negedge clk) begin  
57     if(RegWrite == 1) begin  
58         R[RdAddr] = RdData;  
59     end  
60 end  
61 endmodule
```

35~46	宣告接腳
48~61	控制讀出跟寫入訊號

DM

讓資料讀取用 combinational 寫入用 negedge

<pre> 35 module DM (36 // Outputs 37 output reg [31:0] MemReadData, 38 // Inputs 39 input wire [31:0] MemAddr, 40 input wire [31:0] MemWriteData, 41 input wire MemWrite, 42 input wire clk); 43 44 /* 45 * Declaration of inner register. 46 * CAUTION: DONT MODIFY THE NAME AND SIZE. 47 */ 48 reg [7:0] DataMem[0:`DATA_MEM_SIZE - 1]; 49 50 assign MemReadData = {DataMem[MemAddr], DataMem[MemAddr + 1], DataMem[MemAddr + 2], DataMem[MemAddr + 3]}; 51 52 always@(negedge clk) 53 begin 54 if(MemWrite) begin 55 {DataMem[MemAddr], DataMem[MemAddr + 1], DataMem[MemAddr + 2], DataMem[MemAddr + 3]} <= MemWriteData; 56 end 57 end 58 endmodule </pre>	
35~42	宣告接腳
47~57	控制讀出跟寫入訊號

ALU_control

根據 func_ctrl 跟 ALU_OP 看要控制 ALU 做甚麼運算，在觀察 Opcode 跟 func 後發現其實只要其中幾個幾個 bit 就可以但斷出結果，所以做了一些優化

<pre> 1 `define R_type 2'b00 2 `define ADD 2'b01 3 `define SUB 2'b10 4 `define OR 2'b11 5 `define SLL 2'b00 6 7 `define R_type_ADD 3'b001 8 `define R_type_SUB 3'b011 9 `define R_type_SLL 3'b000 10 `define R_type_OR 3'b101 11 12 module ALU_control(13 input [2:0] funct_ctrl, 14 input [1:0] ALU_OP, 15 output reg [1:0] ALU_function 16); 17 18 always@(*) begin 19 if(ALU_OP == `R_type) begin 20 case(funct_ctrl) 21 `R_type_ADD: begin 22 ALU_function = `ADD; 23 end 24 `R_type_SUB: begin 25 ALU_function = `SUB; 26 end 27 `R_type_SLL: begin 28 ALU_function = `SLL; 29 end 30 `R_type_OR: begin 31 ALU_function = `OR; 32 end 33 endcase 34 end 35 else begin 36 ALU_function = ALU_OP; 37 end 38 end 39 40 endmodule </pre>	
---	--

1~4	宣告接腳
20~38	只寫出 R_type 的 funct_ctrl 的部分，其他部分對不同的功能做排序，以減少面積。

Pipeline register:

將每個 state 的 register 分成一個大的 reg

```

1  module pipeline_register_1(
2      input [29:0] instruction,
3      input clk,
4      input stall,
5      output reg [29:0] stage1
6  );
7      always@(posedge clk) begin
8          if(!stall) begin
9              stage1 <= instruction;
10         end
11     end
12 endmodule
13 module pipeline_register_2(
14     input [109:0]input_bus,
15     input clk,
16     output reg [109:0]stage2 // shift, ALU_op, ALU_OP
17 );
18     always@(posedge clk) begin
19         stage2 <= input_bus;
20     end
21 endmodule
22 module pipeline_register_3(
23     input [71:0]input_bus,
24     input clk,
25     output reg [71:0] stage3
26 );
27     always@(posedge clk) begin
28         stage3 <= input_bus;
29     end
30 endmodule
31 module pipeline_register_4(
32     input [70:0]input_bus,
33     input clk,
34     output reg [70:0] stage4
35 );
36     always@(posedge clk) begin
37         stage4 <= input_bus;
38     end
39 endmodule

```

IM:

使用 assign 把 IM 的資料傳入 CPU

```

35 module IM(
36     // Outputs
37     output wire [31:0] Instr,
38     // Inputs
39     input wire [31:0] InstrAddr
40 );
41
42 /*
43  * Declaration of instruction memory.
44  * CAUTION: DONT MODIFY THE NAME AND SIZE.
45  */
46 reg [7:0]InstrMem[0:`INSTR_MEM_SIZE - 1];
47 assign Instr = {InstrMem[InstrAddr],InstrMem[InstrAddr + 1], InstrMem[InstrAddr + 2], InstrMem[InstrAddr + 3]};
48 endmodule

```

二、Descriptions test commands for each module:

R type:

1	addu \$20, \$1, \$2	分別測試:
2	addu \$21, \$31, \$29	正常的數值相加
3	addu \$22, \$23, \$24	最大最小值的相加
4	addu \$23, \$24, \$25	
5	subu \$24, \$31, \$8	正常的數值相減
6	subu \$25, \$6, \$5	
7	subu \$26, \$26, \$27	
8	sll \$27, \$31, 4	小減大
9	sll \$28, \$31, 8	0 減 0
10	sll \$1, \$31, 31	
11	or \$2, \$8, \$9	左移
12	or \$3, \$29, \$29	
13	or \$4, \$2, \$0	OR 功能測試

1	// Instruction Memory in Hex	38	// subu \$26, \$26, \$27
2	// addu \$20, \$1, \$2	39	// 000000 11010 11011 11010 00000 100011
3	// 000000 00001 00010 10100 00000 100001	40	03 // Addr = 0x18
4	00 // Addr = 0x00	41	5B // Addr = 0x19
5	22 // Addr = 0x01	42	D0 // Addr = 0x1A
6	A0 // Addr = 0x02	43	23 // Addr = 0x1B
7	21 // Addr = 0x03	44	// sll \$27, \$31, 4
8	// addu \$21, \$31, \$29	45	// 000000 11111 00000 11011 00100 000000
9	// 000000 11111 11101 10101 00000 100001	46	03 // Addr = 0x1C
10	03 // Addr = 0x04	47	E0 // Addr = 0x1D
11	FD // Addr = 0x05	48	D9 // Addr = 0x1E
12	A8 // Addr = 0x06	49	00 // Addr = 0x1F
13	21 // Addr = 0x07	50	// sll \$28, \$31, 8
14	// addu \$22, \$23, \$24	51	// 000000 11111 00000 11100 01000 000000
15	// 000000 10111 11000 10110 00000 100001	52	03 // Addr = 0x20
16	02 // Addr = 0x08	53	E0 // Addr = 0x21
17	F8 // Addr = 0x09	54	E2 // Addr = 0x22
18	B0 // Addr = 0x0A	55	00 // Addr = 0x23
19	21 // Addr = 0x0B	56	// sll \$1, \$31, 31
20	// addu \$23, \$24, \$25	57	// 000000 11111 00000 00001 11111 000000
21	// 000000 11000 11001 10111 00000 100001	58	03 // Addr = 0x24
22	03 // Addr = 0x0C	59	E0 // Addr = 0x25
23	19 // Addr = 0x0D	60	0F // Addr = 0x26
24	B8 // Addr = 0x0E	61	C0 // Addr = 0x27
25	21 // Addr = 0x0F	62	// or \$2, \$8, \$9
26	// subu \$24, \$31, \$8	63	// 000000 01000 01001 00010 00000 100101
27	// 000000 11111 01000 11000 00000 100011	64	01 // Addr = 0x28
28	03 // Addr = 0x10	65	09 // Addr = 0x29
29	E8 // Addr = 0x11	66	10 // Addr = 0x2A
30	C0 // Addr = 0x12	67	25 // Addr = 0x2B
31	23 // Addr = 0x13	68	// or \$3, \$29, \$29
32	// subu \$25, \$6, \$5	69	// 000000 11101 11101 00011 00000 100101
33	// 000000 00110 00101 11001 00000 100011	70	03 // Addr = 0x2C
34	00 // Addr = 0x14	71	BD // Addr = 0x2D
35	C5 // Addr = 0x15	72	18 // Addr = 0x2E
36	C8 // Addr = 0x16	73	25 // Addr = 0x2F
37	23 // Addr = 0x17	74	// or \$4, \$2, \$0
		75	// 000000 00010 00000 00100 00000 100101
		76	00 // Addr = 0x30
		77	40 // Addr = 0x31
		78	20 // Addr = 0x32
		79	25 // Addr = 0x33

I type:

<pre> 1 addiu \$20, \$2, 0x0000_0007 2 addiu \$21, \$31, 0x0000_0001 3 addiu \$22, \$13, 0xFFFF_FFFE 4 sw \$0, 5(\$29) 5 sw \$19, 4(\$29) 6 sw \$7, 16(\$29) 7 sw \$9, 12(\$19) 8 lw \$23, 9(\$29) 9 lw \$24, 16(\$29) 10 lw \$25, 16(\$12) 11 ori \$26, \$30, 0x1234_1234 12 ori \$27, \$3, 0x3333_3333 </pre>	<p>分別測試:</p> <p>正常加法</p> <p>最大值加 1</p> <p>零加其他數值</p> <p>存數值</p> <p>讀數值</p> <p>OR 功能測試</p>
<pre> 1 // Instruction Memory in Hex 2 // addiu \$20, \$2, 0x0000_0007 3 // 001001 00010 10100 0000000000000111 4 24 // Addr = 0x00 5 54 // Addr = 0x01 6 00 // Addr = 0x02 7 07 // Addr = 0x03 8 // addiu \$21, \$31, 0x0000_0001 9 // 001001 11111 10101 0000000000000001 10 27 // Addr = 0x04 11 F5 // Addr = 0x05 12 00 // Addr = 0x06 13 01 // Addr = 0x07 14 // addiu \$22, \$13, 0xFFFF_FFFE 15 // 001001 01101 10110 1111111111111110 16 25 // Addr = 0x08 17 B6 // Addr = 0x09 18 FF // Addr = 0x0A 19 FE // Addr = 0x0B 20 // sw \$0, 5(\$29) 21 // 101011 11101 00000 0000000000000101 22 AF // Addr = 0x0C 23 A0 // Addr = 0x0D 24 00 // Addr = 0x0E 25 05 // Addr = 0x0F 26 // sw \$19, 4(\$29) 27 // 101011 11101 10011 0000000000000100 28 AF // Addr = 0x10 29 B3 // Addr = 0x11 30 00 // Addr = 0x12 31 04 // Addr = 0x13 32 // sw \$7, 16(\$29) 33 // 101011 11101 00111 0000000000001000 34 AF // Addr = 0x14 35 A7 // Addr = 0x15 36 00 // Addr = 0x16 37 10 // Addr = 0x17 38 // sw \$9, 12(\$19) 39 // 101011 10011 01001 0000000000001100 40 AE // Addr = 0x18 41 69 // Addr = 0x19 42 00 // Addr = 0x1A 43 0C // Addr = 0x1B </pre>	<pre> 44 // lw \$23, 9(\$29) 45 // 100011 11101 10111 0000000000001001 46 8F // Addr = 0x1C 47 B7 // Addr = 0x1D 48 00 // Addr = 0x1E 49 09 // Addr = 0x1F 50 // lw \$24, 16(\$29) 51 // 100011 11101 11000 0000000000001000 52 8F // Addr = 0x20 53 B8 // Addr = 0x21 54 00 // Addr = 0x22 55 10 // Addr = 0x23 56 // lw \$25, 16(\$12) 57 // 100011 01100 11001 0000000000001000 58 8D // Addr = 0x24 59 99 // Addr = 0x25 60 00 // Addr = 0x26 61 10 // Addr = 0x27 62 // ori \$26, \$30, 0x1234_1234 63 // 001101 11110 11010 0001001000110100 64 37 // Addr = 0x28 65 DA // Addr = 0x29 66 12 // Addr = 0x2A 67 34 // Addr = 0x2B 68 // ori \$27, \$3, 0x3333_3333 69 // 001101 00011 11011 0011001100110011 </pre>

Test bench with Hazard:

<pre> 1 addu \$1, \$1, \$2 2 addu \$1, \$1, \$10 3 addu \$1, \$1, \$11 4 addu \$1, \$1, \$12 5 subu \$28, \$1, \$2 6 subu \$28, \$28, \$10 7 subu \$28, \$28, \$11 8 subu \$28, \$28, \$12 9 lw \$20, 5(\$29) 10 or \$21, \$20, \$6 11 lw \$22, 5(\$29) 12 sll \$23, \$22, 4 13 sw \$29, 8(\$29) 14 or \$24, \$8, \$6 15 addu \$2, \$13, \$14 16 addu \$3, \$2, \$14 17 addu \$4, \$2, \$3 18 subu \$5, \$13, \$14 19 subu \$6, \$5, \$14 20 subu \$7, \$6, \$5 21 addiu \$8, \$13, 1 22 addiu \$9, \$8, 1 23 addiu \$10, \$8, 1 24 ori \$11, \$10, 0xFF00 </pre>	<p>測試 forwarding 跟 Data Hazard 、 lw 後面接 R type 測資</p>
<pre> 1 // Instruction Memory in Hex 2 // addu \$1, \$1, \$2 3 // 000000 00001 00010 00001 00000 100001 4 00 // Addr = 0x00 5 22 // Addr = 0x01 6 08 // Addr = 0x02 7 21 // Addr = 0x03 8 // addu \$1, \$1, \$10 9 // 000000 00001 01010 00001 00000 100001 10 00 // Addr = 0x04 11 2A // Addr = 0x05 12 08 // Addr = 0x06 13 21 // Addr = 0x07 14 // addu \$1, \$1, \$11 15 // 000000 00001 01011 00001 00000 100001 16 00 // Addr = 0x08 17 2B // Addr = 0x09 18 08 // Addr = 0x0A 19 21 // Addr = 0x0B 20 // addu \$1, \$1, \$12 21 // 000000 00001 01100 00001 00000 100001 22 00 // Addr = 0x0C 23 2C // Addr = 0x0D 24 08 // Addr = 0x0E 25 21 // Addr = 0x0F 26 // subu \$28, \$1, \$2 27 // 000000 00001 00010 11100 00000 100011 28 00 // Addr = 0x10 29 22 // Addr = 0x11 30 E0 // Addr = 0x12 31 23 // Addr = 0x13 32 // subu \$28, \$28, \$10 33 // 000000 11100 01010 11100 00000 100011 34 03 // Addr = 0x14 35 8A // Addr = 0x15 36 E0 // Addr = 0x16 37 23 // Addr = 0x17 38 // subu \$28, \$28, \$11 39 // 000000 11100 01011 11100 00000 100011 40 03 // Addr = 0x18 41 8B // Addr = 0x19 </pre>	<pre> 42 E0 // Addr = 0x1A 43 23 // Addr = 0x1B 44 // subu \$28, \$28, \$12 45 // 000000 11100 01100 11100 00000 100011 46 03 // Addr = 0x1C 47 8C // Addr = 0x1D 48 E0 // Addr = 0x1E 49 23 // Addr = 0x1F 50 // lw \$20, 5(\$29) 51 // 100011 11101 10100 0000000000000101 52 8F // Addr = 0x20 53 B4 // Addr = 0x21 54 00 // Addr = 0x22 55 05 // Addr = 0x23 56 // or \$21, \$20, \$6 57 // 000000 10100 00110 10101 00000 100101 58 02 // Addr = 0x24 59 86 // Addr = 0x25 60 A8 // Addr = 0x26 61 25 // Addr = 0x27 62 // lw \$22, 5(\$29) 63 // 100011 11101 10110 0000000000000101 64 8F // Addr = 0x28 65 B6 // Addr = 0x29 66 00 // Addr = 0x2A 67 05 // Addr = 0x2B 68 // sll \$23, \$22, 4 69 // 000000 10110 00000 10111 00100 000000 70 02 // Addr = 0x2C 71 C0 // Addr = 0x2D 72 B9 // Addr = 0x2E 73 00 // Addr = 0x2F 74 // sw \$29, 8(\$29) 75 // 101011 11101 11101 0000000000001000 76 AF // Addr = 0x30 77 BD // Addr = 0x31 78 00 // Addr = 0x32 79 08 // Addr = 0x33 80 // or \$24, \$8, \$6 81 // 000000 01000 00110 11000 00000 100101 82 01 // Addr = 0x34 </pre>

83	06 // Addr = 0x35	124	25 // Addr = 0x50
84	C0 // Addr = 0x36	125	A8 // Addr = 0x51
85	25 // Addr = 0x37	126	00 // Addr = 0x52
86	// addu \$2, \$13, \$14	127	01 // Addr = 0x53
87	// 000000 01101 01110 00010 00000 100001	128	// addiu \$9, \$8, 1
88	01 // Addr = 0x38	129	// 001001 01000 01001 0000000000000001
89	AE // Addr = 0x39	130	25 // Addr = 0x54
90	10 // Addr = 0x3A	131	09 // Addr = 0x55
91	21 // Addr = 0x3B	132	00 // Addr = 0x56
92	// addu \$3, \$2, \$14	133	01 // Addr = 0x57
93	// 000000 00010 01110 00011 00000 100001	134	// addiu \$10, \$8, 1
94	00 // Addr = 0x3C	135	// 001001 01000 01010 0000000000000001
95	4E // Addr = 0x3D	136	25 // Addr = 0x58
96	18 // Addr = 0x3E	137	0A // Addr = 0x59
97	21 // Addr = 0x3F	138	00 // Addr = 0x5A
98	// addu \$4, \$2, \$3	139	01 // Addr = 0x5B
99	// 000000 00010 00011 00100 00000 100001	140	// ori \$11, \$10, 0xFF00
100	00 // Addr = 0x40	141	// 001101 01010 01011 1111111100000000
101	43 // Addr = 0x41	142	35 // Addr = 0x5C
102	20 // Addr = 0x42	143	4B // Addr = 0x5D
103	21 // Addr = 0x43	144	FF // Addr = 0x5E
104	// subu \$5, \$13, \$14	145	00 // Addr = 0x5F
105	// 000000 01101 01110 00101 00000 100011	146	FF // Addr = 0x60
106	01 // Addr = 0x44	147	FF // Addr = 0x61
107	AE // Addr = 0x45	148	FF // Addr = 0x62
108	28 // Addr = 0x46	149	FF // Addr = 0x63
109	23 // Addr = 0x47	150	FF // Addr = 0x64
110	// subu \$6, \$5, \$14	151	FF // Addr = 0x65
111	// 000000 00101 01110 00110 00000 100011	152	FF // Addr = 0x66
112	00 // Addr = 0x48	153	FF // Addr = 0x67
113	AE // Addr = 0x49	154	FF // Addr = 0x68
114	30 // Addr = 0x4A	155	FF // Addr = 0x69
115	23 // Addr = 0x4B	156	FF // Addr = 0x6A
116	// subu \$7, \$6, \$5	157	FF // Addr = 0x6B
117	// 000000 00110 00101 00111 00000 100011	158	FF // Addr = 0x6C
118	00 // Addr = 0x4C	159	FF // Addr = 0x6D
119	C5 // Addr = 0x4D	160	FF // Addr = 0x6E
120	38 // Addr = 0x4E	161	FF // Addr = 0x6F
121	23 // Addr = 0x4F	162	FF // Addr = 0x70
122	// addiu \$8, \$13, 1		
123	// 001001 01101 01000 0000000000000001		

三、Stimulation Result:

R type:

輸出符合預期

RF output

1	00000001	17	00000002
2	80000000	18	00000037
3	ffffffff	19	00000064
4	00000000	20	00000040
5	ffffffff	21	00000004
6	f7f7f7f7	22	ffffffff
7	7fffffffff	23	00000000
8	80000000	24	00000000
9	ffff0000	25	0000ffff
10	0000ffff	26	88080808
11	0000000a	27	00000000
12	000000a0	28	fffffff0
13	00000002	29	ffffff00
14	00000001	30	00000000
15	00000003	31	ffffffff
16	00000007	32	ffffffff

I type:

輸出結果符合預期

DM out		RF out	
1	ff	1	00000001
2	ff	2	00000001
3	ff	3	00000003
4	ff	4	77777777
5	00	5	7f7f7f7f
6	00	6	f7f7f7f7
7	00	7	7fffffffff
8	40	8	80000000
9	01	9	ffff0000
10	ff	10	0000ffff
11	ff	11	0000000a
12	ff	12	000000a0
13	ff	13	00000002
14	ff	14	00000001
15	ff	15	00000003
16	ff	16	00000007
17	80	17	00000002
18	00	18	00000037
19	00	19	00000064
20	00	20	00000040
		21	0000000a
		22	00000000
		23	0000ffff
		24	ffffffff
		25	80000000
		26	0000ffff
		27	ffffffff
		28	77777777
		29	00000000
		30	00000000
		31	ffffffff
		32	ffffffff

Data Hazard and forwarding 測試:

輸出結果符合預期

DM out (只截圖一部分，因為檔案太長)		RF out			
1	ff	1	00000001	17	00000002
2	ff	2	000000b0	18	00000037
3	ff	3	00000004	19	00000064
4	ff	4	00000007	20	00000040
5	ff	5	0000000b	21	ffffffff
6	ff	6	fffffffffe	22	ffffffff
7	ff	7	fffffffb	23	ffffffff
8	ff	8	fffffffd	24	ffffff0
9	00	9	00000002	25	ffffff
10	00	10	00000003	26	00000000
11	00	11	00000003	27	00000000
12	00	12	0000ff03	28	00000000
13	ff	13	00000002	29	00000001
14	ff	14	00000001	30	00000000
15	ff	15	00000003	31	ffffffff
16	ff	16	00000007	32	ffffffff

Compare PA2(SimpleCPU) with PA3(pipeline CPU):

The synthesis result of DM = 12:

	SimpleCPU	PipelineCPU
Area	14186 μm^2	14811 μm^2
Slack	4.26	1.8081+2.5=4.30
Power	2.92mW	2.81mW
總結:		

在面積方面，SimpleCPU 使用的面積約為 14186，而 PipelineCPU 略高，約為 14811 平方微米。這表示 PipelineCPU 由於其流水線結構，稍增增加了電路的面積需求。

時序延遲 (Slack) 方面，SimpleCPU 的 Slack 為 4.26，而 PipelineCPU 考慮正負源的關係約為 4.30，整體略優於 SimpleCPU，代表 PipelineCPU 在時序上具備更快執行速度。

功耗表現上，SimpleCPU 約為 2.92 mW，PipelineCPU 則稍低為 2.81 mW，顯示流水線設計在功耗控制方面也稍有優勢，因為 register 變多了。

四、Memory Rethinking

IM 跟 DM 皆可以增加 Cache。

將 DM 改成 Cache，判斷 Cache 是否有 miss，如果是那就暫停指令，直到 Cache 從 Data memory 取得資料，如果是 hit 則用一般的讀寫邏輯即可。

如果是將 IM 改成 Cache，判斷 Cache 是否有 miss，如果是那就暫停指令，直到 Cache 從 Instruction memory 取得資料，如果是 hit 則用一般的讀寫邏輯即可。

Cache 需要新增 Read_Miss, Write_Miss 接腳，讓資料沒有被正確讀取時可以 stall CPU 的運作。

五、Conclusion and insight on this homework.:

在寫這個作業時我發現有很多可以優化的部分，像是 Reg_to_Mem 可以把它移到 stage3，這樣 pipeline register 就可以縮小，雖然這樣會讓 slack 變差。另外+4 的那個 adder 我們其實只要 7 個 bit 就可以算到 127，因為 IM 的大小就只有到 128，所以不會有超過的可能。最後 sign extension 我們把它移到 stage 2，這樣可以縮小 pipeline register1 的位元數。通過以上的優化，我們可以把面積縮小大約 $700 \mu m^2$ ，然後 slack 只下降 0.1 左右