١٩٠١ مهر ١٤٠١

گزارش آزمایش اول

سید محمد مهدی رضوی (۹۷۵۲۲۱۵۷)

عنوان آزمایش:

طراحی یک قطعه سخت افزاری نیم جمع کننده (Design half-adder)

سخت افزار مورد نیاز آزمایش:

AND 2 input, XOR 2 input

شرح کار آزمایش:


در ابتدا به کمک گیت and,xor طراحی شماتیک یک نیم جمع کننده را نمایش میدهیم

و در ادامه به کمک زبان verilog یک نیم جمع کننده دو ورودی طراحی میکنیم و به کمک waweform تمامی شکل موج های خروجی های ممکن را نمایش میدهیم.


## شمای سخت افزار نیم جمع کننده (half adder)

به ازای ۴ حالت ممکن که برای ۲ ورودی ما ممکن است ۴ حالت خروجی زیر توسط مدار نیم جمع کننده به دست خواهد آمد.

هر دو ورودی صفر




یک ورودی ۱ و دیگری ۰




شکل ۲

### یک ورودی ۱ و دیگری ۰



شکل ۳

### هر دو ورودی ۱



شکل ۴

# کد سخت افزاری به همراه شکل موج خروجی:

```
imodule Half_adder(A,B,Sum,C_out);
input A;
input B;
output Sum;
output C_out;

xor(Sum,A,B);
and(C_out,A,B);
endmodule
```

#### شکل ۵

در کد بالا قطعه کد مربوط به مدار و خروجی ها و ورودی های نیم جمع کننده را مشاهده می کنید. در زیر شکل موج های خروجی با ورودی های مختلف را مشاهده می کنید:

<b>\$1</b> •	Msgs	
<pre>/Half_adder/A</pre>	1'h1	
/Half_adder/B	1'h0	
👍 /Half_adder/Sum	1'h1	
/Half_adder/C_out	1'h0	

شکل ۶



شکل ۷



شکل ۸

<u> </u>	Msgs				
↓ /Half_adder/A	1'h0				
<pre>4 /Half_adder/B</pre>	1'h0				
👍 /Half_adder/Sum	1'h0				
/ /Half_adder/C_out	1'h0				

شکل ۹