



دانشکده مهندسی کامپیوتر استاد: خانم دکتر پریا دربانی

> سید مهدی رضوی آذر ۱۴۰۱







٢																										.مه	مفد	
۴																						1	T]	$\mathbf{Fli}_{]}$	p-F	'lo	p	
۵ ٧		 	•			•		•			•			•			پ	فلا،							ـازی تست			
٨																			ی	بيتر	ه ۳	ند	ىمار	ک ش	ی یک	راح	ط,	
١.																								(یری	جەگ	نتي	
																							ير	ساو	، تە	ت	رس	+
۴	 																			T-	FF	،	رستح	ِل در	جدو		١	
۴																						-	Γ-F	F.	مدار		۲	
۶									 											ٳۑ	پفلا	ليب	ِج ف	ں مو	شكل		٣	
٨									 														_		جدو		۴	
٩									 										تى	۲ بی	نده	بارن	، شہ	ِیک	مدار		۵	
٥																					w	. •	۱ .	. (/ 1		C	



کلیه مدارهای دیجیتالی که در آزمایشهای قبلی مورد بررسی قرار گرفت ، از نوع ترکیبی بودند ؛ بدان معنا که خروجی مدار دیجیتال تنها تابع ورودیهای مدار هست.

در بسیاری از سیستمها ما با مفهوم حافظه و وابستگی خروجی به مقدار قبلی روبرو هستیم.

مفهوم حافظه با وجود عنصر زمان معنا پیدا خواهدکرد. برای این منظور از مفهوم سیگنال ساعت clock استفاده خواهیمکرد از سادهترین عناصر حافظهای میتوان به فلیپفلاپ اشارهکرد.

انواع مختلفي از فليپفلاپها مانند J-K Flip-Flop و D Flip-Flop و S-R Flip-Flop خواهدبود.

که در جلوتر به پیادهسازی یک فلیپفلاپ از نوع <mark>T Flip-Flop میپردازیم.</mark>



T Flip-Flop

همانطور که از جدول درستی این فلیپفلاپ نیز پرشفاف است ، در صورت وجود لبه بالارونده سیگنال clock و همچنین یک بودن سیگنال T ، فلیپفلاپ خروجی ما را نسبت به خروجی قبلی معکوس خواهدکرد.

همچنین در صورت وجود لبه بالارونده سیگنال clock و همچنین صفر بودن سیگنال T خروجی ما نسبت به حالت قبلی تغییر نخواهدکرد.

در صورت وجود لبه پایین رونده سیگنال clock نیز تغییری در خروجی نخواهیمداشت.


	Trutl	table	
CLK	T	Q _{next}	Comment
Rising edge	0	Q	Hold state
Falling edge	0	Q	Hold state
Rising edge	1	$\overline{\mathbf{Q}}$	Toggle
Falling edge	1	Q	No change

 $Q_{\mathrm{next}}\,$ - "after the clock transition" output


Q - the current output

شكل ۱: جدول درستي T-FF

شکل ۲: مدار T-FF



(ب) مدار دیجیتال T-FF




T-FF مدار در سطح گیت (\tilde{I})



آزمایشگاه معماری کامپیوتر گزارش آزمایش ۶ ۳ پیاده سازی با زبان

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity T_FLIPFLOP_SOURCE is
  Port ( T,CLK,RES,TEMP : in STD_LOGIC;
         Q,QB : out STD_LOGIC);
end T_FLIPFLOP_SOURCE;
architecture Behavioral of T_FLIPFLOP_SOURCE is
begin
PROCESS(T,CLK,RES)
VARIABLE TEMP:STD_LOGIC:='0';
BEGIN
IF(RES='1')THEN
TEMP:='0';
ELSIF(RISING_EDGE(CLK))THEN
IF(T='1')THEN
TEMP: = NOT TEMP;
END IF;
END IF;
Q<= NOT TEMP;
QB<= TEMP;
END PROCESS;
END BEHAVIORAL;
```





شكل ٣: شكل موج فليپفلاپ



آزمایشگاه معماری کامپیوتر گزارش آزمایش ۶ ۱.۳ تست کردن پیادهسازی فلیپفلاپ

```
entity TFF_tb is
end entity;
architecture tb of TFF_tb is
component T_FLIPFLOP_SOURCE is
Port ( T,CLK,RES : in STD_LOGIC;
Q,QB : out STD_LOGIC);
end component;
signal T,CLK,RES,Q,QB : STD_LOGIC;
begin
uut: T_FLIPFLOP_SOURCE port map(
T \Rightarrow T
CLK => CLK,
RES => RES,
Q \Rightarrow Q,
QB \Rightarrow QB;
clock : process
begin
CLK <= '0';
wait for 10 ns;
CLK <= '1';
wait for 10 ns;
end process;
stim: process
begin
RES <= '0';
T <= '0';
wait for 20 ns;
end process;
end tb;
```



آزمایشگاه معماری کامپیوتر ۴ طراحی یک شمارنده ۳ بیتی

نمودار دیاگرام حالات یک شمارنده ۳ بیتی به صورت صعودی و نزولی به صورت زیر خواهد بود.

چون شمارنده سهبیتی میباشد در نتیجه به ۳ فلیپفلاپ نیاز خواهیم داشت. همانطور که از مدار شکل ۵ مشاهدهمی توان کرد با استفاده از متغیر ${f M}$ میتوان مدار شمارنده را در دو حالت صعودی و نزولی توامان با هم داشته باشیم.

جدول تحریک مدار ، حالتهای فعلی دنباله شمارش و حالات بعدی را پس از اعمال پالس ساعت و ورودی فلیپفلاپهای


حال با توجه به ترتیب شمارش مورد نیاز جدول زیر را تشکیل خواهیمداد.

سپس با کمک جدول کارنو میبایستی به سادهسازی مقدار خروجیهای فلیپفلاپها و تشکیل مدارمنطقی آن بپردازیم.


M	Q ₃	Q ₂	Q ₁	Q*3	Q ₂ *	Q ₁ *	Т3	T 2	Т1
0	0	0	0	0	0	1	0	0	1
0	0	0	1	0	1	0	0	1	1
0	0	1	0	0	1	1	0	0	1
0	0	1	1	1	0	0	1	1	1
0	1	0	0	1	0	1	0	0	1
0	1	0	1	1	1	0	0	1	1
0	1	1	0	1	1	1	0	0	1
0	1	1	1	0	0	0	1	1	1
1	0	0	0	1	*	1	1	1	1
1	0	0	1	0	0	0	0	0	1
1	0	1	0	0	0	1	0	1	1
1	0	1	1	0	1	0	0	0	1
1	1	0	0	0	1	1	1	1	1
1	1	0	1	1	0	0	0	0	1
1	1	1	0	1	0	1	0	1	1
1	1	1	1	0	1	0	0	0	1

شكل ۴: جدول تحريك فليكفلاكها





شکل ۵: مدار یک شمارنده ۳ بیتی



شکل ۶: دیاگرام شمارنده ۳ بیتی



۵ نتیجهگیری

با توجه به نیاز ما به عنصر حافظهای میبایستی با شناخت فلیپفلاپ و جدول تحریک آن از عنصر زمان در جهت حافظهدار کردن مدارهای دیجیتال استفاده کنیم.

به عنوان مثال ساده ای از مدارهای حافظه دار از شمارنده ها نام برد که مقدار هر حالت به حالت قبل وابسته خواهد بود. برای یک شمارنده T بیتی ما از T فلیپ فلاپ T استفاده خواهیم کرد.