



Master SESI

Rapport du Projet SESI

Conception d'une puce de test d'amplificateur opérationnel en technologie CMOS dans une chaîne de conception open source.

Rabab Boudih

Encadré par : Dimitri Galayko

19 Mai 2026

Table des matières

1	Introduction	1
2	Mise en place de l'environnement de conception	1
2.1	Le PDK SG13G2	1
2.2	Xschem	1
2.3	Ngspice	2
2.4	Klayout	2
2.5	Magic	2
3	Le flot de conception schématique	3
3.1	Saisie du schéma sous Xschem	3
3.2	Simulations sous Ngspice	3
4	Le flot layout	4
4.1	Dessin sous KLayout	4
4.2	Vérification DRC (Design Rule Check)	5
4.3	Vérification LVS (Layout Versus Schematic)	6
4.4	Extraction des parasites avec Magic	7
4.5	Simulation post-layout	7
5	Limites et perspectives	8
6	Conclusion	9

1 Introduction

La conception de circuits intégrés analogiques nécessite l'utilisation d'outils de CAO ainsi que de bibliothèques technologiques permettant de simuler et vérifier les circuits avant fabrication. Aujourd'hui, les PDK open source offrent la possibilité de mettre en place un flot de conception complet basé sur des outils libres, tout en permettant de mieux comprendre les différentes étapes du design microélectronique.

Ce projet s'inscrit dans cette démarche. L'objectif principal est de prendre en main le PDK open source SG13G2 développé par IHP Microelectronics, une technologie BiCMOS 130nm encore peu utilisée au sein du laboratoire, et de mettre en place un environnement de conception entièrement open source. Pour valider ce flot, nous avons choisi de concevoir un amplificateur de transconductance opérationnel (OTA) à deux étages avec compensation de Miller, destiné à une application audio à faible puissance, en passant par toutes les étapes : schématique, simulation, layout et vérification physique.

Ce rapport présente le travail réalisé tout au long du projet, les difficultés rencontrées et les solutions apportées, ainsi que les résultats obtenus à chaque étape du flot de conception.

2 Mise en place de l'environnement de conception

Avant de commencer la conception, il fallait installer et configurer tous les outils nécessaires. Cette étape a pris beaucoup de temps car la plupart des outils doivent être compilés depuis les sources et configurés manuellement pour fonctionner ensemble. Le flot repose principalement sur cinq éléments : le PDK SG13G2 pour les modèles technologiques, Xschem pour la saisie du schéma, Ngspice pour les simulations électriques, KLayout pour la réalisation du layout et Magic pour l'extraction des parasites.

L'un des principaux défis était de réussir à faire communiquer correctement tous ces outils dans un même environnement.

2.1 Le PDK SG13G2

Le PDK a été récupéré depuis le dépôt GitHub officiel d'IHP Microelectronics puis configuré pour être utilisé par l'ensemble des outils du flot. Pour cela, deux variables d'environnement ont été ajoutées dans le fichier `bashrc` afin de définir le chemin du PDK et la technologie utilisée.

```
export PDK_ROOT=$HOME/ihp-pdk/IHP-Open-PDK
export PDK=ihp-sg13g2
```

Le PDK fournit les modèles des transistors utilisés pendant les simulations. Ces modèles sont écrits en Verilog-A et ne sont pas directement compatibles avec Ngspice. Il a donc fallu installer OpenVAF afin de compiler ces modèles en fichiers `.osdi`, qui peuvent ensuite être chargés par Ngspice lors des simulations.

Une fois cette étape terminée, les transistors SG13G2 pouvaient être correctement reconnus et simulés dans l'environnement de conception.

2.2 Xschem

Xschem est l'outil utilisé pour la saisie du schéma électrique et la génération de la netlist du circuit pour les simulations sous Ngspice. Il a été installé en le compilant directement depuis son code source disponible sur GitHub. Après l'installation, le script `install.py` fourni par le PDK a été exécuté afin d'installer les symboles des composants SG13G2. On a aussi défini la variable `XSCHM_USER_LIBRARY_PATH` dans le `bashrc` pour que Xschem charge automatiquement les bibliothèques de la technologie.

Le problème principal que nous avons rencontré avec Xschem était la configuration de la technologie. Au départ les symboles des transistors SG13G2 n'apparaissaient pas et les simulations ne fonctionnaient pas.

Le problème venait du fichier `xschemrc` qui existe dans le PDK et qui contient toute la configuration de la technologie. Pour que Xschem le charge, un lien symbolique vers ce fichier a été créé dans chaque répertoire de travail. Comme ça on accède à la configuration sans modifier les fichiers originaux du PDK.

```
export XSCHEM_USER_LIBRARY_PATH="$PDK_ROOT/$PDK/libs.tech/xschem"  
ln -s $PDK_ROOT/ihp-sg13g2/libs.tech/xschem/xschemrc xschemrc
```

2.3 Ngspice

Ngspice est l'outil utilisé pour réaliser les simulations électriques du circuit. Lors de la compilation, certaines options spécifiques devaient être activées pour assurer la compatibilité avec le PDK SG13G2. L'option la plus importante était `-enable-osdi`, qui permet à Ngspice de charger les fichiers `.osdi` générés par OpenVAF à partir des modèles Verilog-A du PDK. Sans cette option, les modèles des transistors SG13G2 ne sont pas reconnus et les simulations échouent.

Afin de charger automatiquement la configuration du PDK lors des simulations, un lien symbolique vers le fichier `spiceinit` fourni par la technologie a également été créé dans chaque répertoire de travail.

```
ln -s $PDK_ROOT/ihp-sg13g2/libs.tech/ngspice/.spiceinit .spiceinit
```

2.4 Klayout

KLayout est l'outil utilisé pour la réalisation du layout ainsi que pour les vérifications physiques du circuit, notamment le DRC et le LVS. Il était l'outil le plus simple à installer. On a téléchargé le binaire directement depuis le site officiel en version 0.30.2 et on l'a installé. La seule configuration nécessaire était de définir les variables d'environnement `KLAYOUT_PATH` et `KLAYOUT_HOME` dans le `bashrc` pour qu'il trouve automatiquement les règles de fabrication du PDK.

```
export KLAYOUT_PATH="$HOME/.klayout:$PDK_ROOT/$PDK/libs.tech/klayout"  
export KLAYOUT_HOME=$HOME/.klayout
```

2.5 Magic

Magic est l'outil utilisé pour l'extraction des parasites : résistances et capacités du circuit. Ces parasites sont importants pour vérifier le comportement réel du circuit après la phase de layout. Il a été compilé depuis les sources en version 8.3.637. Pour le lier au PDK, on a défini la variable `MAGICRC` et créé un alias dans le `bashrc` pour qu'il se lance directement avec la bonne configuration de la technologie SG13G2.

```
export MAGICRC=$PDK_ROOT/$PDK/libs.tech/magic/ihp-sg13g2.magicrc  
alias magic="magic -rcfile $PDK_ROOT/$PDK/libs.tech/magic/ihp-sg13g2.magicrc"
```

3 Le flot de conception schématique

3.1 Saisie du schéma sous Xschem

Le schéma de l'OTA a été saisi sous Xschem en utilisant les composants sg13_lv_nmos et sg13_lv_pmos de la technologie SG13G2. Le circuit est composé de trois parties principales.

Le premier étage est une paire différentielle formée par M2.1 et M2.2, chargée par un miroir de courant PMOS composé de M1.1 et M1.2. Le transistor M3 fixe le courant total de polarisation du premier étage. Cet étage réalise la conversion de la tension différentielle d'entrée en courant.

Le second étage est un amplificateur à source commune composé de M5 et M4, qui amplifie le signal issu du premier étage pour produire la tension de sortie Vout. La capacité de compensation de Miller C2 est connectée entre la sortie du second étage et l'entrée du premier étage pour assurer la stabilité du système en introduisant un pôle dominant à basse fréquence.




FIGURE 1 – Schéma de l'OTA sous Xschem

Le circuit de polarisation est composé de M1 et M2 montés en diode entre VDD et GND. Contrairement au pré-rapport où la polarisation était assurée par une source de courant externe de $10\mu\text{A}$, ce circuit génère la tension Vbias directement à partir de VDD pour polariser M3 et M4, ce qui permet d'avoir une polarisation entièrement intégrée sur la puce.

3.2 Simulations sous Ngspice

Une fois le schéma saisi, on a lancé les simulations Ngspice depuis Xschem. Le fait que Ngspice charge correctement les modèles de la technologie SG13G2 via les fichiers .osdi générés par OpenVAF confirme que la configuration de l'environnement est bien fonctionnelle.

L'analyse OP nous a permis de vérifier le point de polarisation du circuit. Nous obtenons une tension de sortie de 0.6071V pour une alimentation $VDD = 1.2\text{V}$, ce qui est très proche de $VDD/2 = 0.6\text{V}$. Ce résultat confirme que le circuit est correctement polarisé et que la tension d'offset est quasi nulle.




FIGURE 2 – Schéma du testbench de simulation

L'analyse fréquentielle nous a permis de tracer le diagramme de Bode. Nous mesurons un gain de 55dB en basses fréquences. La fréquence de coupure est d'environ 80kHz, au-delà de laquelle le gain chute avec une pente de -20dB/décade. La capacité de compensation de Miller C2 introduit un pôle dominant à basse fréquence qui assure une séparation suffisante des pôles et garantit la stabilité du système.




FIGURE 3 – Diagramme de Bode de l'OTA

4 Le flot layout

4.1 Dessin sous KLayout

Après avoir validé le schéma par simulation, nous avons commencé la réalisation du layout sous KLayout. Dans ce flot open source, le layout est dessiné entièrement à la main en partant de zéro, en ayant le schéma Xschem ouvert à côté comme référence.

Les transistors sont placés un par un avec l'outil `Instance` en respectant les dimensions W et L du dimensionnement. Ils sont disposés de manière symétrique pour minimiser les effets de mismatch entre les branches du circuit différentiel. Les connexions sont tracées avec l'outil `Path` sur la couche Metal1 en respectant les règles de dessin du PDK, notamment les largeurs et espacements minimaux.




FIGURE 4 – Layout complet de l'OTA

4.2 Vérification DRC (Design Rule Check)

Une fois le layout terminé, on lance la vérification DRC directement depuis KLayout. Le DRC vérifie que le layout respecte toutes les règles de fabrication définies par le PDK SG13G2, notamment les largeurs minimales des couches, les espacements entre les géométries et les règles d'enclosure entre les couches.

Lorsqu'une erreur est détectée, KLayout ouvre le Marker Database Browser qui liste toutes les violations trouvées. En cliquant sur une erreur, KLayout zoome automatiquement sur la zone concernée dans le layout et l'encadre pour la localiser précisément. Chaque erreur est identifiée par un code de règle, par exemple M1.c1 qui correspond à une violation de l'enclosure minimale du Metal1 autour d'un contact. Pour comprendre et corriger ces erreurs, il faut se référer au document de règles de fabrication du PDK SG13G2 qui décrit précisément chaque règle et les valeurs minimales à respecter.




FIGURE 5 – Exemple d'erreur DRC

Le processus de correction est itératif : on corrige les erreurs une par une, on relance le DRC et on recommence jusqu'à obtenir zéro erreur. Cette étape est indispensable avant de passer au LVS car un layout avec des erreurs DRC ne peut pas être soumis à la fabrication.




FIGURE 6 – DRC validé sans erreurs

4.3 Vérification LVS (Layout Versus Schematic)

Une fois le DRC validé, on passe à la vérification LVS qui consiste à comparer le layout dessiné avec le schéma électrique original. Contrairement au DRC qui vérifie uniquement les règles géométriques, le LVS vérifie que le circuit dessiné dans le layout correspond bien au circuit conçu sous Xschem.

Pour lancer le LVS sous KLayout, il faut d'abord exporter la netlist depuis Xschem via le menu Simulation → LVS → LVS Netlist. Cette netlist représente le schéma électrique de référence. Elle est ensuite importée dans KLayout qui extrait à son tour la netlist du layout et compare les deux.

Lorsqu'il y a une erreur, le Netlist Database Browser affiche les nœuds et les composants qui ne correspondent pas entre le layout et le schéma. Par exemple, un pin mal nommé ou mal connecté apparaît en rouge avec une icône d'erreur. Le débogage des erreurs LVS est plus difficile que le DRC car il n'y a pas de visualisation graphique directe de l'erreur sur le layout. Il faut donc analyser manuellement les netlists générées pour identifier les connexions ou les composants qui ne correspondent pas.





FIGURE 7 – Exemple d'erreur LVS

Une fois toutes les erreurs corrigées, le Netlist Database Browser affiche tous les nœuds en vert, ce qui confirme que le layout est bien conforme au schéma électrique. Cette validation est indispensable avant de passer à la simulation post-layout.




FIGURE 8 – LVS validé

4.4 Extraction des parasites avec Magic

KLayout ne dispose pas d'outil d'extraction des parasites. Il faut donc passer par Magic pour extraire les résistances et capacités parasites introduites par les interconnexions métalliques du layout. Cette étape est indispensable pour vérifier que les performances de l'OTA restent conformes aux spécifications malgré les effets parasites.

L'extraction se fait en chargeant le fichier GDS du layout dans Magic et en exécutant les commandes suivantes

```
gds read layout.gds      # charge le fichier GDS du layout dans Magic
load TOP                 # charge la cellule TOP à extraire
selectall                # sélectionne toutes les géométries du layout
extract all              # extrait le circuit électrique avec les parasites

ext2spice lvs            # configure l'extraction en mode LVS
ext2spice cthresh 0      # inclut toutes les capacités parasites sans seuil minimum
ext2spice rthresh 0      # inclut toutes les résistances parasites sans seuil
                        minimum
ext2spice extresist on    # active l'extraction des résistances des interconnexions
ext2spice                # génère le fichier SPICE final avec tous les parasites
```

Ces commandes génèrent un fichier SPICE qui contient le circuit complet avec toutes les résistances et capacités parasites extraites du layout. Ce fichier est ensuite simulé sous Ngspice pour comparer les performances de l'OTA avant et après layout.

4.5 Simulation post-layout

Une fois le fichier SPICE extrait par Magic, il est inclus dans le testbench Xschem via une directive `include`. Le bloc extrait TOP expose les pins VDD, GND, Vmoins, Vplus et Vout qui sont connectés aux sources de tension déjà présentes dans le schéma. Cela permet de simuler le circuit extrait dans exactement les mêmes conditions que le schéma original et de comparer directement les résultats.

Le graphe ci-dessous montre la comparaison du gain entre la simulation pré-layout (bleu) et post-layout (rouge). On remarque que les deux courbes sont pratiquement identiques sur toute la bande de fréquences utile. Le gain en basses fréquences reste à environ 55dB dans les deux cas, et la fréquence de coupure est similaire. La différence entre les deux courbes n'apparaît qu'au-delà de 100MHz, ce qui est bien au-delà de la bande de fonctionnement de l'OTA. Cela s'explique par le fait que les capacités et résistances parasites extraites du layout ont un effet négligeable aux fréquences de travail, et ne commencent à influencer le comportement du circuit qu'aux très hautes fréquences.




FIGURE 9 – Comparaison pré/post-layout

Ce résultat valide la conception du layout et confirme que le circuit physique se comportera de la même manière que le schéma électrique simulé.

5 Limites et perspectives

Parmi les objectifs de ce projet, nous avons prévu de concevoir une chaîne audio complète intégrée sur puce, composée de l'OTA, d'un amplificateur de puissance et d'un haut-parleur.

Pour caractériser le haut-parleur, nous avons utilisé son modèle électrique équivalent issu de la littérature. Ce modèle représente le comportement électromécanique du haut-parleur par un circuit composé d'une capacité statique CC en parallèle avec une branche résonante formée de LVC, RVC, RHF et RR.




FIGURE 10 – Schéma électrique équivalent du haut-parleur

L'analyse du haut-parleur a montré qu'il nécessite un courant de 17mA pour fonctionner correctement. Pour répondre à cette contrainte, nous avons conçu un amplificateur de puissance push-pull.

Les transistors de sortie M6 (PMOS) et M8 (NMOS) ont été dimensionnés avec $w=40\mu\text{m}$ et $w=20\mu\text{m}$ respectivement, avec un facteur de multiplication $m=100$, soit 100 transistors en parallèle, pour être capables de fournir le courant nécessaire. Malgré ce dimensionnement, les simulations n'ont pas donné des résultats satisfaisants pour piloter correctement le haut-parleur en basse tension à 1.2V. Cette contrainte de basse tension combinée au manque de temps n'a pas permis de finaliser cette partie du projet.




FIGURE 11 – Architecture de l'amplificateur de puissance

6 Conclusion

Ce projet nous a permis de mettre en place un flot de conception open source complet basé sur le PDK SG13G2 d'IHP. De la saisie du schéma jusqu'à la simulation post-layout, toutes les étapes ont fonctionné correctement et les résultats obtenus valident le bon fonctionnement de l'OTA conçu.

La partie la plus difficile du projet était la configuration du PDK avec les différents outils. Faire fonctionner Xschem, Ngspice, KLayout et Magic ensemble en les liant correctement à la technologie SG13G2 a demandé beaucoup de temps, mais une fois cette étape surmontée, la suite du projet s'est bien déroulée.

KLayout reste cependant plus limité que des outils comme Cadence, notamment pour la réalisation du layout qui se fait entièrement à la main. Malgré ces limitations, le flot open source représente une vraie alternative accessible, et la technologie SG13G2 ainsi que les outils associés sont en développement actif, ce qui laisse entrevoir des améliorations continues dans les années à venir.

Références

- [1] B. Razavi, *Design of Analog CMOS Integrated Circuits*, New York, NY, USA : McGraw-Hill, 2001.
- [2] R. J. Baker, *CMOS : Circuit Design, Layout, and Simulation*, 3rd ed., Hoboken, NJ, USA : Wiley-IEEE Press, 2010.
- [3] D. Self, *Audio Power Amplifier Design Handbook*, 5th ed., New York, NY, USA : Routledge, 2013.