# Prova Finale

## Progetto Reti Logiche 2021/2022

Xavier Wong (Codice Persona 10610479, Matricola 890686)

### Indice:


- 1. Introduzione del progetto
  - a. Scopo del progetto
  - b. Specifiche del progetto
  - c. Interfaccia componente
  - d. Dati e descrizione memoria
- 2. Architettura del progetto
  - a. Scelte progettuali
  - b. Stati della FSM
    - i. IDLE
    - ii. FETCH\_W
    - iii. GET\_W
    - iv. WAITRAM
    - v. FETCHWORD
    - vi. GETWORD
    - vii. CONV
    - viii. WRITE1
      - ix. WRITE2
      - x. DONE
  - c. Stati del CON
- 3. Risultati dei test
- 4. Conclusioni
  - a. Risultato delle sintesi

#### b. Ottimizzazioni

## 1.Introduzione del progetto

#### Scopo del progetto

Lo scopo del progetto è di implementare un modulo hardware descritto in VHDL che, preso in ingresso una sequenza continua di W parole (ciascuno di 8 bit), restituisce un flusso di Z parole, generate dal codificatore convoluzionale con tasso di trasmissione ½ qua sotto descritto:



#### Specifiche del progetto

Il componente riceve in ingresso il numero di parole da codificare (il segnale "words" nel progetto) e scriverà i risultati a partire dall'indirizzo 1000 della RAM. Ciascuna parola viene serializzata per generare il flusso secondo il codificatore. Lo stato del codificatore viene resettato solo quando avrà elaborato ogni parola dell'input o se viene alzato il segnale di reset.

### Interfaccia componente

Il componente da descrivere ha la seguente interfaccia:

```
entity project reti logiche is
      port(
            i clk
                        : in std logic;
            i rst
                        : in std logic;
            i start
                        : in std logic;
            i data
                        : in std_logic_vector(7 downto 0);
            o_address : out std_logic_vector(15 downto 0);
            o done
                        : out std logic;
                        : out std_logic;
            o_en
                        : out std logic;
            o we
            o data
                        : out std logic vector(7 downto 0)
      );
end project reti logiche;
```

#### In particolare:

- i\_clk è il segnale di CLOCK in ingresso generato dal test bench;
- i\_rst è il segnale di RESET che inizializza la macchina pronta per ricevere il primo segnale di START;
- i start è il segnale di START generato dal test bench;
- i\_data è il segnale (vettore) che arriva dalla memoria in seguito ad una richiesta di lettura;
- o\_address è il segnale (vettore) di uscita che manda l'indirizzo alla memoria;
- o\_done è il segnale di uscita che comunica la fine dell'elaborazione e il dato di uscita scritto in memoria;
- o\_en è il segnale di ENABLE da dover mandare alla memoria per poter comunicare (sia in lettura che in scrittura);
- o\_we è il segnale di WRITE ENABLE da dover mandare alla memoria (=1) per poter scriverci. Per leggere da memoria esso deve essere 0;
- o\_data è il segnale (vettore) di uscita dal componente verso la memoria.

#### Dati e descrizione memoria

Ogni dato, di dimensione 8 bit, è memorizzato in una memoria con indirizzamento al byte:

- L'indirizzo 0 è riservato per la quantità di parole da leggere ed elaborare (con un valore massimo di 255 parole);
- Gli indirizzi da 1 a "WORDS" sono riservati per le parole da elaborare;

• Gli indirizzi da 1000 a 1000 +2\*(WORDS) sono utilizzati per memorizzare il flusso d'uscita del codificatore.

## 2. Architettura del progetto

Quando il segnale i\_start in ingresso viene portato a '1', il componente comincia l'elaborazione cambiando il proprio stato da IDLE a FETCH\_W. Il componente termina la propria elaborazione portando a 1 il segnale o\_done. Il test bench risponde portando in basso il segnale i\_start che modifica lo stato della macchina a IDLE, in attesa del segnale i\_start per ricominciare l'elaborazione.

Il componente dispone del segnale i\_rst che, se portato al valore '1', riporta il componente allo stato iniziale asincronicamente.

#### Scelte progettuali

Il componente è dotato di 3 processi:

- Il primo processo rappresenta la parte sequenziale del progetto e gestisce i registri;
- Il secondo processo, denominato FSM, gestisce la lettura e la scrittura dei dati, contenendo uno stato di attesa per sincronizzarsi con il terzo processo;
- Il terzo e ultimo processo, denominato CON, è l'elaborazione dei dati secondo il codificatore convoluzionale, anch'essa una macchina a stati finiti.

#### Stati della FSM

- 1. IDLE: Stato iniziale in attesa del i\_start = '1'. Ogni volta che il segnale i\_rst viene alzato a '1' si ritorna in questo stato;
- 2. FETCH\_W: Stato in cui viene chiesto la lettura della quantità di parole da elaborare leggendo il dato nell'indirizzo 0 della RAM;
- 3. WAITRAM: Stato in cui si attende la risposta della memoria dopo una richiesta di lettura;
- GET\_W: Stato in cui si memorizza la quantità di parole da codificare nel segnale "WORDS";

- 5. FETCHWORD: Stato in cui viene chiesto la lettura della parola da elaborare;
- GETWORD: Stato in cui viene memorizzato la parola da elaborare nel registro cur\_word per poi essere utilizzato nel processo CON;
- 7. CONV: Stato di attesa dell'elaborato del processo CON;
- 8. WRITE1: Stato di scrittura della prima metà dell'elaborato. Se ultime parole, alza il segnale di o\_done dopo aver scritto la seconda metà dell'elaborato;
- 9. WRITE2: Stato di scrittura della seconda metà dell'elaborato della parola e aggiornamento dell'indirizzo di lettura;
- 10.DONE: Stato in cui si attende il segnale i\_start basso per ricominciare l'elaborazione del flusso d'ingresso;

#### Stati del CON

Gli stati del processo CON sono ottenuti dal diagramma degli stati ottenuta dalla definizione del codificatore convoluzionale con tasso di trasmissione  $\frac{1}{2}$ . In particolare, tale macchina torna allo stato 00 (l'equivalente di OO del progetto) quando lo stato della FSM è IDLE (che torna se inizia una nuova elaborazione o riceve in input i\_rst = '1').




Diagramma degli stati di FSM





Diagramma degli stati di CON

### 3. Risultati dei test

Per verificare la correttezza del componente sintetizzato, dopo averlo testato con i test bench d'esempio, ho definito altri test che verificano il comportamento del componente nei casi estremi per massimizzare i casi coperti dalla macchina a stati finiti:


1. Caso dimensione parole nulla (WORDS = 0). Il test verifica che il componente non abbia scritto nulla in memoria;




2. Caso dimensione massima (WORDS = 255). Il test verifica che l'elaborazione sia corretta;




 Reset asincroni. Il test verifica che lo stato della macchina vada correttamente a IDLE a ogni i\_rst = '1';



4. **Caso generale** di elaborazione di flussi di dimensione e dati diversi. Il test verifica la correttezza di ogni input.



Primo done all'altezza della linea gialla



Gli ultimi 2 done del test con 3 flussi in ingresso

## 4.Conclusioni

#### Risultato delle sintesi

Il componente supera tutti i test nelle simulazioni Behavioral e Post-synthesis functional. In seguito vengono riportati i messaggi dei test elencati prceedentemente:

#### 1. Caso dimensione parole nulla:

Failure: Simulation Ended! TEST PASSATO

Time: 1050100 ps Iteration: 0 Process: /project\_tb/test

 $File: D:/xavie/10610479.vhd/10610479.vhd.srcs/sim\_1/imports/testbenches/tb\_seq\_min.v$ 

hd

\$finish called at time: 1050100 ps:

File"D:/xavie/10610479.vhd/10610479.vhd.srcs/sim\_1/imports/testbenches/tb\_seq\_min.v hd Line 107

#### 2. Caso dimensione parole massima:

Failure: Simulation Ended! TEST PASSATO

Time: 383350100 ps Iteration: 0 Process: /project\_tb/test

File:D:/xavie/10610479.vhd/10610479.vhd.srcs/sim 1/imports/testbenches/tb seg max.v

hd

\$finish called at time: 383350100 ps:

File"D:/xavie/10610479.vhd/10610479.vhd.srcs/sim\_1/imports/testbenches/tb\_seq\_max.v hd" Line 863

#### 3. Reset asincroni:

Failure: Simulation Ended! TEST PASSATO

Time: 21150100 ps Iteration: 0 Process: /project tb/test

 $File: D:/xavie/10610479.vhd/10610479.vhd.srcs/sim\_1/imports/testbenches/tb\_tre\_reset.v$ 

hd

\$finish called at time: 21150100 ps:

File"D:/xavie/10610479.vhd/10610479.vhd.srcs/sim\_1/imports/testbenches/tb\_tre\_reset. vhd" Line 204

#### 4. Caso generale:

Failure: Simulation Ended! TEST PASSATO

Time: 3482600 ps Iteration: 0 Process: /project\_tb/test

File:D:/xavie/10610479.vhd/10610479.vhd.srcs/sim\_1/imports/testbenches/tb\_tre\_bis.vh

d

\$finish called at time: 3482600 ps:

File"D:/xavie/10610479.vhd/10610479.vhd.srcs/sim\_1/imports/testbenches/tb\_tre\_bis.vh d" Line 201

#### Ottimizzazioni

Per rendere più efficiente il componente nel caso di parole da leggere uguale a 0, lo stato FETCHWORD ha un ramo if che controlla il valore del segnale WORDS per portare immediatamente lo stato DONE. Ho separato i processi FSM e CON per maggiore leggibilità (nonostante si corri il rischio di inferred latch).