

# 烙爾濱工業大學

# 微电子科学与技术

# 课程设计报告

| 课程名称:        | 微处理器结构                 |
|--------------|------------------------|
|              | 基于 MIPS 的单周期和流水线微处理器设计 |
| 院 系 <b>:</b> | <u> </u>               |
| 专 业:         | 电子信息科学与技术              |
| 组内成员:        | 刘睿智、陈明虎、林博、郭鸿量         |
|              | 李晓明                    |
| 日 期:         | 2019年12月               |

#### 一、概述

#### 1.1 设计题目

采用公用电话传递数据,数据是一组3个四位整数,在传递过程中是加密的,加密规则如下:每位数字都加上5,然后用加法结果循环左移2位代替该数字,再将第一位和第四位交换,第二位和第三位交换。将得到的结果存储到新的数组。

#### 1.2 设计要求

按每组指定的设计题目采用 C 语言实现并验证,给出验证结果。

将验证过的 C 程序转化为 MIPS 汇编程序,并转化为机器码。

面向该汇编程序采用的指令集,采用 Verilog 分别实现为单周期处理器、多周期处理器及流水线处理器(至少实现两种处理器)。每种处理器均需实现课件里的 7 条指令。

采用 Verilog 设计上述处理器的验证环境,并在仿真器上进行验证,最终给出验证波形图(要求截屏给出关键输入和输出结果)。

每种处理器的实现要求按照 top-down 的设计方法,进行模块划分。

设计结果要求充分考虑成本、性能及存储器存储空间优化。

#### 1.3 设计成果

将指定题目采用C语言实现并验证,采用了利于减小运算量的数据结构。

C程序转化为了 MIPS 汇编程序,针对指令集成本、性能、存储空间、流水线结构,设计了不同的汇编程序。

编写了 Python 脚本,用于 MIPS 汇编程序转化为机器码。

采用 Verilog 分别实现了单周期处理器和流水线处理器。每种处理器实现了 add、sub、or、and、slt、addi、ori、beq、jump、lw、sw 指令。

采用 Verilog 设计了验证环境,得到验证波形图。

所有代码上传至 Github。详见 https://github.com/Reach666/MIPS processor

#### 1.3 组内分工

考虑到考研同学忙于复习,给考研同学分配的任务相对较少。

刘睿智:汇编优化、主控制器、单周期 MIPS 总装、单周期 MIPS 测试、冒险检测单元、前递单元、流水线 Jump、MEM/WB 寄存器、流水线 MIPS 测试

陈明虎: 单周期取址单元、Python 脚本生成机器码、流水线 IF/ID ID/EX EX/MEM 寄存器、流水线 MIPS 总装、流水线 MIPS 测试

林博:汇编语言(全指令、最简指令集)、指令集确定、寄存器堆、ALU 控制器、流水线 PC

郭鸿量:题目要求分析、C语言代码及调试、汇编优化、指令集优化、数据/指令存储器、ALU

#### 二、C软件代码、测试结果及性能分析

#### 2.1 最初方案

{

```
#include <stdio.h>
void main()
                                               //输入
    int iden[3][4];
    int o iden[3];
                                               //输出
    int target[3][4];
    int u target[3];
    int j,k;
    for(j=0;j<=2;j++)
                                               //C 语言输入
         scanf("%d",&o_iden[j]);
                                               //格式转换
    for(j=0;j<=2;j++)
              iden[j][3]=o_iden[j]%10;
              iden[j][2]=(o iden[j]\%100)/10;
              iden[j][1]=(o iden[j]%1000)/100;
              iden[j][0]=o_iden[j]/1000;
                                               //加密
    for(j=0;j<=2;j++)
         target[j][0]=(iden[j][1]+5)%10;
         target[j][1]=(iden[j][0]+5)%10;
         target[j][2]=(iden[j][3]+5)\%10;
         target[j][3]=(iden[j][2]+5)%10;
    }
                                               //格式转换
    for(j=0;j<=2;j++)
         u target[j]=target[j][0]*1000+target[j][1]*100+target[j][2]*10+target[j][3];
                                               //C 语言输出结果检查
    for(j=0;j<=2;j++)
         printf("%d",u_target[j]);
    for(j=0;j\leq=2000000000;j++);
```

该方案汇编实现难度较高(需要额外的除法运算)且由于题目并未要求输入输出 的具体形式,故不采用这种方案。

#### 2.2 性能分析及方案优化

数据为一组三个四位整数。考虑到后面需要按位对数据进行操作,亦考虑到汇编 语言实现难度,因此将数据按位存入一个二维数组中,便于按位操作。该二维数组为 一个 3 行 4 列的数组,每个元素代表数据中的一位。如果输入输出不采用二维数组,

则需要对输入数据进行按位拆分,其算法内部仍然是将输入输出拆分成二维数组的形式,不利于算法的简洁。

每位数字都加上5,因此该部分可用函数表示为:

```
y[j][i] = (x[j][i] + 5) \mod 10;
```

用加法结果循环左移 2 位代替该数字,再将第一位和第四位交换,第二位和第三位交换,将得到的结果存储到新的数组。这一部分操作可以简化为为每一行元素的第二个元素和第一个元素调换,第四个元素和第三个元素调换,存到新的数组中。该部分可用函数表示为:

```
y[j][0] = x[j][1];
                                  y[j][1] = x[j][0];
                                  y[i][2] = x[i][3];
                                  y[j][3] = x[j][2];
由此编写出 C 语言代码:
#include <stdio.h>
void main()
                                              //输入
    int iden[3][4];
                                              //输出
    int target[3][4];
    int j,k;
    for(j=0;j<=2;j++)
                                             //C 语言输入
         for(k=0;k<=3;k++)
             scanf("%d",&iden[j][k]);
    }
    for(j=0;j<=2;j++)
                                              //加密
         target[j][0]=(iden[j][1]+5)\%10;
         target[j][1]=(iden[j][0]+5)%10;
         target[j][2]=(iden[j][3]+5)%10;
         target[j][3]=(iden[j][2]+5)\%10;
    }
    for(j=0;j<=2;j++)
                                             //C 语言输出结果检查
         for(k=0;k<=3;k++)
             printf("%d",target[j][k]);
    for(j=0;j\leq=2000000000;j+++);
}
```

#### 2.3 测试结果

设输入为 1234 7890 2233。经计算,输出应为 7698 3254 7788。在命令窗口中输入,检查结果是否符合。结果如下图。

## 1 2 3 4 7 8 9 0 2 2 3 3 769832547788\_

输出结果准确无误。依此法重复调试多组数据均未出现问题。逐行调试,每行运算结果也与预期符合。

#### 三、汇编代码和机器码

ForLoop:

#### 3.1 汇编代码(C语言直接翻译)

将 C 语言直接翻译,例如将取余%翻译为 divu 和 mfhi,将 for 循环翻译为 sltiu等,得到以下汇编代码:

addi \$s4,\$zero,0 ;reset \$s4,assign j=0 sltiu \$t0,\$s4,2 ;j<2 ? \$t0=1 : \$t0=0

beq \$t0,\$zero,Exit ;j=2, goto Exit

add \$t1,\$s4,\$s4

add \$t1,\$t1,\$t1 ;j multiple 4

add \$t1,\$t1,\$s0 ;\$t1 address of iden[j][0]

lw \$t0,0(\$t1) ;\$t0=iden[j][0] addi \$s0,\$t0,5 ;\$s0=iden[j][0]+5 addi \$t0,\$zero,10 ;assign \$t0=10 divu \$s0,\$t0 ;hi is the remainder mfhi \$s0 ;(iden[j][0]+5)%10;

add \$s6,\$s6,\$s0 ;target[j][1]=(iden[j][0]+5)%10;

add \$t1,\$t1,\$s1 ;\$t1 address of iden[j][1]

 lw \$t0,0(\$t1)
 ;\$t0=iden[j][1]

 addi \$s1,\$t0,5
 ;\$s1=iden[j][1]+5

 addi \$t0,\$zero,10
 ;assign \$t0=10

 divu \$s1,\$t0
 ;hi is the remainder

 mfhi \$s1
 ;(iden[j][1]+5)%10;

add \$s5,\$s5,\$s0 ;target[j][0]=(iden[j][1]+5)%10;

add \$t1,\$t1,\$s2 ;\$t1 address of iden[j][2]

 lw \$t0,0(\$t1)
 ;\$t0=iden[j][2]

 addi \$s2,\$t0,5
 ;\$s2=iden[j][2]+5

 addi \$t0,\$zero,10
 ;assign \$t0=10

 divu \$s2,\$t0
 ;hi is the remainder

 mfhi \$s2
 ;(iden[j][2]+5)%10;

add \$s8,\$s8,\$s0 ;target[j][3]=(iden[j][2]+5)%10;

add \$t1,\$t1,\$s3 ;\$t1 address of iden[j][3]

lw \$t0,0(\$t1) ;\$t0=iden[j][3] addi \$s3,\$t0,5 ;\$s1=iden[j][3]+5 addi \$t0,\$zero,10 ;assign \$t0=10 divu \$s3,\$t0 ;hi is the remainder mfhi \$s3 ;(iden[j][3]+5)%10;

add \$s7,\$s7,\$s0 ;target[j][0]=(iden[j][3]+5)%10;

addi \$s4,\$s4,1 ;j++ j ForLoop

Exit:

#### 3.2 汇编代码(最简指令集)

上述代码使用到了 divu、mfhi、sltiu 等指令,但 divu 对于 ALU 难以实现, mfhi、sltiu 也会增加处理器的设计难度,可以将他们用最简指令集代替。

免除除法操作的思路:由于程序在数字排列上有着特殊性,可以通过 beq 指令进行比较,如果数字超过十进行减十操作,如果数字小于十,直接保留,避免了在 ALU中加入除法分支。

由此得到的代码,只用到了 addi、beq、lw、sw、add、j 指令。代码如下:

addi \$s0,\$zero,0 ;\$s0=&iden[0][0] addi \$s1,\$zero,1 ;\$s1=&iden[0][1] addi \$s2,\$zero,2 ;\$s2=&iden[0][2] addi \$s3,\$zero,3 ;\$s3=&iden[0][3]

addi \$s4,\$zero,0 ;reset \$s4,assign j=0

ForLoop: addi \$t0,\$zero,3

beq \$s4,\$t0,Exit ;j=3, goto Exit

add \$t1,\$s4,\$s4

add \$t1,\$t1,\$t1 ;j multiple 4

add \$t2,\$t1,\$s0 ;\$t1 address of iden[j][0]

lw \$t0,0(\$t2) ;\$t0=iden[j][0] addi \$t0,\$t0,5 ;\$s0=iden[j][0]+5

addi \$t7, \$zero, 5 beq \$t0, \$t7, exitmod addi \$t7, \$zero, 6 beq \$t0, \$t7, exitmod addi \$t7, \$zero, 7 beq \$t0, \$t7, exitmod addi \$t7, \$zero, 8 beq \$t0, \$t7, exitmod addi \$t7, \$zero, 9 beq \$t0, \$t7, exitmod addi \$t7, \$zero, 9

exitmod: sw \$t0,13(\$t1) ;target[j][1]=(iden[j][0]+5)%10;

add \$t2,\$t1,\$s1 ;\$t1 address of iden[j][1]

lw \$t0,0(\$t2) ;\$t0=iden[j][1] addi \$t0,\$t0,5 ;\$s1=iden[j][1]+5

addi \$t7, \$zero, 5

beq \$t0, \$t7, exitmod2 addi \$t7, \$zero, 6 beq \$t0, \$t7, exitmod2 addi \$t7, \$zero, 7 beq \$t0, \$t7, exitmod2 addi \$t7, \$zero, 8 beq \$t0, \$t7, exitmod2 addi \$t7, \$zero, 9 beq \$t0, \$t7, exitmod2 addi \$t0, \$t0, -10 ;(iden[j][1]+5)%10; exitmode2: sw \$t0,12(\$t1) ; target[j][0]=(iden[j][1]+5)%10; add \$t2,\$t1,\$s2 ;\$t1 address of iden[j][2] lw \$t0,0(\$t2) ;\$t0=iden[j][2] ;\$s2=iden[j][2]+5 addi \$t0,\$t0,5 addi \$t7, \$zero, 5 beq \$t0, \$t7, exitmod3 addi \$t7, \$zero, 6 beq \$t0, \$t7, exitmod3 addi \$t7, \$zero, 7 beq \$t0, \$t7, exitmod3 addi \$t7, \$zero, 8 beq \$t0, \$t7, exitmod3 addi \$t7, \$zero, 9 beq \$t0, \$t7, exitmod3 addi \$t0, \$t0, -10 ;(iden[j][2]+5)%10; sw \$t0,15(\$t1) exitmod3: ; target[j][3]=(iden[j][2]+5)%10add \$t2,\$t1,\$s3 ;\$t1 address of iden[j][3] lw \$t0,0(\$t2) ;\$t0=iden[j][3] addi \$t0,\$t0,5 ;\$s1=iden[j][3]+5 addi \$t7, \$zero, 5 beq \$t0, \$t7, exitmod4 addi \$t7, \$zero, 6 beq \$t0, \$t7, exitmod4 addi \$t7, \$zero, 7 beq \$t0, \$t7, exitmod4 addi \$t7, \$zero, 8 beq \$t0, \$t7, exitmod4 addi \$t7, \$zero, 9 beq \$t0, \$t7, exitmod4 addi \$t0, \$t0, -10 ;(iden[j][3]+5)%10; exitmod4: sw \$t0,14(\$t1) ; target[j][0]=(iden[j][3]+5)%10; addi \$s4,\$s4,1 ;j++ j ForLoop Exit:

#### 3.3 汇编代码(用于所设计的流水线处理器、减小占用空间)

在流水线处理器中,为了解决 beq 控制冒险问题,我们决定在 beq 指令后加入空指令,对应代码中的 add \$zero,\$zero,\$zero。为了减小占用空间,我们将程序改为二级循环,这样做的代价是增加了几句 lw、sw 用于交换数据位置,增加了程序运行时间。同时,由于处理器实现了 slt 指令,我们将大量 beq 改回了 slt。代码如下所示,去掉空指令也是单周期处理器的汇编代码。

addi \$s0,\$zero,0 ;\$s0=&iden[0][0] addi \$s1,\$zero,1 ;\$s1=&iden[0][1] addi \$s2,\$zero,2 ;\$s2=&iden[0][2] addi \$s3,\$zero,3 ;\$s3=&iden[0][3] addi \$s4,\$zero,0 ;reset \$s4,assign j=0

ForLoop: addi \$t0,\$zero,3

beq \$s4,\$t0,Exit ;j=3, goto Exit

add \$zero,\$zero,\$zero add \$zero,\$zero,\$zero add \$zero,\$zero,\$zero

add \$t4,\$s4,\$s4

add \$t4,\$t4,\$t4 ;j multiple 4

addi \$s0,\$zero,0 ;reset \$s0,assign i=0

forloop: addi \$t0,\$zero,4

beq \$s0,\$t0,exit ;i=4, goto Exit 38h

add \$zero,\$zero,\$zero add \$zero,\$zero,\$zero add \$zero,\$zero

add \$t2,\$t4,\$s0 ;\$t1 address of iden[j][0]

lw \$t0,0(\$t2) ;\$t0=iden[j][0]h4c addi \$t0,\$t0,5 ;\$s0=iden[j][0]+5

addi \$t7, \$zero, 9 slt \$t6, \$t7, \$t0

beq \$t6, \$zero, exitmod add \$zero,\$zero,\$zero add \$zero,\$zero,\$zero add \$zero,\$zero

addi \$t0, \$t0, -10

exitmod: sw \$t0,12(\$t2); target

addi \$s0,\$s0,1 ;i++

j forloop

exit: lw \$t0,12(\$t4)

lw \$t1,13(\$t4) lw \$t2,14(\$t4) lw \$t3,15(\$t4) sw \$t0,13(\$t4) sw \$t1,12(\$t4) sw \$t2,15(\$t4)

sw \$t3,14(\$t4)

```
addi $s4,$s4,1 ;j++ j ForLoop
```

Exit:

#### 3.3 Python 脚本

由于将汇编转换机器码的过程繁琐复杂,而且考虑到未来可能会有多个修改版本的汇编代码,每次都进行人工转换工程量巨大,于是计划写一个 python 脚本来对其进行转换。该脚本支持的指令有 addi,add,slt,lw,sw,beq,j。能够识别 0-15 的立即数,能够识别 label 并保留,并将 beq 的跳转 label 放在注释后以便人工填写地址。以下是编写的 python 脚本的代码:

```
###editor: cmh
###fuction: change assembly instruction into machine instruction
###支持的指令有 addi,add,slt,lw,sw,beq,j
###支持所有所有 zero,t,s 寄存器
###支持 0-15 的立即数
###Label 不要和指令放在同一行
###将此文件和 mips.txt 放在同一目录下
source file='mips3.txt' #源汇编代码文件名
dir file='mips3 1.txt'
                        #产生的目标文件名
code = 'utf-8'
                       #需要在此输入源汇编代码文件的编码方式
f=open(source file,encoding=code)
ins = f.readlines()
fl=open(dir file,'w')
def w op(i,index n):
    global op
    op = "
    if 'addi' in i[0:index n]:
        op = '001000'
    if 'beq' in i[0:index n]:
        op = '000100'
    if 'add' in i[0:index n] and \
       'addi' not in i[0:index n]:
        op = '0000000'
    if 'lw' in i[0:index n]:
        op = '100011'
    if 'j' in i[0:index n]:
        op = '000010'
    if 'slt' in i[0:index n]:
        op = '0000000'
    if 'sw' in i[0:index n]:
        op = '101011'
    return op
def w func(i,fir_comma):
    global func
```

```
func="
     if 'add' in i[0:fir_comma] and \
         'addi' not in i[0:fir comma]:
          func = '100000 \ \ n'
     if 'slt' in i[0:fir comma]:
          func = '101010 \n'
     return func
def w r(i,fir_index,sec_index):
     #global rt
     rt = "
     if 'zero' in i[fir index:sec index]:
          rt = '000000'
     if 't0' in i[fir_index:sec_index]:
          rt = '01000'
     if 't1' in i[fir index:sec index]:
          rt = '01001'
     if 't2' in i[fir index:sec index]:
          rt = '01010'
     if 't3' in i[fir index:sec index]:
          rt = '01011 '
     if 't4' in i[fir index:sec index]:
          rt = '01100'
     if 't5' in i[fir_index:sec_index]:
          rt = '01101'
     if 't6' in i[fir_index:sec_index]:
          rt = '01110'
     if 't7' in i[fir index:sec index]:
          rt = '01111 '
     if 's0' in i[fir_index:sec_index]:
          rt = '10000 '
     if 's1' in i[fir index:sec index]:
          rt = '10001 '
     if 's2' in i[fir index:sec index]:
          rt = '10010'
     if 's3' in i[fir_index:sec_index]:
          rt = '10011 '
     if 's4' in i[fir_index:sec_index]:
          rt = '10100'
     if 's5' in i[fir_index:sec_index]:
          rt = '10101'
     if 's6' in i[fir_index:sec_index]:
          rt = '10110'
     if 's7' in i[fir index:sec index]:
          rt = '10111 '
     if 't8' in i[fir_index:sec_index]:
          rt = '11000'
```

```
if 't9' in i[fir index:sec index]:
         rt = '11001'
    return rt
def w imm(i,sec_comma,index_n):
    global imm
    if '0' in i[sec comma:index n]:
         imm = '0000000000000000\n'
    if '1' in i[sec comma:index n]:
         imm = '000000000000001 \ n'
    if '2' in i[sec comma:index n]:
         imm = '000000000000010 \ n'
    if '3' in i[sec comma:index n]:
         imm = '000000000000011 \ n'
    if '4' in i[sec comma:index n]:
         imm = '000000000000100 \ n'
    if '5' in i[sec comma:index n]:
         imm = '000000000000101 \ n'
    if '6' in i[sec comma:index n]:
         imm = '000000000000110 \ n'
    if '7' in i[sec comma:index n]:
         imm = '000000000000111 \ n'
    if '8' in i[sec comma:index n]:
         imm = '00000000001000 \ n'
    if '9' in i[sec comma:index n]:
         imm = '000000000001001 \ n'
    if '10' in i[sec comma:index n]:
         imm = '000000000001010 \ n'
    if '11' in i[sec_comma:index_n]:
         imm = '000000000001011 \ n'
    if '12' in i[sec comma:index n]:
         imm = '000000000001100 \ n'
    if '13' in i[sec comma:index n]:
         imm = '000000000001101 \ n'
    if '14' in i[sec_comma:index_n]:
         imm = '000000000001110\n'
    if '15' in i[sec comma:index n]:
         imm = '000000000001111 \ n'
    if '-' in i[sec comma:index n]:
         imm = '1' + imm[1:]
    if 'exitmod2' in i[sec comma:index n]:
         imm = 'xxxxxxxxxxxxxxxx
                                        //exitmod2 addr\n'
    if 'exitmod3' in i[sec comma:index n]:
         imm = 'xxxxxxxxxxxxxxxx
                                        //exitmod3 addr\n'
    if 'exitmod' in i[sec comma:index n]:
         imm = 'xxxxxxxxxxxxxxxx
                                        //exitmod4 addr\n'
    if 'Exit' in i[sec comma:index n]:
```

```
imm = 'xxxxxxxxxxxxxxxx
                                         //Exit addr\n'
    if 'exit' in i[sec comma:index n] and \
        'exitmod' not in i[sec comma:index n]:
         imm = 'xxxxxxxxxxxxxxx
                                         //exit addr\n'
    return imm
for i in ins:
    if i == ' n':
         fl.write('\n')
     else:
         fir comma = i.find(',')
         sec_comma = i.find(',',fir_comma+1)
         if ';' in i:
               index n = i.find(';')
         else:
               index n = i.find('\n')
         if ':' in i:
               fl.write(i[0:index n]+'\n')
         else:
               op = w_op(i,index_n)
               rs = w r(i,fir comma,sec comma)
               rd = w r(i,0,fir comma)
               rt = w r(i,sec comma,index n)
               imm = w_imm(i,sec_comma,index_n)
               fl.write(op)
               if 'j' not in i[0:index_n]:
                    if op == '0000000':
                         fl.write(rs)
                         fl.write(rt)
                         fl.write(rd)
                         f1.write('00000')
                         func = w func(i,fir comma)
                         fl.write(func)
                    elif op == '100011' or op == '101011':
                         index brac = i.find('(')
                         rs = w_r(i,index\_brac,index\_n)
                         rd = w r(i,0,fir comma)
                         imm = w_imm(i,fir_comma,index_brac)
                         fl.write(rs)
                         fl.write(rd)
                         fl.write(imm)
                    else:
                         fl.write(rs)
                         fl.write(rd)
                         fl.write(imm)
               elif 'j' in i[0:index n]:
                    if 'f' in i[0:index_n]:
```

fl.close()

#### 3.4 机器码

```
00100000001000100000000000000001 // 0x4
0010000000100100000000000000010//0x8
0010000000100110000000000000011//0xc
001000000001000000000000000011//0x14
000100010001010000000000000100010//Exit addr//0x18//+34
00000000000000000000000000100000//0x1c
0000000000000000000000000100000//0x20
00000000000000000000000000100000//0x24
00000010100101000110000000100000//0x28
0000001100011000110000000100000//0x2c
00100000001000000000000000000000//0x30
0010000000010000000000000000100//0x34
00010001000100000000000000010000//0x38//+16
00000000000000000000000000100000//0x3c
0000000000000000000000000100000//0x40
00000000000000000000000000100000//0x44
00000001100100000101000000100000//0x48
1000110101001000000000000000000000//0x4c
00100001000010000000000000000101//0x50
0010000000011110000000000001001 // 0x54
00000001111010000111000000101010//0x58
0001000000011100000000000000100//exitmod addr//0x5c//+4
0000000000000000000000000100000//0x60
00000000000000000000000000100000//0x64
0000000000000000000000000100000//0x68
00100001000010001111111111111110110//0x6c-10
10101101010010000000000000001100//0x70
001000100001000000000000000000001//0x74
0000100000000000000000000001101//forloop_addr//0x78//13
10001101100010000000000000001100 // 0x7c
10001101100010010000000000001101 // 0x80\\
10001101100010100000000000001110 // 0x84
10001101100010110000000000001111//0x88
```

10101101100010000000000000001101//0x8c

10101101100010010000000000001100 // 0x90

10101101100010100000000000001111//0x94

10101101100010110000000000001110//0x98

001000101001010000000000000000001//0x9c

 $000010000000000000000000000101/\!/Forloop\ addr/\!/0xa0/\!/5$ 


0000000000000000000000000000000//Exit://0xa4

#### 四、指令集描述


| 分类     | 指令      | 示例                   | 含义                             |
|--------|---------|----------------------|--------------------------------|
|        | add     | add \$s1, \$s2, \$s3 | \$s1 = \$s2 + \$s3             |
|        | slt     | slt \$s1, \$s2, \$s3 | \$s1 = \$s2<\$s3?1:0           |
| R-Type | sub(可选) | sub \$s1, \$s2, \$s3 | \$s1 = \$s2 - \$s3             |
|        | or(可选)  | sub \$s1, \$s2, \$s3 | \$s1 = \$s2   \$s3             |
|        | and(可选) | sub \$s1, \$s2, \$s3 | \$s1 = \$s2 & \$s3             |
|        | lw      | lw \$s1, 100(\$s2)   | s1 = Mem[s2 + 100]             |
|        | SW      | sw \$s1, 100(\$s2)   | Mem[\$s2 + 100] = \$s1         |
| I-Type | beq     | beq \$s1, \$s2, L    | If $(\$s1 == \$s2)$ PC+= $4*L$ |
|        | addi    | addi \$s1, \$s2, L   | $s1 = s2 + sign_ex(L)$         |
|        | ori(可选) | ori \$s1, \$s2, L    | s1 = s2  or  ex(L)             |
| J-Type | j       | j 2500               | goto 10000                     |

### 五、模块示意图及端口描述; 验证平台描述

#### 5.1 单周期处理器模块图




其中,取址单元 Instruction Fetch Unit 结构如下图所示:



#### 5.2 流水线处理器模块图

相比于教材中的模块图,我们结合了前递单元、冒险检测单元、MUX 和完整的控制图,并添加了 Jump 控制单元。



#### 5.3 验证平台

#### 5.3.1 验证软件

Modelsim SE-64 10.4

#### 5.3.2 验证代码

处理器时钟:初始化 clk 和 reset,并令 clk 周期变化。

数据存储器:为了输入数组,我们利用语句 MIPS\_top.Data\_Mem.data[0]=32'h1 初始化数据存储器。

```
结果显示: 使用了两次$display, 方便比较输入和处理器的运算结果。
Verilog 代码如下所示:
'timescale 10ns/1ns
//`include "MIPS top.v"
module MIPS test;
reg clk,reset;
MIPS top MIPS top(clk,reset);
initial
begin
    clk=0;
    reset=0;
end
initial
begin
    #5 reset=1;
end
initial
begin
    repeat(1000)
    #2 clk=~clk;
end
initial
begin
    $readmemb("mips3.txt",MIPS top.ins fetch.Ins Mem.data);
    MIPS top.ins fetch.Ins Mem.data[0]=32'b00100001000010000000000000001;
//32'b001000 01000 01000 000000000000000001
    MIPS top.ins fetch.Ins Mem.data[1]=32'b001000010000100000000000000001;
    MIPS top.ins fetch.Ins Mem.data[2]=32'b001000010000100000000000000001;
//
//
    MIPS top.ins fetch.Ins Mem.data[3]=32'b001000010000100000000000000001;
//
    MIPS top.ins fetch.Ins Mem.data[4]=32'b001000010000100000000000000001;
    MIPS top.ins fetch.Ins Mem.data[5]=32'b001000010000100000000000000001;
//
//
    MIPS top.ins fetch.Ins Mem.data[6]=32'b001000010000100000000000000001;
//
    MIPS top.ins fetch.Ins Mem.data[7]=32'b001000010000100000000000000001;
    MIPS top.ins fetch.Ins Mem.data[8]=32'b001000010000100000000000000001;
//
//
    MIPS top.ins fetch.Ins Mem.data[9]=32'b001000010000100000000000000001;
//
    MIPS top.ins fetch.Ins Mem.data[10]=32'b001000010000100000000000000001;
//
    MIPS top.ins fetch.Ins Mem.data[11]=32'b001000010000100000000000000001;
end
```

```
#1
        MIPS top.Data Mem.data[0]=32'h1;//5'b00000
        MIPS top.Data Mem.data[1]=32'h3;
        MIPS top.Data Mem.data[2]=32'h5;
        MIPS top.Data Mem.data[3]=32'h7;
        MIPS top.Data Mem.data[4]=32'h9;
        MIPS top.Data Mem.data[5]=32'h2;
        MIPS top.Data Mem.data[6]=32'h4;
        MIPS top.Data Mem.data[7]=32'h6;
        MIPS top.Data Mem.data[8]=32'h8;//5'b01000
        MIPS top.Data Mem.data[9]=32'h0;//5'b01001
        MIPS top.Data Mem.data[10]=32'h0;
        MIPS top.Data Mem.data[11]=32'h0;
    end
    initial
    begin
        #10
        $display("Input %1d%1d%1d%1d %1d%1d%1d%1d %1d%1d%1d%1d",MIPS top.Data M
em.data[0],MIPS top.Data Mem.data[1],
    MIPS top.Data Mem.data[2],MIPS top.Data Mem.data[3],MIPS top.Data Mem.data[4],MIPS t
op.Data Mem.data[5],
    MIPS top.Data Mem.data[6],MIPS top.Data Mem.data[7],MIPS top.Data Mem.data[8],MIPS t
op.Data Mem.data[9],
    MIPS top.Data Mem.data[10],MIPS top.Data Mem.data[11]);
        #1000
        $display("Output %1d%1d%1d%1d %1d%1d%1d%1d %1d%1d%1d%1d",MIPS top.Data M
em.data[12],MIPS top.Data Mem.data[13],
    MIPS top.Data Mem.data[14],MIPS top.Data Mem.data[15],MIPS top.Data Mem.data[16],MIP
S top.Data Mem.data[17],
    MIPS top.Data Mem.data[18],MIPS top.Data Mem.data[19],MIPS top.Data Mem.data[20],MIP
S top.Data Mem.data[21],
    MIPS top.Data Mem.data[22],MIPS top.Data Mem.data[23]);
    end
    endmodule
    流水线处理器与单周期处理器验证代码基本相同,只是时钟频率和读取文件略有
改变。
```

#### 六、硬件模块描述及源代码

#### 6.1 单周期处理器

#### 6.1.1 ALU

begin

由于我们的汇编里使用了 add,addi,slt,lw,sw,beg,jump 等指令,所以 ALU 中实现的

运算有加,减,与,或,以及比较大小五种运算。根据编码规则对其控制信号进行编码得到这四种运算的控制信号分别为。与: 000,或: 001,加: 010,减: 110,比较: 111。在 Verilog 中使用 case 语句对这四种运算进行控制。并且在减法指令时,如果结果为 0 需要让输出信号 zero 为 1。ALU 的端口有: 3 位的输入控制端 ALUctr,两个 32 位的数据输入端 busA,busB,一个 32 位的结果输出 busC,一个 zero 标志位输出。其 Verilog 如下:

```
module ALU(busC,zero,busA,busB,ALUctr);
```

```
input busA,busB,ALUctr;
output zero,busC;
reg [31:0] busC;
reg zero;
wire [31:0] busA, busB;
wire [2:0] ALUctr;
parameter myAND = 3'b000;
parameter myOR = 3'b001;
parameter myADD = 3'b010;
parameter mySUB = 3'b110;
parameter myLESS= 3'b111;
always@(*)
begin
zero = 0;
case(ALUctr)
    myAND : busC = busA \& busB;
    myOR : busC = busA | busB;
    myADD : busC = busA + busB;
    mySUB: begin
             busC = busA - busB;
        if(busC == 0)
        zero = 1;
        end
    myLESS: begin
        if(busA<busB)
             busC = 1;
        else
             busC = 0;
        end
endcase
end
```

endmodule

#### 6.1.2 位扩展器

对于位数扩展器,该扩展器用于 I 类指令,需要有两种扩展方式。一种是符号扩展,一种是 0 扩展。由控制信号 ExtOp 决定。当 ExtOp 是 1 时,为符号扩展。当 ExtOp 为 0 时,为 0 扩展。该扩展器的端口有:16 位的立即数输入端 imm16,一个扩展方式控制输入端 extop,结果输出端 ext imm。其 Verilog 如下:

```
module extender(ext imm,extop,imm16);
```

```
input imm16,extop;
output ext_imm;
wire [31:0]ext_imm;
wire [15:0]imm16;
wire extop;
assign ext_imm = extop? {{16{imm16[15]}},imm16}:{16'b0,imm16};
```

endmodule

#### 6.1.3 取值部件

对于取指部件,由于需要有 beq 和 jump。下一条 PC 的情况有三种,分别是当前 PC+4,beq 跳转和 jump 跳转。由于 PC 的变化与低 2 位无关,所以可以只对高 30 位进行处理。这三种情况的 PC 的 2-31 位分别要进行加一,符号扩展加上 PC,与当前 PC 的 28-31 拼接的操作。且在确定下一条 PC 之前需要有两次判断,最终确定下一条 PC,并输入指令存储器中,取出下一条指令。取指部件的端口有:输入端:Branch 控制端,zero 标志位,Jump 控制端,clk,reset;输出端口有:32 位的 Instruction 指令输出。其 Verilog 如下:

module ins\_fetch(Instruction,zero,Branch,Jump,clk,reset);

```
input clk,reset,zero,Branch,Jump;
output[31:0] Instruction;

reg [31:0] PC;
wire [15:0]imm16;
wire [25:0]target;
wire [29:0]PC4,ext_imm30,PC_branch,PC_4_or_beq,PC_jump,next_addr;
wire [31:0]Instruction;

//initial begin
// PC = 0;
//end

adder_30     u0(PC4,PC[31:2],30'b01);
sign_ext30 u2(ext_imm30,imm16);
adder 30     u1(PC_branch,ext_imm30,PC4);
```

```
mux 2x1 #(.DATA WIDTH(30)
          )mux_2x1_u0(.in1(PC_branch
                                              ),
                         .in0(PC4
                                                   ),
                         .sel(Branch & zero
                                               ),
                         .out(PC 4 or beq
                                              )
                       );
mux 2x1 #(.DATA WIDTH(30)
          )mux 2x1 u1(.in1(PC jump
                                              ),
                         .in0(PC 4 or beq
                                              ),
                         .sel(Jump
                                                   ),
                         .out(next addr
                                              )
                       );
assign PC jump = {PC[31:28],target};
assign imm16 = Instruction[15:0];
assign target = Instruction[25:0];
always@(negedge clk)
begin
    if(!reset) begin
         PC=0;
    end
    else begin
         PC = \{\text{next addr, 2'b00}\};
    end
end
              Ins Mem(32'b0,1'b0,{2'b00,PC[31:2]},Instruction,clk);//memorys(DataIn,WrEn,Adr,
memorys
DataOut, Clk);
```

endmodule

#### 6.1.4 寄存器堆

寄存器堆包含 32 个寄存器,两条 32 位输出总线 busA 和 busB,一条 32 位输入总线 busW,它们由 Ra、Rb、Rw 决定寄存器的选择。RegWr 为写使能。clk 为时钟输入,只有在写操作中,clk 才有作用,读操作中,寄存器的行为和组合逻辑电路一样。要注意,zero 寄存器读数永远为 32'b0。其 Verilog 如下:

```
module registers(busA,busB,busW,Ra,Rb,Rw,RegWr,Clk);
input [4:0] Ra,Rb,Rw;
input [31:0]busW;
input RegWr,Clk;
output [31:0]busA,busB;

reg [31:0]data[31:0];
wire[31:0] busA,busB;

assign busA = (Ra==5'b0)? 32'b0:data[Ra];
```

```
assign busB = (Rb==5'b0)? 32'b0:data[Rb];

always@(negedge Clk)
begin

if(RegWr)
begin

data[Rw] = busW;
end
end
end
endmodule
```

#### 6.1.5 指令/数据存储器

指令/数据存储器为理想化的存储器,有一条输入总线 DataIn 和一条输出总线 DataOut, 地址 Adr 用于选择存储字, WrEn 为写使能。clk 为时钟输入,只有在写操作中,clk 才有作 用,读操作中,其行为和组合逻辑电路一样。其 Verilog 如下:

```
module memorys(DataIn,WrEn,Adr,DataOut,Clk);
  input [31:0]DataIn;
  input [31:0]Adr;
  input WrEn;
  input Clk;
  output [31:0]DataOut;
  reg [31:0]data[127:0];
  wire [31:0]DataOut;
  always@(negedge Clk)
  begin
    if(WrEn)
      begin
         data[Adr] = DataIn;
       end
  end
  assign DataOut=data[Adr];
```

endmodule

#### 6.1.6 数据选择器

单周期所用到的 MUX 都是二选一的,但位数涉及 32 位、30 位、5 位,为了统一格式,将位宽作为参数写在模块中。其 Verilog 如下:

```
module mux_2x1 #(parameter DATA_WIDTH = 32) (in1, in0, sel, out);
input [DATA_WIDTH-1:0] in1;
input [DATA_WIDTH-1:0] in0;
input sel;
```

```
output [DATA_WIDTH-1:0] out;
assign out=sel?in1:in0;
```

endmodule

```
6.1.7 主控制器
     主控制器为逻辑电路,输入为指令的前六位 opcode,输出为 RegWr,RegDst,ExtOp,
AluSrc, ALUop, MemWr, MemtoReg, Branch, Jump 控制信号, 其 Verilog 如下:
    module MIPS control(op,RegWr,RegDst,ExtOp,AluSrc,ALUop,MemWr,MemtoReg,Branch,Jump);
    input [5:0] op;
    output RegWr,RegDst,ExtOp,AluSrc,MemWr,MemtoReg,Branch,Jump;
    output [2:0] ALUop;
    assign RegWr=(!op[5]\&!op[4]\&!op[3]\&!op[2]\&!op[1]\&!op[0])
            |(!op[5]\&!op[4]\&op[3]\&op[2]\&!op[1]\&op[0])
            |(op[5]\&!op[4]\&!op[3]\&!op[2]\&op[1]\&op[0])
            (!op[5]\&!op[4]\&op[3]\&!op[2]\&!op[1]\&!op[0]);/R-type ori lw addi
    assign RegDst=!op[5]&!op[4]&!op[3]&!op[2]&!op[1]&!op[0];//R-type
    assign ExtOp=(op[5]&!op[4]&!op[3]&!op[2]&op[1]&op[0])
            |(op[5]\&!op[4]\&op[3]\&!op[2]\&op[1]\&op[0])
            | (!op[5]&!op[4]&op[3]&!op[2]&!op[1]&!op[0]);//lw sw addi
    assign AluSrc=(!op[5]\&!op[4]\&op[3]\&op[2]\&!op[1]\&op[0])
            |(op[5]\&!op[4]\&!op[3]\&!op[2]\&op[1]\&op[0])
            |(op[5]\&!op[4]\&op[3]\&!op[2]\&op[1]\&op[0])
            | (!op[5]&!op[4]&op[3]&!op[2]&!op[1]&!op[0]);//ori lw sw addi
    assign ALUop[2]=!op[5]&!op[4]&!op[3]&!op[2]&!op[1]&!op[0];//R-type
    assign ALUop[1]=!op[5]&!op[4]&op[3]&op[2]&!op[1]&op[0];//ori
    assign ALUop[0]=!op[5]&!op[4]&!op[3]&op[2]&!op[1]&!op[0];//beq
    assign MemWr=op[5]&!op[4]&op[3]&!op[2]&op[1]&op[0];//sw
```

endmodule

#### 6.1.8 ALU 控制器

分离 ALU 控制器进行局部译码,可以减小主控单元的大小,提升控制速度。ALU 控制器也是逻辑电路,有两个输入 func,ALUop 和一个输出 ALUctr,其 Verilog 如下: module ALU control(func,ALUop,ALUctr);

assign MemtoReg=op[5]&!op[4]&!op[3]&!op[2]&op[1]&op[0];//lw assign Branch=!op[5]&!op[4]&!op[3]&op[2]&!op[1]&!op[0];//beq assign Jump=!op[5]&!op[4]&!op[3]&!op[2]&op[1]&!op[0];//jump

```
input [5:0] func;
input [2:0] ALUop;
output [2:0] ALUctr;
wire[2:0] ALUctr;
```

```
assign\ ALUctr[2]=(!ALUop[2]\&ALUop[0])|(ALUop[2]\&!func[2]\&func[1]\&!func[0]);\\ assign\ ALUctr[1]=(!ALUop[2]\&!ALUop[1])|(!ALUop[2]\&ALUop[0])|(ALUop[2]\&!func[2]\&!func[0]);\\ assign\ ALUctr[0]=(!ALUop[2]\&ALUop[1])|(ALUop[2]\&!func[3]\&!func[2]\&!func[0])|(ALUop[2]\&!func[3]\&!func[2]\&!func[0])|(ALUop[2]\&func[3]\&!func[2]\&!func[0]);\\ assign\ ALUctr[0]=(!ALUop[2]\&ALUop[1])|(ALUop[2]\&!func[0]);\\ assign\ ALUctr[0]=(!ALUop[2]\&func[1]\&!func[0]);\\ assign\ ALUctr[0]=(!ALUop[2]\&func[1]\&!func[0]);\\ assign\ ALUctr[0]=(!ALUop[2]\&func[1]\&!func[0]);\\ assign\ ALUctr[0]=(!ALUop[2]\&func[1]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUop[2]\&!func[0])|(ALUo
```

endmodule

#### 6.1.9 总装

按照单周期处理器结构将上述模块连接在一起,对各信号合理命名,得到如下的 顶层模块:

```
module MIPS top(clk,reset);
input clk,reset;
wire[31:0] Instruction,busA,busB,busW,ext imm,busB MUX,ALUout,DataOut;
wire[5:0] op, func;
wire[4:0] Rt,Rs,Rd,Rw;
wire[15:0] imm16;
wire[2:0] ALUctr, ALUop;
ins fetch ins fetch(Instruction,zero,Branch,Jump,clk,reset);
assign op=Instruction[31:26];
assign Rs=Instruction[25:21];
assign Rt=Instruction[20:16];
assign Rd=Instruction[15:11];
assign imm16=Instruction[15:0];
assign func=Instruction[5:0];
MIPS control MIPS control(op,RegWr,RegDst,ExtOp,AluSrc,ALUop,MemWr,MemtoReg,Branch,
Jump);
ALU control ALU control(func, ALUop, ALUctr);
mux 2x1 #(5) mux 2x1 RegDst(Rd,Rt,RegDst,Rw);//mux 2x1(in1, in0, sel, out);
registers registers(busA,busB,busW,Rs,Rt,Rw,RegWr,clk);
//registers(busA,busB,busW,Ra,Rb,Rw,RegWr,Clk);
extender extender(ext imm,ExtOp,imm16);
mux 2x1 #(32) mux 2x1 AluSrc(ext imm,busB,AluSrc,busB MUX);
ALU ALU(ALUout,zero,busA,busB MUX,ALUctr);
memorys Data Mem(busB,MemWr,ALUout,DataOut,clk);
//memorys(DataIn,WrEn,Adr,DataOut,Clk);
mux 2x1 #(32) mux 2x1 MemtoReg(DataOut,ALUout,MemtoReg,busW);
```

endmodule

#### 6.2 流水线处理器

流水线处理器所用的寄存器堆、指令/数据存储器、位扩展器、ALU、ALU 控制器、主控制器均与单周期处理器相同。

#### 6.2.1 IF/ID 寄存器

IF\_ID 寄存器用来寄存取指阶段的指令和 PC+4 的结果,一个周期后向取操作数,译码阶段输出指令和 PC+4。同时还需要加入一个控制端控制该寄存器的保持功能以解决冒险问题。其 Verilog 代码如下:

```
module IF ID reg(Instruction out,PC add4 out,Instruction in,PC add4 in,ctrl,clk,reset);
input clk, Instruction in, PC add4 in, ctrl, reset;
output Instruction_out,PC_add4_out;
reg [31:0]Instruction out,PC add4 out;
wire [31:0]Instruction in,PC add4 in;
wire clk,ctrl;
//assign myclk = \sim ctrl | clk;
always@(negedge clk)
begin
    if(!reset)
    begin
    PC add4 out \leq 32'b0;
    Instruction out <= 32'b0;
    end
    else if(!ctrl)
    begin
    PC add4 out <= PC add4 out;
    Instruction out <= Instruction out;
    end
    else
    begin
    PC add4 out <= PC add4 in;
    Instruction out <= Instruction in;
    end
end
```

endmodule

#### 6.2.2 ID/EX 寄存器

ID\_EX 寄存器用来寄存取操作数的结果和控制信号 WB,M,EX。他需要将 PC+4,数据寄存器的输出寄存下来。在寄存控制信号时,需要加入一个选择器来选择寄存完整的控制信号还是清零控制信号,以此来加入空泡。同时,还需要将当前指令的 Rs,Rt,Rd 寄存下来,以便在后续判断是否发生冒险,同时还需要通过 Rt 和 Rd 来选择回写路径。其 Verilog 代码如下:

```
module ID_EX_reg(
busA_out,busB_out,PC_add4_out,EX_out,M_out,WB_out,Ext_op_out,
imm16_out,Instruction25_21_out,Instruction20_16_out,Instruction15_11_out,
```

```
busA in,busB in,PC add4 in,EX in,M in,WB in,Ext op in,
imm16 in,Instruction25 21 in,Instruction20 16 in,Instruction15 11 in,clk,reset);
input busA in,busB in,PC add4 in,EX in,M in,WB in,Ext op in,Ext op in,
imm16 in,Instruction25 21 in,Instruction20 16 in,Instruction15 11 in,clk,reset;
output busA out,busB out,PC add4 out,EX out,M out,WB out,Ext op out,
imm16 out,Instruction25 21 out,Instruction20 16 out,Instruction15 11 out;
wire [31:0]busA in,busB in,PC add4 in;
wire [4:0]Instruction25 21 in,Instruction20 16 in,Instruction15 11 in;
wire [15:0]imm16 in;
wire [1:0]WB in;
wire [4:0]EX in;
wire [2:0]M in;
wire clk,Ext op in;
reg [31:0]busA out,busB out,PC add4 out;
reg [4:0]Instruction25 21 out,Instruction20 16 out,Instruction15 11 out;
reg [15:0]imm16 out;
reg [1:0]WB out;
reg [4:0]EX out;
reg [2:0]M out;
reg Ext_op_out;
always@(negedge clk)
begin
    if(!reset)
    begin
    {busA out,busB out,PC add4 out,EX out,M out,WB out,Ext op out,Ext op out,
imm16 out,Instruction25 21 out,Instruction20 16 out,Instruction15 11 out} <= 500'b0;
    end
    else
    begin
    {busA out,busB out,PC add4 out,EX out,M out,WB out,Ext op out,Ext op out,
imm16 out,Instruction25 21 out,Instruction20 16 out,Instruction15 11 out} <=
    {busA in,busB in,PC add4 in,EX in,M in,WB in,Ext op in,Ext op in,
imm16 in,Instruction25 21 in,Instruction20 16 in,Instruction15 11 in};
    end
end
endmodule
```

#### 6.2.3 EX/MEM 寄存器

EX MEM 寄存器用来存储后续控制信号 WB,M 和 ALU 的结果以及最后要写入 的目标寄存器。其 Verilog 代码如下:

```
module EX MEM reg(
```

```
ALUout out,zero out,busB out,Rw out,WB out,M out,ADDout out,
    ALUout in,zero in,busB in,Rw in,WB in,M in,ADDout in,clk,reset);
    input ALUout in,zero in,busB in,Rw in,WB in,M in,ADDout in,clk,reset;
    output ALUout out,zero out,busB out,Rw out,WB out,M out,ADDout out;
    wire [31:0]busB in, ALUout in, ADDout in;
    wire [4:0]Rw in;
    wire [1:0]WB in;
    wire [2:0]M in;
    reg [31:0]busB out,ALUout out,ADDout out;
    reg [4:0]Rw out;
    reg [1:0]WB out;
    reg [2:0]M out;
    reg zero out;
    always@(negedge clk)
    begin
        if(!reset)
        begin
        {ALUout out,zero out,busB out,Rw out,WB out,M out,ADDout out} <= 500'b0;
        end
        else
        begin
        {ALUout out,zero out,busB out,Rw out,WB out,M out,ADDout out} <=
        {ALUout in,zero in,busB in,Rw in,WB in,M in,ADDout in};
        end
    end
    endmodule
6.2.4 MEM/WB 寄存器
    MEM WB 寄存器用来保存与回写相关的控制信号 WB,还有存储器的输出和上
一级 ALU 的结果,同时还保存回写的目标寄存器。其 Verilog 代码如下:
    module
MEM WB reg(WB out,Rw out,ALUout out,DataMem out,WB in,Rw in,ALUout in,DataMem in,c
lk,reset);
    output reg[1:0] WB out;
    output reg[4:0] Rw out;
    output reg[31:0] ALUout out, DataMem out;
    input[1:0] WB in;
    input[4:0] Rw in;
    input[31:0] ALUout in, DataMem in;
```

input clk,reset;

```
always@(negedge clk)
begin

if(!reset) begin

WB_out<=2'b0;

Rw_out<=5'b0;

ALUout_out<=32'b0;

DataMem_out<=32'b0;

end

else begin

WB_out<=WB_in;

Rw_out<=Rw_in;

ALUout_out<=ALUout_in;

DataMem_out<=DataMem_in;

end

end
```

endmodule

#### 6.2.5 PC 寄存器

相比于单周期处理器,为了实现冒险检测并加入空泡,PC 需要有暂停功能。PCWr 为 PC 的使能控制,用于暂停 PC。其 Verilog 代码如下:

```
module PC(PC in,PC out,PCWr,clk,reset);
output reg[31:0] PC_out;
input[31:0] PC in;
input PCWr,clk,reset;
always@(negedge clk)
begin
    if(!reset) begin
         PC out<=0;
    end
    else if(!PCWr) begin
         PC out <= PC out;
    end
    else begin
         PC out <= PC in;
    end
end
```

endmodule

#### 6.2.6 左移模块

左移模块用来移位 beq 的扩展后的立即数,其结果加上 PC+4 等于即将分支的地址。其内部功能为输入左移两位。其 Verilog 代码如下:

```
module shiftleft2(out,in); input in;
```

```
output out;
wire [31:0]in,out;
assign out = in <<2;
endmodule
```

#### 6.2.7 三选一选择器

由于流水线处理器有前递单元,ALU 的输入信号需要增加三选一的 MUX, 其 Verilog 代码如下:

```
module mux_3x1 #(parameter DATA_WIDTH = 32) (in10, in01, in00, sel, out);
input [DATA_WIDTH-1:0] in10;
input [DATA_WIDTH-1:0] in01;
input [DATA_WIDTH-1:0] in00;
input [1:0] sel;
output [DATA_WIDTH-1:0] out;
assign out=sel[1]?in10:(sel[0]?in01:in00);
```

endmodule

#### 6.2.8 前递单元

ForwardB<=2'b10;

(EX MEM Rd!=ID EX Rt|| !EX MEM RegWr))

为了解决大多数的数据冒险,可以从某流水段向其他流水段前递结果。前递单元输入为 ID/EX、EX/MEM、MEM/WB 的部分寄存器,输出为 ALU 三选一 MUX 的控制信号 ForwardA,ForwardB。相比于课件中的前递单元,本单元添加了一些代码,用于解决 lw 加入空泡导致的错误前递。其 Verilog 代码如下:

```
module Forwarding unit(ForwardA,ForwardB,ID EX Rs,ID EX Rt,EX MEM Rd,
    MEM WB Rd,EX MEM RegWr,MEM WB RegWr);
    output reg[1:0] ForwardA, ForwardB;
    input[4:0] ID EX Rs,ID EX Rt,EX MEM Rd,MEM WB Rd;
    input EX MEM RegWr, MEM WB RegWr;
    always@(ID EX Rs or ID EX Rt or EX MEM Rd or MEM WB Rd
   or EX MEM RegWr or MEM_WB_RegWr)
    begin
       if(EX MEM RegWr && EX MEM Rd!=5'b0 && EX MEM Rd==ID EX Rs)//EX hazard
           ForwardA<=2'b10;
       else if(MEM WB RegWr && MEM WB Rd!=5'b0 && MEM WB Rd==ID EX Rs &&
(EX MEM Rd!=ID EX Rs || !EX MEM RegWr) )//MEM hazard
           ForwardA<=2'b01;
       else
           ForwardA<=2'b00;
       if(EX MEM RegWr && EX MEM Rd!=5'b0 && EX MEM Rd==ID EX Rt)
```

else if(MEM WB RegWr && MEM WB Rd!=5'b0 && MEM WB Rd==ID EX Rt &&

```
ForwardB<=2'b01; else ForwardB<=2'b00; end
```

endmodule

#### 6.2.9 冒险检测单元

装入指令 lw 数据冒险无法只通过数据前递解决,需要冒险检测单元,用于检测 lw 冒险, 暂停 PC、IR/ID 并清除 EX/MEM, 其 Verilog 代码如下:

```
module Hazard detection(PCWr,IF IDWr,ID EXMux,ID EX MemtoReg,ID EX Rt,
IF ID Rs,IF ID Rt);
output reg PCWr,IF IDWr,ID EXMux;
input ID_EX_MemtoReg;
input[4:0] ID EX Rt,IF ID Rs,IF ID Rt;
always@(ID EX MemtoReg or ID EX Rt or IF ID Rs or IF ID Rt)
begin
    if(ID EX MemtoReg && (ID EX Rt==IF ID Rs || ID EX Rt==IF ID Rt))
    begin
        PCWr<=0;
        IF IDWr<=0;
        ID EXMux<=0;
    end
    else begin
        PCWr \le 1;
        IF IDWr<=1;
        ID EXMux<=1;</pre>
    end
end
```

endmodule

#### 6.2.10 总装

按照流水线处理器结构将上述模块连接在一起,对各信号合理命名,得到如下的 顶层模块:

```
module MIPS_top(clk,reset);
input clk,reset;
wire[31:0]
Instruction,busA,busB,busW,ext_imm,busB_MUX,ALUout,DataOut,PC_add4_in1,PC_add4_out,PC_ad
d4;
wire[5:0] op,func;
wire[4:0] Rt,Rs,Rd,Rw,Rw_in,Rd_out,Rs_out,Rt_out,Rw_out;
wire[15:0] imm16,imm16_out;
wire[2:0] ALUctr,ALUop,ALUop_ctrl;
wire[1:0] WB,WB1,WB2,WB3,ForwardA,ForwardB,WB mux in;
```

```
wire[4:0] EX,EX1,EX mux in;
    wire[2:0] M,M1,M2,M mux in;
    wire[31:0]
imm shift,ADDout,ALU out,ALUB in,ALUA_in,busA_out,busB_out,ALUB_mux_in,busA_in,busB_i
n,Regw data;
    wire[31:0]
PC branch,PCorBranch,PC,PC jump,PC in,Instruction out,ALUout out,Write datas,Dataout muxin,A
LUout muxin;
    wire RegW,Mem2Reg,Branch,Jump,MemR,MemW,RegDst,ALUSrc,zero;
    wire[9:0] ID EX ctrl in;
    assign op=Instruction[31:26];
    assign Rs=Instruction[25:21];
    assign Rt=Instruction[20:16];
    assign Rd=Instruction[15:11];
    assign imm16=Instruction[15:0];
    assign func=imm16 out[5:0];
    assign WB mux in = {RegW,Mem2Reg};
    assign M mux in = {Branch, 1'b1, MemW};
    assign EX mux in = {RegDst,ALUop,ALUSrc};
    assign WB = ID EX ctrl in[9:8];
    assign M = ID_EX_ctrl_in[7:5];
    assign EX = ID EX ctrl in[4:0];
    assign RegDst ctrl = EX1[4];
    assign ALUop ctrl = EX1[3:1];
    assign ALUSrc ctrl = EX1[0];
    assign Branch ctrl = M2[2];
    assign MemR_ctrl = M2[1];
    assign MemW ctrl = M2[0];
    assign RegW ctrl = WB3[1];
    assign EX MEM RegWr = WB2[1];
    assign Mem2Reg ctrl = WB3[0];
    assign ID EX MemtoReg = WB1[0];
    assign
Jump=!Instruction out[31]&!Instruction out[30]&!Instruction out[29]&!Instruction out[28]&Instructio
n out[27]&!Instruction out[26];
    assign PC jump = \{PC[31:28], Instruction out[25:0], 2'b00\};
    assign PCSrc = Branch ctrl & zero;
    mux 2x1
                #(32)
                        mux 2x1 PC(.in1(PC branch),.in0(PC add4),.sel(PCSrc),.out(PCorBranch));
//add4 or branch
    mux 2x1 #(32) mux 2x1 Jump(PC jump,PCorBranch,Jump,PC in);//mux 2x1(in1, in0, sel, out);
//jump or add4
    PC PC u0(.PC in(PC in),.PC out(PC),.PCWr(PCWr),.clk(clk),.reset(reset));
    adder 32 adder 32 PC(.C(PC add4),.A(PC),.B(32'd4));
```

```
memorys
```

Ins Mem(32'b0,1'b0,{2'b00,PC[31:2]},Instruction out,clk);//memorys(DataIn,WrEn,Adr,DataOut,Clk);

IF ID reg

IF\_ID\_reg\_u0(.Instruction\_out(Instruction),.PC\_add4\_out(PC\_add4\_in1),.Instruction\_in(Instruction\_out ),.PC\_add4\_in(PC\_add4),.ctrl(IF\_IDWr),.clk(clk),.reset(reset));

Hazard detection

 $\label{local-equation} Hazard\_detection\_u0(.PCWr(PCWr),.IF\_IDWr(IF\_IDWr),.ID\_EXMux(ID\_EXMux),.ID\_EX\_MemtoReg\\ g(ID\_EX\_MemtoReg),.ID\_EX\_Rt(Rt\_out),.IF\_ID\_Rs(Rs),.IF\_ID\_Rt(Rt));$ 

MIPS\_control

MIPS\_control\_u0(op,RegW,RegDst,ExtOp,ALUSrc,ALUop,MemW,Mem2Reg,Branch); registers

registers\_u0(.busA(busA\_in),.busB(busB\_in),.busW(Regw\_data),.Ra(Rs),.Rb(Rt),.Rw(Rw),.RegWr(Reg W ctrl),.Clk(clk));

ID EX reg ID EX reg u0(

 $.busA\_out(busA\_out),.busB\_out(busB\_out),.PC\_add4\_out(PC\_add4\_out),.EX\_out(EX1),.M\_out(M-1),.WB\_out(WB1),.Ext\_op\_out(ExtOp\_ctrl),$ 

 $. imm16\_out (imm16\_out),. Instruction25\_21\_out (Rs\_out),. Instruction20\_16\_out (Rt\_out),. Instruction15\_11\_out (Rd\_out),. Instruction25\_21\_out (Rs\_out),. In$ 

 $.busA\_in(busA\_in),.busB\_in(busB\_in),.PC\_add4\_in(PC\_add4\_in1),.EX\_in(EX),.M\_in(M),.WB\_in(WB),.Ext\_op\_in(ExtOp),$ 

 $.imm16\_in(imm16),.Instruction25\_21\_in(Rs),.Instruction20\_16\_in(Rt),.Instruction15\_11\_in(Rd),.cl k(clk),.reset(reset));$ 

extender extender\_u0(.ext\_imm(ext\_imm),.extop(ExtOp\_ctrl),.imm16(imm16\_out)); shiftleft2 shiftleft2\_u0(.out(imm\_shift),.in(ext\_imm)); adder 32 u0(.C(ADDout),.A(PC add4 out),.B(imm shift));

mux 3x1 #(32)

mux\_3x1\_a(.in10(ALUout\_out), .in01(Regw\_data), .in00(busA\_out), .sel(ForwardA), .out(ALUA\_in));
mux\_3x1

#(32)

mux\_3x1\_b(.in10(ALUout\_out), .in01(Regw\_data), .in00(busB\_out), .sel(ForwardB), .out(ALUB\_mux\_in));

mux\_2x1 #(32)

mux\_2x1\_AluSrc(.in1(ext\_imm),.in0(ALUB\_mux\_in),.sel(ALUSrc\_ctrl),.out(ALUB\_in));
 ALU\_control ALU\_control\_u0(func,ALUop\_ctrl,ALUctr);
 ALU

ALU u0(.busC(ALU out),.zero(zero in),.busA(ALUA in),.busB(ALUB in),.ALUctr(ALUctr));

Forwarding unit

 $Forwarding\_unit\_u0 (.ForwardA (ForwardA),.ForwardB (ForwardB),.ID\_EX\_Rs (Rs\_out),.ID\_EX\_Rt (Rt\_out),.EX\_MEM\_Rd (Rw\_out),.MEM\_WB\_Rd (Rw),.EX\_MEM\_RegWr (EX\_MEM\_RegWr),.MEM\_WB\_RegWr (RegW\_ctrl));$ 

```
EX MEM reg EX MEM reg u0(
    .ALUout out(ALUout out),.zero out(zero),.busB out(Write datas),.Rw out(Rw out),.WB out(W
B2),.M out(M2),.ADDout out(PC branch),
    .ALUout in(ALU out),.zero in(zero in),.busB in(ALUB mux in),.Rw in(Rw in),.WB in(WB1)
,.M in(M1),.ADDout in(ADDout),.clk(clk),.reset(reset));
    memorys
Data Mem(Write datas, MemW ctrl, ALUout out, DataOut, clk);//memorys(DataIn, WrEn, Adr, DataOut, C
lk);
    MEM WB reg
MEM WB reg u0(.WB out(WB3),.Rw out(Rw),.ALUout out(ALUout muxin),.DataMem out(Datao
ut muxin),
    .WB in(WB2),.Rw in(Rw out),.ALUout in(ALUout out),.DataMem in(DataOut),.clk(clk),.reset(
reset));
    mux 2x1
                                                                                       #(32)
mux 2x1 Regwrite(.in1(Dataout muxin),.in0(ALUout muxin),.sel(Mem2Reg ctrl),.out(Regw data));
                                                                                       #(10)
    mux 2x1
mux 2x1 CtlMux(.in1({WB mux in,M mux in,EX mux in}),.in0(10'b0),.sel(ID EXMux),.out(ID E
X ctrl in));
    /*MIPS control
MIPS control(op,RegWr,RegDst,ExtOp,AluSrc,ALUop,MemWr,MemtoReg,Branch,Jump);
    ins fetch ins fetch(Instruction,zero,Branch,Jump,clk,reset);
    ALU_control ALU_control(func, ALUop, ALUctr);
    mux 2x1 #(5) mux 2x1 RegDst(Rd,Rt,RegDst,Rw);//mux 2x1(in1, in0, sel, out);
    registers
registers(busA,busB,busW,Rs,Rt,Rw,RegWr,clk);//registers(busA,busB,busW,Ra,Rb,Rw,RegWr,Clk);
    extender extender(ext imm,ExtOp,imm16);
    mux 2x1 #(32) mux 2x1 AluSrc(ext imm,busB,AluSrc,busB MUX);
    ALU ALU(ALUout,zero,busA,busB MUX,ALUctr);
    memorys
Data Mem(busB,MemWr,ALUout,DataOut,clk);//memorys(DataIn,WrEn,Adr,DataOut,Clk);
    mux 2x1 #(32) mux 2x1 MemtoReg(DataOut,ALUout,MemtoReg,busW);*/
    endmodule
```

mux 2x1 #(5) mux 2x1 RegDst(.in1(Rd out),.in0(Rt out),.sel(RegDst ctrl),.out(Rw in));

#### 七、硬件仿真结果


#### 7.1 单周期处理器

| <u>€</u> 1 •                              | Msgs          |          |          |               |         |            |               |              |             |        |            |               |        |           |             |               |
|---|---------------|----------|----------|---------------|---------|------------|---------------|--------------|-------------|--------|------------|---------------|--------|-----------|-------------|---------------|
| ♦ /MIPS test/dk                           | 1'h0          |          |          | $\neg$        |         |            | $\overline{}$ |              |             | $\neg$ |            | $\overline{}$ |        |           |             | $\overline{}$ |
| / /MIPS test/reset                        | 1h1           | 1        | _        |               | 1       |            | ۲,            |              |             |        | $\vdash$   |               |        |           |             |               |
| ★ /MIPS_test/MIPS_top/ins_fetch/PC        | 32'hxxxxxxxxX | 32'h )   | 32'h0000 | 0074 (32h0    | 0000078 | 32'h00000  | 07c (         | 32'h00000014 | 32'h0000001 | 8 ( 32 | h0000001   | 32'h00        | 000020 | 32'h00000 | 024 ) 32'h0 | 00            |
| /MIPS_test/MIPS_top/ins_fetch/zero        | 1'h0          |          |          |               |         |            |               |              |             |        |            |               |        |           |             |               |
| /MIPS_test/MIPS_top/ins_fetch/Branch      | 1'hx          |          |          |               |         |            |               |              |             | 一      |            |               |        |           |             |               |
| /MIPS_test/MIPS_top/ins_fetch/Jump        | 1'hx          |          |          |               |         |            | $\vdash$      |              |             |        |            |               |        |           |             |               |
| /MIPS_test/MIPS_top/ins_fetch/Instruction | 32'hxxxxxxxxx | 32'h )   | 32'had8b | 000e (32h2    | 2940001 | 32'h08000  | 005 X         | 32'h20080003 | 32h1114001  | 9 ( 32 | h02946020  | 32h01         | c6020  | 32'h20100 | 000 (32'h2  | 00            |
| /MIPS_test/MIPS_top/registers/Ra          | 5'hxx         | 5'h0c    |          | (5h14         |         | (5'h00     |               |              | 5'h08       | (5'h   | 14         | 5'h0c         |        | 5'h00     |             | _             |
| /MIPS_test/MIPS_top/registers/Rb          | 5'hxx         | 5'h0a    | 5'h0b    | (5'h14        |         | (5'h00     |               | 5'h08        | 5'h14       |        |            | 5"h0c         |        | 5'h10     | (5°h08      |               |
| /MIPS_test/MIPS_top/registers/Rw          | 5'hxx         | 5'h0a    | 5'h0b    | (5h14         |         | (5'h00     | $\perp$       | 5'h08        | 5'h14       | (5'h   | 0c         |               |        | 5'h10     | (5°h08      |               |
| /MIPS_test/MIPS_top/registers/busW        | 32'h0000000X  | 32'h     | 32'h0000 | 000e (32h0    | 0000001 | 32'h00000  | doo (         | 32'h00000003 | 32'h0000000 | 2      |            | (32'h00       | 000004 | 32'h00000 | 000 (32'h0  | 00            |
| /MIPS_test/MIPS_top/registers/RegWr       | 1'hx          |          |          |               |         |            | ш             |              | <b></b>     |        |            |               |        |           |             | _             |
| /MIPS_test/MIPS_top/registers/busA        | 32'hxxxxxxxxx | 32'h0000 | 0000     |               |         |            |               |              | 32h0000000  | 3 ( 32 | h00000000: | 1 (32'h00     | 000002 | 32'h00000 | 000         | _             |
| /MIPS_test/MIPS_top/registers/busB        | 32'hxxxxxxxxx | 32'h     | 32'h0000 | 00002 (32h0   | 000000  | 32'h000000 | doo (         | 32'h00000006 | 32'h0000000 | 1      |            | 32h00         | 000002 | 32'h00000 | 004 (32'h0  | 00            |
| /MIPS_test/MIPS_top/MIPS_control/op       | 6'hxx         | 6'h2b    |          | (6'h08        |         | (6'h02     | X             | 6'h08        | 6'h04       | (6'h   | 00         |               |        | 6'h08     |             | _             |
| /MIPS_test/MIPS_top/MIPS_control/RegWr    | 1'hx          |          |          |               |         |            | ╨             |              | <b></b>     |        |            |               |        |           |             |               |
| /MIPS_test/MIPS_top/MIPS_control/RegDst   | 1'hx          |          |          |               |         |            | $\vdash$      |              |             |        |            |               |        |           |             |               |
| /MIPS_test/MIPS_top/MIPS_control/ExtOp    | 1'hx          |          |          |               |         | <u> </u>   | ╨             |              | <b></b>     |        |            |               |        |           |             |               |
| /MIPS_test/MIPS_top/MIPS_control/AluSrc   | 1'hx          |          |          |               |         | <u> </u>   | ╨             |              | <b></b>     |        |            |               |        |           |             |               |
| /MIPS_test/MIPS_top/MIPS_control/MemWr    | 1'hx          |          |          |               |         |            | _             |              |             |        |            |               |        |           |             |               |
| /MIPS_test/MIPS_top/MIPS_control/MemtoReg | 1'hx          |          |          |               |         |            | _             |              |             |        |            |               |        |           |             |               |
| /MIPS_test/MIPS_top/MIPS_control/ALUop    | 3'hx          | 3'h0     |          |               |         |            |               |              | 3h1         | (3'h   | 4          |               |        | 3'h0      |             | =             |
| ■-  /MIPS_test/MIPS_top/Data_Mem/DataIn   | 32'hxxxxxxxxx |          |          |               |         |            |               | 32'h00000006 |             |        |            |               |        |           | 004 (32'h0  |               |
| /MIPS_test/MIPS_top/Data_Mem/Adr          | 32'h00000000  | 32'h     | 32'h0000 | 000e ( 32 h0  | 0000001 | 32'h00000  | doo (         | 32'h00000003 | 32h0000000  | 2      |            | 32'h00        | 000004 | 32'h00000 | 000 (32'h0  | 00            |
| /MIPS_test/MIPS_top/Data_Mem/WrEn         | 1'hx          |          |          |               |         |            | $\vdash$      |              |             |        |            |               |        |           |             |               |
| /MIPS_test/MIPS_top/Data_Mem/DataOut      | 32'h00000001  |          | 32/60000 | 00000 ( 32 h0 | 000003  | 32h00000   | 001 X         | 32'h00000007 |             |        |            | (32h00        | 000009 | 32'h00000 | 001 (32'h0  | 00            |
| MIPS test/MIPS top/ALU control/ALUctr     | 3'hx          | 3h2      |          |               |         |            | 1             |              | 3'h6        | 1.3'h  |            |               |        |           | 1 1         |               |
| Now                                       | 20000 ns      |          | 2650 ns  |               | 00 ns   |            | 50 ns         | 280          |             |        | 0 ns       | 290           |        |           | 0 ns        |               |
| © / © Cursor 1                            | 0 ns          |          |          |               |         |            |               |              |             |        |            |               |        |           |             |               |

如上图所示, PC 正常情况下每个周期加 4, 当发生 Branch 或 Jump 时, PC 跳变, 指令 Instruction 随 PC 而变, 控制信号随 Instruction 而变, 说明处理器大部分功能可以正常运行。

VSIM 21> run -all # Input 1357 9246 8000 # Output 8620 7419 5355

总的运行结果如上图所示,输出结果与预期相同,说明成功完成了数据加密,所设计的单周期处理器可以正常工作。



假设时钟 clk 周期为 40ns, 单周期处理器运行完所有代码, 所需时间约为 7900ns, 结束时间如上图所示。

#### 7.2 流水线处理器

| /MIPS_test/dk                                     | 1'h0           |           |              |              |              |              |               |               |                      |               |
|---|----------------|-----------|--------------|--------------|--------------|--------------|---------------|---------------|----------------------|---------------|
| / /MIPS_test/reset                                | 1'h1           |           |              |              |              |              |               |               |                      |               |
| <u>→</u> /MIPS_test/MIPS_top/PC_u0/PC_out         | 32'hxxxxxxxxxx | 32'h00    | 32'h0000004c | 32'h00000050 | 32'h00000054 |              | 32h00000058   | 32'h0000005c  | 32'h00000060         | 32'h00000064  |
| /MIPS_test/MIPS_top/PC_u0/PCWr                    | 1'h1           |           |              |              | <b></b>      |              |               |               |                      |               |
| +-4 /MIPS_test/MIPS_top/Ins_Mem/DataOut           | 32'hxxxxxxxxx  | 32'h01    | 32'h8d480000 | 32'h21080005 | 32h200f0009  |              | 32'h01e8702a  | 32'h100e0004  | 32'h00000020         |               |
| <b></b>   | 32'hxxxxxxxxx  | 32'h01    | 32'h8d480000 | 32'h21080005 | 32h200f0009  |              | 32h01e8702a   | 32'h100e0004  | 32'h00000020         |               |
| /MIPS_test/MIPS_top/IF_ID_reg_u0/Instruction_out  | 32'hxxxxxxxxx  | 32'h00    | 32'h01905020 | 32'h8d480000 | 32h21080005  |              | 32'h200f0009  | 32'h01e8702a  | 32'h100e0004         | 32'h00000020  |
| <b>∓</b> -  | 5'hxx          | 5'h00     | 5'h0c        | 5'h0a        | 5h08         |              | 5'h00         | 5'h0f         | 5'h00                |               |
| <b>∓</b> -  /MIPS_test/MIPS_top/registers_u0/Rb   | 5'hxx          | 5'h00     | 5'h10        | 5'h08        |              |              | 5'h0f         | 5'h08         | 5'h0e                | 5'h00         |
| <b>∓</b> -  /MIPS_test/MIPS_top/registers_u0/Rw   | 5'hxx          | 5'h10     | 5'h00        |              |              | 5'h0a        | 5'h08         |               |                      | 5'h0f         |
| 📆 🥠 /MIPS_test/MIPS_top/registers_u0/busW         | 32'h0000000X   | 32'h00    | 32'h00000000 |              |              | 32'h00000001 | 32'h00000003  | 32'h00000002  | 32'h00000008         | 32'h00000009  |
| <pre>/MIPS_test/MIPS_top/registers_u0/RegWr</pre> | 1'hx           |           |              |              |              |              |               | 1             |                      |               |
|   | 32'hxxxxxxxxx  | 32'h00000 | 000          |              | 32h00000004  |              | 32'h000000000 | 32'h00000009  | 32'h00000000         |               |
|   | 32'hxxxxxxxxx  | 32'h00    | 32'h00000001 | 32'h00000004 |              |              | 32'h00000009  | 32'h00000003  | 32'h00000000         |               |
|   | 32'hxxxxxxxxx  | 32'h00000 | 000          |              | 32h00000001  |              | 32h00000003   | 32'h00000000  | 32'h00000009         | 32'h00000000  |
|   | 32'hxxxxxxxxxx | 32'h00000 | 000          | 32'h00000001 | 32'h00000000 | 32h00000001  | 32h00000005   | 32'h000000009 | 32'h000000008        | 32'h000000000 |
| /MIPS_test/MIPS_top/ALU_u0/ALUctr                 | 3'hx           | 3'h2      |              |              |              |              |               |               | 3'h7                 | 3'h6          |
| /MIPS_test/MIPS_top/ALU_u0/zero                   | 1'h0           |           |              |              |              |              |               |               |                      |               |
|   | 32'h00000000   | 32'h00000 | 000          | 32'h00000001 | 32h00000001  | 32'h00000002 | 32'h00000008  | 32'h00000009  | 32'h00000000         | 32'h00000000  |
| /MIPS_test/MIPS_top/Data_Mem/DataIn               | 32'hxxxxxxxxx  | 32'h00000 | 000          |              | 32h00000001  | 32h00000004  | 32h00000001   | 32'h00000003  | 32'h000000009        | 32'h00000008  |
| /MIPS_test/MIPS_top/Data_Mem/Adr                  | 32'h00000000   | 32'h00000 | 000          |              | 32h00000001  |              | 32h00000002   | 32'h00000008  | 32'h000000009        | 32'h000000000 |
| <pre>/MIPS_test/MIPS_top/Data_Mem/WrEn</pre>      | 1'hx           |           |              |              |              |              |               |               |                      |               |
|   | 32'h00000001   | 32'h00000 | 001          |              | 32'h00000003 |              | 32h00000005   | 32'h000000008 | 32'h00000000         | 32'h000000001 |
|   | 2'h0           | 2'h0      |              |              | 2h2          |              | 2'h1          | 2'h0          | 2'h2                 | 2'h0          |
|   | 2'h0           | 2'h0      |              |              |              | 2'h2         | 2'h1          | 2'h0          | 2'h1                 | 2'h2          |
| /MIPS_test/MIPS_top/Hazard_detection_u0/PCWr      | 1'h1           |           |              |              | 1            |              |               |               |                      |               |
| /MIPS test/MIPS too/Hazard detection u0/IF IDWr   | 1h1            |           |              |              | !            |              |               |               |                      |               |
| <sup>2</sup> ■ • Now                              | 5000 ns        |           |              |              |              | ns 420       |               |               | Irrilliri<br>Ons 450 |               |

如上图所示, PC 正常情况下每个周期加 4, 当发生 lw 数据冒险时, PC 和 IF/ID 被暂停, 3 个周期后 RegWr 被置 0, 说明 Bubble 作用成功。


也可以看出前递单元的输出 ForwardA/B 经常不为 0, 说明发出了前递信号, 并且数据冒险经常发生。

```
VSIM 13> run -all

# Input 1357 9246 8000

# Output 8620 7419 5355
```

总的运行结果如上图所示,输出结果与预期相同,说明成功完成了数据加密,所设计的流水线处理器可以正常工作。



假设在流水线结构下,时钟 clk 频率可以加快四倍,周期为 10ns,流水线处理器运行完所有代码,所需时间约为 3000ns,结束时间如上图所示。

可以看出流水线结构完成同样的任务,运行速度约为单周期结构的 2.6 倍,运行速度明显加快。