

Laboratorium Podstaw Elektroniki

Kierunek <i>Informatyka</i>	Specjalność –	Rok studiów <i>I</i>	Symbol grupy lab. <i>I3</i>
Temat Laboratorium <i>Tranzystory</i>			Numer lab. <i>5</i>
Skład grupy ćwiczeniowej oraz numery indeksów <i>Piotr Więtaczak(132339), Robert Ciemny(136693), Kamil Basiukajc(136681)</i>			
Uwagi	Ocena		


1 Charakterystyka bramkowa nMOS

1.1 Cel zadania

Wyznaczenie empirycznej zależności pomiędzy sygnałem sterującym a sterowanym.

1.2 Przebieg zadania

Przy pomocy poniższego układu dokonano serii pomiarów wartości prądu drenu I_D w zależności od napięcia U_{GS} zmienianego w zakresie $< 0..5 > V$. Po odkryciu lawinowego wzrostu przepływu prądu w zakresie $< 2.0, 2.5 >$ zagęszczono punkty pomiarowe w tym obszarze. Wyniki pomiarów przedstawiono w poniższej tabeli.




Rysunek 1: Układ do badania charakterystyki bramkowej tranzystora nMOS

Napięcie źródła [V]	Napięcie U_{GS} [V]	I_D [mA]
0	0	0.000
0.5	0.491	0.000
1.0	1.120	0.000
1.5	1.459	0.000
2.0	1.982	1.360
2.1	2.043	3.641
2.2	2.182	4.905
2.3	2.293	4.699
2.4	2.356	4.987
2.5	2.488	4.986
3.0	2.988	5.000
3.5	3.431	5.009
4.0	4.051	5.011
4.5	4.492	5.014
5.0	4.880	5.015

Tablica 1: Tabela przedstawiająca wyniki pomiarów

Wykres przedstawiający wyniki pomiarów



1.3 Wniosek

Przy niskim napięciu U_{GS} wartość I_D przyjmuje $0mA$ wraz z wzrostem napięcia U_{GS} wartość I_D początkowo dalej utrzymuje się na poziomie zerowym, aby przed osiągnięciem napięcia U_{th} zacząć lawinowo wzrastać by po jego przekroczeniu ustabilizować się na poziomie około $5mA$.

2 Charakterystyka bramkowa pMOS


2.1 Cel zadania

Wykazanie dualizmu między działaniem tranzystora pMOS względem nMOS.

2.2 Przebieg zadania


Przy pomocy poniższego układu dokonano serii pomiarów wartości prądu I_D w zależności od napięcia wytwarzanego przez zasilacz. Po odkryciu lawinowego wzrostu prądu drenu w zakresie $< 2.0, 3.0 >$ zagęszczono punkty pomiarowe w tym obszarze.

Na podstawie uzyskanych wyników obliczono wartości napięć bramka-źródło dla tranzystora pMOS korzystając z napięciowego prawa Kirchhoffa: $U_{GS} = -(U_{SS} - U_1)$ dla $U_{SS} = 5V$.



Rysunek 2: Układ do badania charakterystyki bramkowej tranzystora pMOS

Napięcie V_1 [V]	Napięcie U_1 [V]	Napięcie U_{GS} [V]	I_D [mA]
0.0	0.000	-5.000	5.000
0.5	0.473	-4.527	5.000
1.0	0.982	-4.018	5.000
1.5	1.495	-3.505	5.000
2.0	1.971	-3.029	4.973
2.1	2.082	-2.918	4.950
2.2	2.191	-2.809	4.901
2.3	2.289	-2.711	4.721
2.4	2.376	-2.624	4.166
2.5	2.431	-2.569	2.793
2.6	2.548	-2.452	1.050
2.7	2.674	-2.326	0.563
2.8	2.793	-2.207	0.249
2.9	2.891	-2.109	0.044
3.0	2.975	-2.025	0.023
3.5	3.483	-1.517	0.000
4.0	3.974	-1.026	0.000
4.5	4.431	-0.569	0.000
5.0	4.982	-0.018	0.000




3 Charakterystyka drenowa nMOS

Cel zadania

Analiza zależności między wartością napięcia D_{DS} , a wartością prądu I_D .

Przebieg zadania

Po przygotowaniu poniższego schematu zmierzono napięcie Bramka-Źródło U_{GS} które wyniosło $4.978V$. Następnie wykonano serię pomiarów wartości prądu drenu I_D w zależności od napięcia Dren-Źródło U_{DS} . Dla napięcia zasilania zmienianego w zakresie $<0..10>V$.




Rysunek 3: Układ do badania charakterystyki drenowej tranzystora nMOS

Napięcie $U_{IN} [V]$	Napięcie $U_{DS} [V]$	I_D [mA]
0	0	0
1	1.179	1.851
2	2.171	3.511
3	3.271	5.018
4	4.138	6.658
5	5.121	7.912
6	6.105	9.551
7	7.201	11.325
8	8.137	12.670
9	9.238	14.342
10	10.154	15.785


Tablica 2: Tabela prezentująca wyniki

Następnie przygotowano zestaw pomiarowy według poniższego schematu i zmierzono napięcie Bramka-Źródło U_{DS} które wyniosło $2.732V$. Wykonano serię pomiarów wartości prądu drenu I_D w zależności od napięcia Dren-Źródło U_{DS} . Dla napięcia zasilania zmienianego w zakresie $<0..10>V$.



Rysunek 4: Układ do badania charakterystyki drenowej dla obniżonego napięcia bramki

Napięcie U_{IN} [V]	Napięcie U_{DS} [V]	I_D [mA]
0	0	0
1	1.132	15.011
2	2.129	31.623
3	3.098	46.258
4	4.095	67.012
5	5.076	92.025
6	6.082	125.895
7	7.023	183.756
8	7.826	322.326
9	8.175	756.497
10	8.567	1465.127



3.1 Wnioski

Wraz z wzrostem napięcia U_{DS} wzrasta wartość I_D . Dla obniżonego napięcia Bramka-Źródło wartość prądu drenu wzrasta szybciej.


4 Charakterystyka drenowa pMOS

Cel zadania

Analiza zależności między wartością napięcia D_{DS} , a wartością prądu I_D .

Przebieg zadania

Po przygotowaniu poniższego schematu zmierzono napięcie Bramka-Źródło U_{GS} które wyniosło $-4.986V$. Następnie wykonano serię pomiarów wartości prądu drenu I_D w zależności od napięcia Dren-Źródło U_{DS} . Dla napięcia zasilania zmienianego w zakresie $<0..10>V$.




Rysunek 5: Układ do badania charakterystyki drenowej tranzystora pMOS

Napięcie U_{IN} [V]	Napięcie U_{GS} [V]	Napięcie U_{DS} [mV]	I_D [mA]
0	4.87	0	0
1.139	3.689	-1138	0
2.198	2.685	-2239	0
3.127	1.759	-3147	0
4.191	0.721	-4155	0
5.211	-0.273	-5263	0
6.173	-1.246	-6162	0
7.124	-2.201	-7165	0
8.072	-3.148	-209.489	8.016
9.135	-4.218	-258.754	9.025
10.192	-5.286	-204.156	10.208

Tablica 3: Tabela prezentująca wyniki


Następnie złożono poniższy schemat i zbadano napięcie Bramka-Źródło U_{GS} które wyniosło $-2.723V$. Następnie wykonano serię pomiarów wartości prądu drenu I_D w zależności od napięcia Dren-Źródło U_{DS} . Dla napięcia zasilania zmienianego w zakresie $<0..10>V$.



Rysunek 6: Układ do badania charakterystyki drenowej dla obniżonego napięcia bramki pMOS

Napięcie U_{IN} [V]	Napięcie U_{GS} [V]	Napięcie U_{DS} [mV]	I_D [mA]
0	2.456	0	0
1.315	1.126	-1289	0
2.115	0.326	-2145	0
3.198	-0.756	-3214	0
4.167	-1.715	-4128	0
5.081	-2.631	-263	4.826
6.112	-3.654	-52	6.195
7.097	-4.634	-45	7.182
8.012	-5.539	-40	8.098
9.008	-6.546	-38	9.136
10.021	-7.498	-34	10.185

Tablica 4: Tabela prezentująca wyniki



4.1 Wnioski

Dla wartości napięcia bramki bliższych wartości 0 wartość prądu I_D osiąga wartości różne od zera. Wraz ze spadkiem napięcia bramki spada wartość prądu I_D , aby w pewnym momencie osiągnąć wartość 0 i dalej utrzymywać się na tej wartości.


5 Tranzystor nMOS jako przełącznik

5.1 Cel zadania

Użycie tranzystora nMOS jako przełącznika


5.2 Przebieg zadania

Przygotowano poniższy układ pomiarowy.




Rysunek 7: Schemat układu do badania tranzystora nMOS w roli przełącznika

Następnie po podłączeniu napięcia zasilającego zazwyczaj palcem zaciski obwodu oznaczone jako $A - A$ i zaobserwowano przełączenie stanu diody.




Rysunek 8: Układ pomiarowy przy rozwartych zaciskach A – A




Rysunek 9: Układ pomiarowy przy zwartych zaciskach A – A


Następnie rozbudowano układ według poniższego schematu i zaobserwowano działanie układu po zwarciu wyprowadzeń A – A.




Rysunek 10: Model układu z opóźnionym wyłączeniem




Rysunek 11: Układ pomiarowy przy zwartych zaciskach A – A



Rysunek 12: Układ pomiarowy, po upływie 1 sekundy od rozwarcia zacisków A – A



Rysunek 13: Układ pomiarowy, po upływie 4 sekund od rozwarcia zacisków A – A



Rysunek 14: Układ pomiarowy, po upływie 5 sekund od rozwarcia zacisków A – A

5.3 Wnioski

Dioda z drugiego układu po zwarciu zacisków zaczęła świecić, a po ich rozwarciu przez około 3.5 sekundy świeciła z taką samą intensywnością, następnie powoli przygaszała, aby po upływie około 4.5 sekundy zgasła całkowicie. Aplikacją praktyczną takiego urządzenia może być na przykład użycie go w czytniku kart dostępu, po przyłożeniu i odczytaniu karty zapali się dioda LED o odpowiednim kolorze, a po upływie pewnego czasu zgaśnie.


6 Czas załączania tranzystora

6.1 Cel zadania

Badanie wpływu prostokątnego przebiegu sterującego na działanie diody.


6.2 Przebieg zadania

Zbudowano obwód przedstawiony poniżej.




Rysunek 15: Obwód do pomiaru czasu przełączania


Wykonano polecenia z pliku pdf przedstawionego przez prowadzącego i zaobserwowano zmiany w wypełnieniu prostokątnego przebiegu sterującego i jego wpływ na intensywność świecenia diody LED.




Rysunek 16: Male wypełnienie



Rysunek 17: Duże wypełnienie



Rysunek 18: Duże wypełnienie



Rysunek 19: Duże wypełnienie

6.3 Wnioski

Wraz ze wzrostem wypełnienia prostokątnego przebiegu sterującego intensywność świecenia diody rośnie, a z jego spadkiem maleje.

6.4 Cel zadania

Oszacowanie maksymalnej stabilnej częstotliwości pracy układu tranzystora i diody LED.

6.5 Przebieg zadania

Po podniesieniu częstotliwości pobudzenia ponad 1MHz, oscyloskop nie wskazał przewidywanych wyników, a prowadzący uznał, że to wina generatora. Po przeniesieniu się na inne stanowisko i użyciu innego generatora oscyloskop dalej nie wskazywał przewidywanych wartości, prowadzący potwierdził poprawne złożenie układu i użycia oscyloskopu.

Jeśli udałoby się uzyskać prawidłowe wyniki, określono dla jakiej częstotliwości zostały utworzone i zapisano szacowany czas przełączenia t_d , a następnie przy pomocy wzoru $f_{max} = \frac{1}{t_d}$ obliczono maksymalną stabilną częstotliwość pracy układu tranzystora i diody LED.

Literatura

- [1] Encyclopaedia Britannica <http://www.britannica.com/>,
- [2] BS170/MMBF170 0 N-Channel Enhancement Mode Field Effect Transistor, National Semiconductor. 1992r.
- [3] TP0610L/T, VP0610L/T BS250 P-Channel 60-V (D-S) MOSFET, Vishay Siliconix. 2001r.
- [4] ADI , Sztuka elektroniki, tomy 1. i 2, WKiŁ, Warszawa 2003r.
- [5]] Resnick R., Halliday D., Walker J., Podstawy fizyki, tom 3., PWN, Warszawa 2003r.
- [6]] Watson J. Elektronika, WKiŁ, Warszawa 1999r.
- [7] Nosal Z., Baranowski J. Układy elektroniczne, Warszawa 2003r.

Spis treści

1 Charakterystyka bramkowa nMOS	1
1.1 Cel zadania	1
1.2 Przebieg zadania	1
1.3 Wniosek	3
2 Charakterystyka bramkowa pMOS	3
2.1 Cel zadania	3
2.2 Przebieg zadania	3
3 Charakterystyka drenowa nMOS	5
3.1 Wnioski	7
4 Charakterystyka drenowa pMOS	7
4.1 Wnioski	10
5 Tranzystor nMOS jako przełącznik	10
5.1 Cel zadania	10
5.2 Przebieg zadania	10
5.3 Wnioski	14
6 Czas załączania tranzystora	14
6.1 Cel zadania	14
6.2 Przebieg zadania	14
6.3 Wnioski	17
6.4 Cel zadania	17
6.5 Przebieg zadania	17