电子技术基础实验第十四周实验报告

王磊 2022012972

2023年12月27日

$1 \quad task1\&2$

task2是在task1基础上完成的,因此只需要介绍task2。

1.1 模块设计

本任务中除了MUX模块,其余均在上周已经完成,因此只需要介绍MUX模块的设计。

1.1.1 MUX模块

mux模块的功能是将两个输入信号中的一个输出。代码如下:

```
module mux2(
    input [7:0] s,
    input [23:0] d1,
    input [23:0] d2,
    output reg [23:0] y
);

always @ (s or d1 or d2)
    case (s)
    8'd0: y <= d1;
    8'd1: y <= d2;
    default: y <= 24'd0;
endmodule</pre>
```

1 TASK1&2

模块的作用是根据输入的s信号,选择输出d1或d2。当s为0时,输出d1;当s为1时,输出d2;其他情况输出0。

1.1.2 顶层模块

顶层模块的代码如下:

```
'include "rom_data_tri.v"
   'include "rom_base.v"
   'include "rom_harmony.v"
   'include "dac_controller_new_1213.v"
   'include "mypll2.v"
   'include "adc_controller_new_1213.v"
   'include "adc_data_ready_tri.v"
   'include "uart_NbyteTran_3byteData_controller.v"
   'include "uart_tx_byte.v"
   'include "uart_rx_byte.v"
   'include "uart_rx_Nbyte_controller.v"
   'include "uart_1byte_data_reg.v"
   'include "mux2.v"
13
   'include "mymult.v"
15
   module task2_top(
       input clk,
       input rst,
18
       input sdout_adc,
19
       input sci_rx,
20
       output lrck_dac,
21
       output sclk_dac,
22
       output mclk_dac,
23
       output sdata_dac,
24
       output mclk_adc,
25
       output sclk_adc,
26
       output lrck_adc,
27
       output reg buzz,
28
       output [23:0] dataL_adc,
29
       output [23:0] dataR_adc,
30
       output send_en,
31
       output sci_tx
32
   );
33
```

1 TASK1&2 3

```
34
   initial begin
35
       buzz = 1'b1;
   end
37
38
   initial begin
39
       buzz = 1'b1;
40
   end
42
   wire[23:0] data_dac_chL;
43
   wire[23:0] data_dac_chR;
44
   wire[7:0] addr_chL;
45
   wire[7:0] addr_chR;
46
   wire c0;//6553600hz
   wire c1;//1.28Mhz
49
  wire tx_done;
  wire tx_en;
51
   wire [23:0] data;
52
   wire [7:0] tx_d;
   wire send_done;
55
  wire rx_done;
56
  wire [7:0] uart_data;
57
   wire [7:0] rx_data_out;
58
   wire [23:0] mux_data_out;
59
   wire [7:0] byte1,byte2,byte3;
61
   wire [23:0] result1,result2;
63
   rom_data_tri uut1(
64
        .lr_ch_tri_clk(lrck_dac),
65
        .rst(rst),
66
        .addr_chL(addr_chL),
67
        .addr_chR(addr_chR)
68
   );
70
   rom_base uut2(
7
        .clock(clk),
72
        .address(addr_chL),
```

1 TASK1&2

```
.q(data_dac_chL)
    );
75
    rom_harmony uut3(
        .clock(clk),
         .address(addr_chR),
79
         .q(data_dac_chR)
80
    );
81
82
    dac_controller_new_1213 uut4(
83
        .clk(c0),
84
         .rst(rst),
85
         .data_dac_chL(result1),
86
         .data_dac_chR(result2),
         .mclk_dac(mclk_dac),
88
         .sclk_dac(sclk_dac),
89
         .lrck_dac(lrck_dac),
90
         .sdata_dac(sdata_dac)
91
    );
92
93
    adc_controller_new_1213 uut6(
        .clk(c1),
95
        .rst(rst),
96
         .sdout_adc(sdout_adc),
97
         .mclk_adc(mclk_adc),
98
         .sclk_adc(sclk_adc),
99
         .lrck_adc(lrck_adc),
         .dataL_adc(dataL_adc),
101
         .dataR_adc(dataR_adc)
    );
104
    mypll2 uut5(
105
         .inclk0(clk),
106
         .c0(c0),
107
         .c1(c1)
108
    );
    adc_data_ready_tri uut7(
111
        .clk(clk),
         .rst(rst),
113
```

1 TASK1&2 5

```
.lrck(lrck_adc),
114
         .send_en(send_en)
115
    );
116
    uart_NbyteTran_3byteData_controller uut8(
         .clk(clk),
         .rst(rst),
120
         .send_en(send_en),
121
         .data(mux_data_out),
122
         .tx_d(tx_d),
123
         .tx_en(tx_en),
124
         .tx_done(tx_done)
125
    );
126
12'
    uart_tx_byte uut9(
128
         .clk(clk),
129
         .rst(rst),
130
         .rx_d(tx_d),
         .tx_en(tx_en),
132
         .tx_done(tx_done),
133
         .sci_tx(sci_tx)
134
    );
135
136
    uart_rx_byte uut10(
13
         .clk(clk),
         .rst(rst),
139
         .sci_rx(sci_rx),
         .rx_done(rx_done),
14
         .uart_data(uart_data)
142
    );
143
144
    mux2 uut12(
145
         .s(byte1),
         .d1(dataL_adc),
147
         .d2(dataR_adc),
148
         .y(mux_data_out)
149
    );
151
    mymult uut13(
         .dataa(data_dac_chL),
```

1 TASK1&2

```
.datab(byte2),
         .result(result1)
155
    );
156
157
    mymult uut14(
         .dataa(data_dac_chR),
159
         .datab(byte3),
160
         .result(result2)
    );
162
163
    uart_rx_Nbyte_controller uut15(
164
         .clk(clk),
165
         .rst(rst),
166
         .rx_done(rx_done),
         .uart_data(uart_data),
168
         .byte1(byte1),
169
         .byte2(byte2),
170
         .byte3(byte3)
17
    );
172
    endmodule
```

对应的RTL电路图如图1所示。




图 1: task2项层模块RTL电路图

1 TASK1&2 7

1.2 仿真结果

按照ppt中的要求,搭建simulink仿真模型,如图2所示。




图 2: simulink仿真模型

仿真结果如图3所示。




图 3: simulink接收波形结果

可以看出通过选择channel,可以选择输出的信号。同时调节滑块可以调节输出波形的赋值。