

# 电子技术基础实验第十一周实验报告

王磊 2022012972

2023 年 12 月 6 日

## 1 模块设计

### 1.1 16位正弦数据生成

使用matlab生成用于初始化ROM的mif文件，其中存储了256个16位的正弦数据，代码如图1所示。

```
% 设置参数
width = 16; % 每个数据元素的位宽为16位
depth = 256; % 存储器的深度，即数据元素的数量为256个
%phase = 0; % 相位初始为0，这里被注释掉
phase = pi / 2; % 相位设置为 $\pi/2$ ，即90度

% 打开文件并写入文件头信息
fid = fopen('sin_phase90_16bit.mif', 'w');
fprintf(fid, 'WIDTH=%d\n', width);
fprintf(fid, 'DEPTH=%d\n', depth);
fprintf(fid, 'ADDRESS_RADIX=DEC;\n');
fprintf(fid, 'DATA_RADIX=HEX;\n');
fprintf(fid, 'CONTENT BEGIN\n');

% 循环生成16位正弦波数据并写入文件
for i = 0:depth - 1
    sin_data = floor((sin(2 * pi * i / depth + phase) + 1) * 0.5 * (2 ^ width - 1));
    fprintf(fid, '%d:%x\n', i, sin_data); % 以十六进制格式写入文件
end

% 写入文件尾部信息并关闭文件
fprintf(fid, 'END\n');
fclose(fid);
```

图 1: matlab代码

生成的mif文件内容如图2所示。

```
WIDTH=16;
DEPTH=256;
ADDRESS_RADIX=DEC;
DATA_RADIX=HEX;
CONTENT BEGIN
0:ffff;
1:fff5;
2:ffd7;
3:ffa6;
4:ff61;
5:ff08;
6:fe9c;
7:fe1c;
8:fd89;
```

图 2: mif文件内容

## 1.2 实现60个16位数据加帧头发送

### 1.2.1 顶层模块

顶层模块代码如下：

```
1 // This module is the top-level module for transmitting UART frames.
2 // It includes various sub-modules for address generation, data generation, and
3   UART transmission.
```

```

4  'include "addr_tx_en.v" // Include module for address and transmit enable
   generation.
5  'include "sin_16_rom.v" // Include module for generating sine wave data.
6  'include "fre_div.v" // Include module for clock frequency division.
7  'include "uart_byte_controller.v" // Include module for byte-level UART
   transmission control.
8  'include "uart_2byte_controller_withoutHeader.v" // Include module for 2-byte UART
   transmission control without header.
9  'include "uart_tx_byte.v" // Include module for UART byte transmission.
10
11 module uart_frame_transmit_top (
12     input  clk, // Clock input
13     input  rst, // Reset input
14     output sci_tx // UART transmit output
15 );
16
17 wire clk_div_addr; // Clock divided address signal
18 fre_div #(25'd12500) uut1 ( // Instantiate frequency divider module
19     .clk(clk),
20     .rst(rst),
21     .clk_div_addr(clk_div_addr)
22 );
23
24 wire [7:0] addr; // Address signal
25 wire send_en; // Transmit enable signal
26 wire [15:0] data_out; // Output data signal
27
28 addr_tx_en uut2 ( // Instantiate address and transmit enable module
29     .clk_origin(clk),
30     .clk(clk_div_addr),
31     .rst(rst),
32     .addr(addr),
33     .data_temp(data_temp),
34     .data_out(data_out),
35     .tx_en(send_en)
36 );
37
38 wire [15:0] data_temp; // Temporary data signal
39 sin_16_rom uut3 ( // Instantiate sine wave ROM module
40     .address(addr),

```

```

41         .clock(clk),
42         .q(data_temp)
43     );
44
45     wire tx_en; // Transmit enable signal
46     wire [7:0] tx_d; // Transmit data signal
47     wire tx_done; // Transmission completion signal
48
49     uart_2byte_controller_withoutHeader uut4 ( // Instantiate 2-byte UART
50         controller module without header
51         .clk(clk),
52         .rst(rst),
53         .send_en(send_en),
54         .tx_en(tx_en),
55         .tx_done(tx_done),
56         .data(data_out),
57         .tx_d(tx_d)
58     );
59
60     uart_tx_byte uut5 ( // Instantiate UART byte transmission module
61         .clk(clk),
62         .rst(rst),
63         .tx_en(tx_en),
64         .tx_done(tx_done),
65         .rx_d(tx_d),
66         .sci_tx(sci_tx)
67     );
68 endmodule

```

顶层模块的RTL图如图3所示。

具体的实现逻辑为：

1. 通过分频模块分出1000Hz的时钟，用于触发地址模块。
2. 地址模块每隔1ms产生一个地址，用于读取ROM中的数据。
3. 地址模块同时具有计数与数据处理功能，从ROM中拿到的数据会先进入地址模块，按照任务要求加帧头帧尾后发送给16位UART发送模块。




图 3: 顶层模块RTL图

### 1.2.2 地址模块

该模块为本次任务的核心模块，代码如下：

```

1  // an idiot tried to write a counter in the state machine, and he failed.
2  // maybe put the counter in this module will work.
3
4  module addr_tx_en #(
5      parameter FRAMENUM = 60
6  ) (
7      input clk, // Clock input
8      input clk_origin, // Original clock input
9      input rst, // Reset input
10     input [15:0] data_temp, // Temporary data input
11     output reg [15:0] data_out, // Output data
12     output reg [7:0] addr, // Address output
13     output reg tx_en // Transmit enable output
14 );
15
16     reg [5:0] frame_cnt; // Frame counter
17
18     always @(posedge clk, posedge rst) begin
19         if (rst) begin
20             addr <= 8'b00000000; // Reset address
21             frame_cnt <= 6'b000000; // Reset frame counter
22         end else begin
23             if (addr == 8'b11111111) begin // Check if address is at maximum
24                 value
25                 addr <= 8'b00000000; // Reset address
26             end else begin

```

```

26         if (frame_cnt == FRAMENUM - 1) begin // Check if frame counter is
27             at maximum value
28             addr <= addr; // Keep current address
29             data_out <= 16'h4545; // Set output data
30             frame_cnt <= 6'b000000; // Reset frame counter
31         end else if (frame_cnt == 0) begin // Check if frame counter is
32             at minimum value
33             addr <= addr; // Keep current address
34             data_out <= 16'h5353; // Set output data
35             frame_cnt <= frame_cnt + 1'b1; // Increment frame counter
36         end else begin
37             addr <= addr + 1'b1; // Increment address
38             data_out <= data_temp; // Set output data
39             frame_cnt <= frame_cnt + 1'b1; // Increment frame counter
40         end
41     end
42
43     reg pulse1, pulse2, pulse3; // Clock pulse signals
44     wire clk_posedge; // Positive edge clock signal
45
46     always @(posedge clk_origin, posedge rst) begin
47         if (rst) begin
48             pulse1 <= 1'b0; // Reset pulse1
49             pulse2 <= 1'b0; // Reset pulse2
50             pulse3 <= 1'b0; // Reset pulse3
51         end else begin
52             pulse1 <= clk; // Assign pulse1 with clock input
53             pulse2 <= pulse1; // Assign pulse2 with pulse1
54             pulse3 <= pulse2; // Assign pulse3 with pulse2
55         end
56     end
57
58     assign clk_posedge = pulse2 & ~pulse3; // Calculate positive edge clock
59     signal
60
61     always @(posedge clk_origin, posedge rst) begin
62         if (rst) begin
63             tx_en <= 1'b0; // Reset transmit enable

```

```
63     end else begin
64         if (clk_posedge) begin // Check if positive edge clock signal is high
65             tx_en <= 1'b1; // Set transmit enable
66         end else begin
67             tx_en <= 1'b0; // Reset transmit enable
68         end
69     end
70 end
71
72 endmodule
```

本模块实现了一个计数器，用于记录发送的16位数据的个数。当计数器的值为0时，发送帧头；当计数器的值为59时，发送帧尾；其他情况下，发送数据。发送帧头帧尾的方式为：使用一个buffer先将ROM中的数读入备用，若需发送帧头或帧尾。扣留数据，使用帧头帧尾替换。同时让addr停止自增，确保数据不会中断。

## 2 实现结果

使用simulink接收串口数据，结果如图4所示。




图 4: simulink接收数据

其中定期产生的突刺为帧头帧尾，其他数据为正弦数据，可以看出帧头帧尾的发送不会影响正弦数据的完整性。