电子技术基础实验第十一周实验报告

王磊 2022012972

2023年12月6日

1 模块设计

1.1 16位正弦数据生成

使用matlab生成用于初始化ROM的mif文件,其中存储了256个16位的正弦数据,代码如图1所示。

```
% 设置参数
width = 16; % 每个数据元素的位宽为16位
depth = 256; % 存储器的深度,即数据元素的数量为256个
%phase = 0; % 相位初始为0,这里被注释掉
phase = pi / 2; % 相位设置为π/2, 即90度
% 打开文件并写入文件头信息
fid = fopen('sin_phase90_16bit.mif', 'w');
fprintf(fid, 'WIDTH=%d;\n', width);
fprintf(fid, 'DEPTH=%d;\n', depth);
fprintf(fid, 'ADDRESS_RADIX=DEC;\n');
fprintf(fid, 'DATA_RADIX=HEX;\n');
fprintf(fid, 'CONTENT BEGIN\n');
% 循环生成16位正弦波数据并写入文件
for i = 0:depth - 1
 sin_data = floor((sin(2 * pi * i / depth + phase) + 1) * 0.5 * (2 ^ width - 1));
 fprintf(fid, '%d:%x;\n', i, sin_data); % 以十六进制格式写入文件
end
% 写入文件尾部信息并关闭文件
fprintf(fid, 'END ;\n');
fclose(fid); You, 23小时前•commit task1
```

图 1: matlab代码

;

生成的mif文件内容如图2所示。

```
WIDTH=16;
DEPTH=256;
ADDRESS_RADIX=DEC;
DATA_RADIX=HEX;
CONTENT BEGIN
0:ffff;
1:fff5;
2:ffd7;
3:ffa6;
4:ff61;
5:ff08;
6:fe9c;
7:fe1c;
8:fd89;
```

图 2: mif文件内容

;

1.2 实现60个16位数据加帧头发送

1.2.1 顶层模块

顶层模块代码如下:

```
// This module is the top-level module for transmitting UART frames.
// It includes various sub-modules for address generation, data generation, and
UART transmission.
```

```
'include "addr_tx_en.v" // Include module for address and transmit enable
       generation.
   'include "sin_16_rom.v" // Include module for generating sine wave data.
   'include "fre_div.v" // Include module for clock frequency division.
   'include "uart_byte_controller.v" // Include module for byte-level UART
       transmission control.
   'include "uart_2byte_controller_withoutHeader.v" // Include module for 2-byte UART
        transmission control without header.
   'include "uart_tx_byte.v" // Include module for UART byte transmission.
   module uart_frame_transmit_top (
1
       input clk, // Clock input
12
       input rst, // Reset input
       output sci_tx // UART transmit output
   );
16
       wire clk_div_addr; // Clock divided address signal
       fre_div #(25'd12500) uut1 ( // Instantiate frequency divider module
18
           .clk(clk),
19
           .rst(rst),
20
           .clk_div_addr(clk_div_addr)
       );
22
23
       wire [7:0] addr; // Address signal
24
       wire send_en; // Transmit enable signal
25
       wire [15:0] data_out; // Output data signal
26
       addr_tx_en uut2 ( // Instantiate address and transmit enable module
28
           .clk_origin(clk),
29
           .clk(clk_div_addr),
30
           .rst(rst),
           .addr(addr),
32
           .data_temp(data_temp),
           .data_out(data_out),
34
           .tx_en(send_en)
35
       );
36
37
       wire [15:0] data_temp; // Temporary data signal
38
       sin_16_rom uut3 ( // Instantiate sine wave ROM module
39
           .address(addr),
40
```

```
.clock(clk),
41
            .q(data_temp)
       );
43
       wire tx_en; // Transmit enable signal
45
       wire [7:0] tx_d; // Transmit data signal
46
       wire tx_done; // Transmission completion signal
       uart_2byte_controller_withoutHeader uut4 ( // Instantiate 2-byte UART
49
           controller module without header
            .clk(clk),
            .rst(rst),
51
            .send_en(send_en),
            .tx_en(tx_en),
            .tx_done(tx_done),
            .data(data_out),
            .tx_d(tx_d)
       );
58
       uart_tx_byte uut5 ( // Instantiate UART byte transmission module
59
            .clk(clk),
            .rst(rst),
61
            .tx_en(tx_en),
            .tx_done(tx_done),
63
            .rx_d(tx_d),
64
            .sci_tx(sci_tx)
65
       );
67
   endmodule
68
```

顶层模块的RTL图如图3所示。

具体的实现逻辑为:

- 1. 通过分频模块分出1000Hz的时钟,用于触发地址模块。
- 2. 地址模块每隔1ms产生一个地址,用于读取ROM中的数据。
- 3. 地址模块同时具有计数与数据处理功能,从ROM中拿到的数据会先进入地址模块,按照任务要求加帧头帧尾后发送给16位UART发送模块。




图 3: 顶层模块RTL图

1.2.2 地址模块

该模块为本次任务的核心模块,代码如下:

```
// an idiot tried to write a counter in the state machine, and he failed.
   // maybe put the counter in this module will work.
   module addr_tx_en #(
       parameter FRAMENUM = 60
   ) (
       input clk, // Clock input
       input clk_origin, // Original clock input
       input rst, // Reset input
       input [15:0] data_temp, // Temporary data input
       output reg [15:0] data_out, // Output data
       output reg [7:0] addr, // Address output
       output reg tx_en // Transmit enable output
13
   );
14
       reg [5:0] frame_cnt; // Frame counter
16
       always @(posedge clk, posedge rst) begin
1.8
           if (rst) begin
19
               addr <= 8'b00000000; // Reset address
20
               frame_cnt <= 6'b000000; // Reset frame counter</pre>
21
           end else begin
22
               if (addr == 8'b11111111) begin // Check if address is at maximum
23
                   value
                   addr <= 8'b00000000; // Reset address
24
               end else begin
25
```

```
if (frame_cnt == FRAMENUM - 1) begin // Check if frame counter is
26
                          at maximum value
                         addr <= addr; // Keep current address</pre>
27
                         data_out <= 16'h4545; // Set output data
                         frame_cnt <= 6'b000000; // Reset frame counter</pre>
29
                     end else if (frame_cnt == 0) begin // Check if frame counter is
30
                         at minimum value
                         addr <= addr; // Keep current address</pre>
31
                         data_out <= 16'h5353; // Set output data</pre>
                         frame_cnt <= frame_cnt + 1'b1; // Increment frame counter</pre>
                     end else begin
                         addr <= addr + 1'b1; // Increment address</pre>
35
                         data_out <= data_temp; // Set output data</pre>
36
                         frame_cnt <= frame_cnt + 1'b1; // Increment frame counter</pre>
37
                     end
38
                end
39
            end
40
       end
41
42
       reg pulse1, pulse2, pulse3; // Clock pulse signals
       wire clk_posedge; // Positive edge clock signal
45
       always @(posedge clk_origin, posedge rst) begin
46
            if (rst) begin
47
                pulse1 <= 1'b0; // Reset pulse1</pre>
48
                pulse2 <= 1'b0; // Reset pulse2</pre>
                pulse3 <= 1'b0; // Reset pulse3</pre>
            end else begin
51
                pulse1 <= clk; // Assign pulse1 with clock input</pre>
                pulse2 <= pulse1; // Assign pulse2 with pulse1</pre>
                pulse3 <= pulse2; // Assign pulse3 with pulse2</pre>
54
            end
55
       end
56
57
       assign clk_posedge = pulse2 & ~pulse3; // Calculate positive edge clock
58
           signal
       always @(posedge clk_origin, posedge rst) begin
60
            if (rst) begin
6
                tx_en <= 1'b0; // Reset transmit enable</pre>
62
```

2 实现结果 7

```
end else begin
63
                 if (clk_posedge) begin // Check if positive edge clock signal is high
64
                     tx_en <= 1'b1; // Set transmit enable</pre>
65
                 end else begin
66
                     tx_en <= 1'b0; // Reset transmit enable</pre>
67
                 end
68
            end
69
        end
70
   endmodule
72
```

本模块实现了一个计数器,用于记录发送的16位数据的个数。当计数器的值为0时,发送帧头;当计数器的值为59时,发送帧尾;其他情况下,发送数据。发送帧头帧尾的方式为:使用一个buffer先将ROM中的数读入备用,若需发送帧头或帧尾。扣留数据,使用帧头帧尾替换。同时让addr停止自增,确保数据不会中断。

2 实现结果

使用simulink接收串口数据,结果如图4所示。




图 4: simulink接收数据

其中定期产生的突刺为帧头帧尾,其他数据为正弦数据,可以看出帧头帧尾的发送不会影响正弦数据的 完整性。