

实验四 综合逻辑电路实验报告

实验四 综合逻辑电路实验报告

1. 实验题目
2. 电路设计
3. 电路实现
 - 3.1 防抖模块
 - 3.2 状态机模块
 - 3.3 时钟分频计数器模块
 - 3.4 位显示模块
 - 3.5 LED模块
 - 3.6 位选信号模块
 - 3.7 段选信号模块
4. 电路验证
 - 4.1 testbench
 - 4.2 仿真结果
 - 4.2.1 从开始到暂停，从暂停到开始
 - 4.2.2 1分钟时，LED灯变亮
 - 4.2.3 2分钟时，超时报警
 - 4.2.4 从超时到复位，从复位到开始
 - 4.2.5 按键去抖
4. 实验心得

1. 实验题目

短跑计时器设计与实现（难度系数：0.9）

短跑计时器描述如下：

- 短跑计时器显示分、秒、毫秒；
- “毫秒”用两位数码管显示：百位、十位；
- “秒”用两位数码管显示：十位、个位；
- “分”用一位LED灯显示：十位、个位；
- 最大计时为1分59秒99，超限值时应可视或可闻报警；
- 三个按键开关：计时开始/继续（A）、计时停止/暂停（B）、复位/清零（C），

键控流程如下：




图1 键控流程

2. 电路设计

本实验中，一共设计了7个模块，分别是**防抖模块**、**状态机模块**、**时钟分频计数器模块**、**位显示模块**、**LED模块**、**位选信号模块**、**段选信号模块**。

防抖模块通过抖动检测→稳定计数→确认稳定，从而实现按键去抖；**状态机模块**包括 START、PAUSE、RESET、OVERTIME 四个状态，分别表示开始计时、暂停计时、计时复位、超时报警，状态转移由三个按键 start、stop、reset 和 overtime 信号决定；**时钟分频计数器模块**通过将板载时钟频率以不同倍数降频，从而得到四个位选信号的变化频率，然后由四个计数器累计周期次数，并将累计值输出传递给位显示模块；**位显示模块**由4个计数器数值决定各位数字管显示的数值；**LED模块**决定分钟位和超时报警；**位选信号模块**计数时钟变化周期，并以每 $2^{16} * 10^{-8} s$ ($< \frac{0.01}{4} s$) 的时间间隔决定4-1多路选择器更新的位置；**段选信号模块**接受4-1多路选择器的输出，根据对应的数值匹配对应数码管的输出显示位置。

具体的电路设计如下：




图2 电路设计

3. 电路实现

3.1 防抖模块

由于按键在按下或放开时，存在机械振动，且抖动时间一般在 $10ms \sim 20ms$ 。按键信号不稳定，从而导致输出状态发生剧烈变化。为此，本模块实现了按键去抖：**抖动检测**→**稳定计数**→**确认稳定**，使得当按键信号不稳定时（稳定的时钟周期数不足），输出的按键信号不会发生变化。

```

1  module shake_detect(clk,I_key,O_key);
2      input  clk,I_key; // I_key为接收到的按键信号
3      output O_key; // 输出去抖后的稳定信号
4
5      reg O_key,R_key;
6      reg [16:0] cnt;
7      wire change;
8      parameter MAX_CNT=100;
9      always@(posedge clk)
10         begin
11             R_key<=I_key;
12         end
13         // 记录在较短的时钟周期内是否按键信号是否发生抖动
14         assign change=(I_key&!R_key)|(!I_key&R_key);
15
16         always@(posedge clk)
17             begin
18                 if(change) cnt<=0; // 发生抖动重新进行稳定计数
19                 else cnt<=cnt+1;
20             end
21
22         always@(posedge clk)
23             begin

```

```

24         if(cnt>MAX_CNT) // 确认稳定
25             O_key<=I_key;
26     end
27 endmodule

```

3.2 状态机模块

本模块包括 START、PAUSE、RESET、OVERTIME 四个状态，分别表示**开始计时、暂停计时、计时复位、超时报警**；并通过三个按键 I_start、I_pause、rst 和信号 overt 确定状态的转移状况。具体的状态机图如下所示：




图3 状态机图

状态机模块的代码如下：

```

1  module the_state(clk,rst,I_start,I_pause,overt,state);
2      input  clk,rst,I_start,I_pause,overt;
3      output reg state;
4      reg next_state;
5      parameter RESET = 2'b00,START = 2'b01,PAUSE =
6  2'b10,OVERTIME = 2'b11;
7      always @(posedge clk or negedge rst)
8          // 在rst的下降沿实现复位（即复位按钮松开时）
9          begin
10             if (~rst)
11                 begin
12                     state = RESET;
13                 end
14             else
15                 begin
16                     state = next_state;
17                 end
18             end
19         end
20         always @(posedge clk or negedge rst)
21             begin
22                 case(state)// 依据当前状态和输入信号选择下一状态

```

```

22         RESET: if(I_start)    next_state <= START;
23                 else next_state <= RESET;
24         START: if(I_pause)    next_state <= PAUSE;
25                 else if (overt) next_state <=
OVERTIME;
26                 else next_state <= START;
27         PAUSE: if(I_start)    next_state <= START;
28                 else if (~rst) next_state <= RESET;
29                 else next_state <= PAUSE;
30         OVERTIME: if(~rst) next_state <= RESET;
31                 else next_state <= OVERTIME;
32     endcase
33 end
34 endmodule

```

3.3 时钟分频计数器模块

本模块通过对输入的时钟信号进行分频处理，获得计时器四个数码管的变化周期。已知电路板的板载频率为 $100MHz$ ，对应的时钟周期为 $10^{-8}s$ ，则对应秒的十位、个位，以及毫秒的百位、十位，分别为时钟周期的 10^9 、 10^8 、 10^7 、 10^6 倍。

时钟分频计数器模块代码如下：

```

1  module divider(
2      input clk,rst,state,
3      output reg cnt_1,cnt_2,cnt_3,cnt_4);
4      parameter RESET = 2'b00,START = 2'b01,PAUSE =
2'b10,OVERTIME = 2'b11;
5
6      // 十秒位 10s
7      always @(posedge clk or negedge rst)
8          begin
9              // 复位
10             if(~rst) cnt_1 <= 30'd0;
11             // cnt_1计数器信号记到10^9(10s)后归零，重新计数
12             else if(cnt_1 == 30'd9_9999_9999) cnt_1 <= 30'd0;
13             // 计数递增
14             else if(state ==START) cnt_1 <= cnt_1 + 30'd1;
15         end
16     // 个秒位 1s
17     always @(posedge clk or negedge rst)
18         begin
19             if(~rst) cnt_2 <= 27'd0;
20             //cnt_2计数器信号记到10^8(1s)后归零，重新计数

```

```

21         else if(cnt_2 == 27'd9999_9999) cnt_2 <= 27'd0;
22         else if(state == START) cnt_2 <= cnt_2 + 27'd1;
23     end
24     // 百毫秒位 0.1s
25     always @(posedge clk or negedge rst)
26     begin
27         if(~rst) cnt_3 <= 24'd0;
28         //cnt_3计数器信号记到10^7(0.1s)后归零, 重新计数
29         else if(cnt_3 == 24'd999_9999) cnt_3 <= 24'd0;
30         else if(state == START) cnt_3 <= cnt_3 + 24'd1;
31     end
32     // 十毫秒位 0.01s
33     always @(posedge clk or negedge rst)
34     begin
35         if(~rst) cnt_4 <= 20'd0;
36         //cnt_4计数器信号记到10^6(0.01s)后归零, 重新计数
37         else if(cnt_4 == 20'd99_9999) cnt_4 <= 20'd0;
38         else if(state == START) cnt_4 <= cnt_4 + 20'd1;
39     end
40 endmodule

```

3.4 位显示模块

本模块通过时钟分频计数器模块的计数器数值, 以及输入的 `rst` 信号, 决定四个数码管的显示数值的变化。

位显示模块代码如下:

```

1  module output_num(
2      input clk,rst,
3      input [29:0]cnt_1,cnt_2,cnt_3,cnt_4,
4      output reg [3:0]t_1,t_2,t_3,t_4);
5
6      // 十秒位 10s
7      always @(posedge clk or negedge rst)
8      begin
9          // 复位
10         if(~rst) t_1 <= 3'd0;
11         // 发生进位, 置为0
12         else if(t_1 > 3'd5) t_1 <= 3'd0;
13         // 计数器达到10^9个时钟周期后, 显示数值+1
14         else if(cnt_1 == 30'd9_9999_9999) t_1 <= t_1 + 3'd1;
15     end
16     // 个秒位 1s
17     always @(posedge clk or negedge rst)

```

```

18     begin
19         if(~rst) t_2 <= 4'd0;
20         else if(t_2 > 4'd9) t_2 <= 1'd0;
21         //计数器达到10^8个时钟周期后，显示数值+1
22         else if(cnt_2 == 27'd9999_9999) t_2 <= t_2 +4'd1;
23     end
24     // 百毫秒位 0.1s
25     always @(posedge clk or negedge rst)
26     begin
27         if(~rst) t_3 <= 4'd0;
28         else if(t_3 > 4'd9) t_3 <= 1'd0;
29         //计数器达到10^7个时钟周期后，显示数值+1
30         else if(cnt_3 == 24'd999_9999) t_3 <= t_3 +4'd1;
31     end
32     // 十毫秒位 0.01s
33     always @(posedge clk or negedge rst)
34     begin
35         if(~rst) t_4 <= 4'd0;
36         else if(t_4 > 4'd9) t_4 <= 1'd0;
37         //计数器达到10^6个时钟周期后，显示数值+1
38         else if(cnt_4 == 20'd99_9999) t_4 <= t_4 +4'd1;
39     end
40 endmodule

```

3.5 LED模块

在本模块设计了分钟位显示和超时报警显示。电路板上共有8个LED灯，其中**分钟位显示**即达到1:00:00时，1个LED灯亮起；**超时报警显示**即达到1:59:99时，8个LED灯亮起。

```

1  `timescale 1ns / 1ps
2  module led(
3      input clk,rst,
4      input [3:0]t_1,t_2,t_3,t_4,
5      output reg overt,flag1);
6      reg min_1;
7      always @(posedge clk or negedge rst)
8      begin
9          // 复位
10         if(~rst)
11             begin
12                 flag1 <= 1'b0; // 59:99 亮起1个led
13                 overt <= 1'b0; // 1:59:99 亮起8个led
14                 min_1 <= 1'b0; // 记录计时器时间超过1min
15             end

```

```

16         // 计时达到59:99
17         else if(flag1 != 1'b1 &&
18             t_1 == 3'd5 && t_2 == 4'd9 && t_3 == 4'd9 &&
t_4 == 4'd9)
19             flag1 <= 1'b1;
20         // 计时达到1:00:00
21         else if(flag1 == 1'b1 &&
22             t_1 == 3'd0&&t_2 == 4'd0&&t_3 == 4'd0&&t_4 ==
4'd0&&flag1 == 1'b1)
23             min_1=1;
24         // 计时达到1:59:99
25         else if(min_1 == 1'b1 &&
26             t_1 == 3'd5 && t_2 == 4'd9 && t_3 == 4'd9 &&
t_4 == 4'd9)
27             overt <= 7'b111_1111;
28     end
29 endmodule

```

3.6 位选信号模块

由于数码管不能同时显示所有位的值，某一时刻只能显示一个数码管的值，所以本模块使用**4-1多路选择器**，通过在**短时间内循环变换选择输出**4个位置的数码管值，利用人眼视觉暂留的特征，从而得到4个数码管的显示输出。

位选信号模块代码如下：

```

1  `timescale 1ns / 1ps
2  module bit_selection_signal(
3      input clk,rst,t_1,t_2,t_3,t_4,
4      output reg [3:0]num,
5          wire [3:0]bit );
6      reg [17:0]cnt;
7      // 使用连续赋值语句实现动态点亮数码管
8      assign bit[0] = (!cnt[17])&&(!cnt[16]);
9      assign bit[1] = (!cnt[17])&&(cnt[16]);
10     assign bit[2] = (cnt[17])&&(!cnt[16]);
11     assign bit[3] = (cnt[17])&&(cnt[16]);
12
13     // cnt[17:16]用于位选,对应4个数码管
14     // bit[3:0]为四位位选信号，有且只有一个为1，表示当前选择显示输出的数
码管
15
16     // 每2^16个时钟周期，显示输出1个数码管
17     always @(posedge clk or negedge rst)
18         begin

```



```

19         if(~rst) cnt <= 18'd0;
20         else cnt <= cnt +1'b1;
21     end
22     // 确定当前显示输出的数码管及显示的数值
23     always @( * )
24         case(cnt[17:16])
25             2'b00:num = t_4;
26             2'b01:num = t_3;
27             2'b10:num = t_2;
28             2'b11:num = t_1;
29             default:num = 4'b0000;
30         endcase
31     endmodule

```

3.7 段选信号模块

已知当前显示输出的数码管和显示数值，将对应的数值对应到数码管的具体显示位置。用8位二进制 `seg` 表示单个数码管中的8位，`seg` 从高位到低位用8 ~ 1表示，对应数码管位置如下图所示：




图4 数码管

段选信号模块代码如下：

```

1  `timescale 1ns / 1ps
2  module segment_selection_signal(
3      input rst,
4      input overt,
5      input [3:0] bin, //四位表示当前时刻需要被输出的值
6      output reg [7:0] seg //八位数码管显示信号
7  );
8
9      always @ (*)
10         begin
11             // 复位
12             if(~rst)
13                 seg = 8'b0000_0000;
14             // 超时报警：4位数码管都显示8
15             else if(overt == 1)

```

```

16         seg = 8'b0111_1111;
17         // 计时器正常显示输出
18     else
19         begin
20             case(bin)
21                 4'b0000: seg = 8'b0011_1111; //0
22                 4'b0001: seg = 8'b0000_0110; //1
23                 4'b0010: seg = 8'b0101_1011; //2
24                 4'b0011: seg = 8'b0100_1111; //3
25                 4'b0100: seg = 8'b0110_0110; //4
26                 4'b0101: seg = 8'b0110_1101; //5
27                 4'b0110: seg = 8'b0111_1101; //6
28                 4'b0111: seg = 8'b0000_0111; //7
29                 4'b1000: seg = 8'b0111_1111; //8
30                 4'b1001: seg = 8'b0110_1111; //9
31                 default: seg = 8'b0000_0000;
32             endcase
33         end
34     end
35 endmodule

```

4. 电路验证

4.1 testbench

testbench中的测试代码如下：

```

1  `timescale 1ns / 1ps
2  module testbench();
3      reg CLK;
4      reg rst,start,pause;
5      wire overt,min1;
6      wire state;
7      wire [7:0] seg;
8      wire [3:0] t_1,t_2,t_3,t_4;
9      integer i;
10
11     initial begin
12         CLK <= 1'b0;
13         start <= 1'b0;
14         pause <= 1'b0;
15         rst <= 1'b1;
16     end
17

```

```
18 // clock
19 always #5
20 begin
21     CLK=~CLK;
22 end
23
24 //仿真
25 initial begin
26     //1.开始到暂停 暂停到开始
27     #100;
28     start=1;
29     #100000;
30     #100;
31     start=0;
32     pause=1;
33     //暂停的防抖模块
34     for(i=0;i<20;i=i+1)
35     begin
36         #20;
37         if(i%2==0)
38             pause=0;
39         else
40             pause=1;
41     end
42     #100000;
43     #100;
44     pause=0;
45     start=1;
46     #100000;
47     //开始到复位, 复位到开始
48     #100;
49     rst=0;
50     start=0;
51     #100000;
52     #100;
53     rst=1;
54     start=1;
55     //跑到1min和超时
56     for(i=0;i<20;i=i+1)
57     begin
58         #10000000;
59     end
60     //超时到复位
61     #100;
62     rst=0;
```

```


63         start=0;
64         #10000;
65         //复位到开始
66         #100;
67         rst=1;
68         start=1;
69         #1000000;
70         $stop;
71     end
72
73     the_config cfig
74     (
75         .CLK(CLK),
76         .I_rst(rst),
77         .I_start(start),
78         .I_pause(pause),
79         .overt(overt),
80         .min1(min1),
81         .seg(seg),
82         .t_1(t_1),
83         .t_2(t_2),
84         .t_3(t_3),
85         .t_4(t_4),
86         .state(state)
87     );
88 endmodule
89

```


4.2 仿真结果

根据图3中的状态机，遍历各状态以实现对结果的检验。

4.2.1 从开始到暂停，从暂停到开始




从开始到暂停：可以看到，暂停信号产生后，计时器保持0.1秒不变。



超时后，复位信号将所有时钟变量归零。开始后，计时器启动，`t_4` 由0开始逐渐增大。

4.2.5 按键去抖



在100200ns到100604ns（图中前两条蓝线）引入抖动暂停的信号，可以发现，经过一段时间稳定信号后，电路在第三条蓝线的位置转移至暂停状态，实现了对按键信号的成功去抖。

4. 实验心得

这次实验相较于前两次在难度上有较大提升，在小组合作的过程中我们对verilog语言有了更深的理解。由于我们将问题分解成了多个模块，分块完成了代码的编写，我们也学会了**模块化的编程思想**。

实验的过程中，我们在或大或小的错误中提高了自身**代码编写与调试的能力**。在仿真的时候，我们忘记设置变量的位宽，该变量被4位二进制数直接赋值，并且不断自增1。然而，我们发现该变量实际只在0和1之间跳转，并未实现想象中不断递增的变化：由于该变量的位宽只有1，因此只能容纳1位的二进制数。将位宽设置为 `[3:0]` 即四位后，便成功实现了自增的显示。

相较前两次实验，本次实验与实践更加贴合，虽然由于疫情原因，无法上板实施，但是我们在编程时也充分考虑了上板后可能出现的**按钮抖动问题**和**多个数码管显示**的问题，并设计了对应的防抖模块和位选信号模块来解决。尤其是位选信号模块，我们了解到多位数码管不能同时显示所有位的值，在同一时刻只能显示一个数码管的值。利用人眼视觉暂留的特性，我们在一个较短的时间间隔内实现了四个数码管的轮流点亮，从而成功实现了数码管的动态显示。这些理论联系实际的问题让我们从代码的视角转到了实际的硬件上，在实践中增强了自身对知识的理解。