

Migración de EAGLE a KiCad

Contexto y Antecedentes

Este proyecto consiste en la continuación, consolidación y optimización del trabajo desarrollado en las etapas previas del sistema de registro continuo de señales acelerométricas:

- [Proyecto de Adquisición de Datos](#) (Firmware y Software): Diseñó el circuito en protoboard y el firmware de adquisición basado en el microcontrolador ESP32, el acelerómetro ADXL355, un RTC, un GPS y almacenamiento en tarjeta SD. Este diseño en protoboard demostró un funcionamiento correcto y estable de la adquisición.
- [Proyecto de Diseño de PCB en EAGLE](#): Tomó como referencia el circuito del Proyecto de Adquisición de Datos y diseñó la PCB en EAGLE, estructurándola en una versión modular (con módulos prefabricados) y una versión optimizada en SMD (con componentes de montaje superficial individuales).
- [Proyecto de Migración de EDA](#) (Altium a KiCad): Estableció el entorno de trabajo estándar de la RSA para la migración de proyectos EDA a KiCad 10, implementando el uso de `jlc2kicadlib` para la descarga local de componentes y el plugin *Fabrication Toolkit* para la generación de archivos de ensamblaje automático (PCBA) en JLCPCB.

Objetivo del Proyecto

El objetivo principal de esta pasantía consiste en migrar el diseño de PCB en EAGLE hacia el entorno KiCad 10, aplicando las directrices de estandarización para PCBA en JLCPCB.

Un requerimiento crítico es auditar, corregir y optimizar el diseño migrado para asegurar que sea 100% compatible y trabaje correctamente con el firmware y hardware del *Proyecto de Adquisición de Datos* original. Esto implica garantizar que la asignación de pines y las líneas de señal/alimentación estén optimizadas para evitar ruidos o pérdidas de datos en la adquisición física final.

Plan de Trabajo Detallado (96 horas)

Fase 1: Importación Nativa y Auditoría de Pines de Hardware/Firmware (16 h)

Objetivo: Migrar los esquemas originales de EAGLE a KiCad y auditar minuciosamente las conexiones para garantizar compatibilidad directa con el firmware del sistema de adquisición.

- **Importación nativa:** Utilizar la herramienta integrada en KiCad 10 para cargar el esquemático (`.sch`) y la placa (`.brd`) de la versión SMD del diseño original.
- **Auditoría de asignación de pines (Pinout Audit):**
 - Comparar de forma exhaustiva las conexiones del ESP32 en el esquemático importado con la asignación de pines (*GPIOs*) definida en el firmware del Proyecto de Adquisición de Datos.
 - Verificar las líneas de comunicación SPI con el ADXL355 (MISO, MOSI, SCK, CS), la interfaz UART con el GPS (TX, RX), el bus I2C y el pin SQW (1 Hz) del RTC, y los pines de control/datos de la tarjeta SD.
 - Corregir cualquier discrepancia o pin erróneamente conectado en el esquema para asegurar que la placa final ejecute el firmware original sin necesidad de modificar el código de adquisición de datos.

- **Resolución de jerarquías y conectividad:** Depurar etiquetas de red, buses y puertos de alimentación para asegurar la integridad eléctrica del diseño.

Fase 2: Estandarización de Componentes SMD y Asignación de Códigos LCSC (16 h)

Objetivo: Adaptar y estandarizar todos los componentes para compatibilidad PCBA de JLCPCB.

- **Inventario de componentes:** Catalogar los componentes pasivos y activos del circuito para su transición a SMD.
- **Estandarización de encapsulados:** Seleccionar encapsulados estándar de montaje superficial (ej. 0805, 0603, SOT-23, SOIC) que soporten los niveles de potencia y voltaje requeridos por el circuito en protoboard original.
- **Inyección de metadatos LCSC:** Añadir de forma masiva el campo personalizado LCSC en todos los símbolos del esquemático.
- **Asignación del catálogo:** Buscar y asignar los números de parte (LCSC Part Number) en el catálogo de JLCPCB, priorizando el inventario de **Basic Parts** para optimizar los costos de manufactura.

Fase 3: Gestión de Librerías Locales Relativas (12 h)

Objetivo: Asegurar la portabilidad completa del proyecto mediante el uso de librerías locales y rutas relativas.

- **Descarga automatizada:** Usar scripts basados en jlc2kicadlib para descargar símbolos (.kicad_sym), huellas (.kicad_mod) y modelos 3D (.step) de los componentes no estándar.
- **Estructura local del repositorio:** Almacenar los archivos en la carpeta /libs en la raíz del repositorio.
- **Rutas relativas:** Configurar el proyecto de KiCad utilizando rutas relativas (ej. variables como \${KIPRJMOD}) para que el repositorio sea autónomo al clonarse en cualquier estación de trabajo.
- **Auditoría física de huellas:** Verificar físicamente la correspondencia geométrica, la posición del Pin 1 y la orientación de los modelos 3D en relación con el footprint.

Fase 4: Optimización del Ruteo, Diseño Físico y Mejoras de Funcionamiento (24 h)

Objetivo: Optimizar el layout físico de la PCB en KiCad para garantizar la correcta adquisición de señales y reducir el ruido en condiciones de trabajo reales.

- **Optimización y corrección de la integridad física:**
 - **Planos de alimentación y desacoplo:** Añadir o reubicar condensadores de desacoplo de montaje superficial (0.1μF y 10μF) lo más cerca posible de los pines de alimentación (VCC) del ESP32, el acelerómetro ADXL355 y el RTC para filtrar el ruido de la fuente de alimentación.
 - **Integridad en señales críticas:** Rutar de manera directa y con el mínimo uso de vías las líneas de datos de alta velocidad (bus SPI a 250 Hz del ADXL355 y bus de la tarjeta SD) para evitar atenuaciones de señal o pérdidas de tramas.
 - **Plano de masa robusto:** Implementar zonas de cobre dedicadas para la masa (GND) en ambas capas (Top y Bottom) con el fin de minimizar bucles de tierra y blindar el ruido de conmutación electromagnética de la antena del ESP32.

- **Puntos de prueba (Test Points):** Colocar puntos de prueba accesibles en las líneas críticas (GND, 3.3V, 5V, TX/RX, señal SQW a 1 Hz, y líneas de control de SPI) para facilitar la depuración física con osciloscopio o multímetro.

- **Layout y Ensamblaje:**

- Colocar al menos 3 marcas fiducias (Fiducials) en las esquinas de la placa para calibración visual de las máquinas Pick & Place.
- Ejecutar la Verificación de Reglas de Diseño (DRC) y corregir el 100% de las alertas.

Fase 5: Generación y Validación de Archivos de Fabricación (14 h)

Objetivo: Generar la documentación técnica exacta de producción y validar su visualización final en JLCPCB.

- **Generación automatizada:** Utilizar el plugin *Fabrication Toolkit* para exportar:
 - Archivos Gerber completos y archivos de perforación NC Drill.
 - Lista de Materiales (BOM.csv) formateada con designador, cantidad, footprint, LCSC Part Number y valor.
 - Archivo de Coordenadas de Posición (CPL.csv) para colocación de componentes SMD.
- **Validación de offsets y rotación:** Subir el paquete de archivos al visor web de JLCPCB y validar visualmente la alineación de todos los componentes SMD en la placa.
- **Corrección de offsets:** Ajustar las rotaciones en el *Fabrication Toolkit* (ej. desvíos de 90° o 180°) hasta que el alineamiento sea idéntico al diseño físico.

Fase 6: Cierre y Documentación Técnica (14 h)

Objetivo: Consolidar la documentación del proyecto migrado para asegurar la reproducibilidad y el mantenimiento.

- **Auditoría final comparativa:** Documentar formalmente las mejoras de diseño (condensadores de desacoplo, corrección de pines, ruteo optimizado) realizadas con respecto al diseño original de PCB en EAGLE.
- **README Operativo del Proyecto:** Elaborar el archivo README en la raíz detallando:
 - Versión exacta de KiCad utilizada (v10).
 - Instrucciones detalladas de instalación y configuración de jlc2kicadlib.
 - Resumen de la asignación de pines auditada y validada contra el firmware.
 - Guía paso a paso para regenerar los archivos de fabricación mediante el plugin.

Entregables del Pasante (Criterios de Éxito)

Para considerar la migración como aprobada y lista para producción, el pasante deberá proporcionar:

1. Repositorio Autónomo y Portable:

- Archivos de esquemático y PCB completos y funcionales en KiCad 10 con la asignación de pines corregida y auditada.
- Carpeta local /libs con símbolos, huellas y modelos 3D con direccionamiento estrictamente relativo.

2. Paquete de Fabricación Validador (Production Release):

- Archivos Gerber, NC Drill, BOM.csv y CPL.csv listos para ser subidos y procesados por JLCPCB sin correcciones manuales intermedias.

3. Documento Técnico de Auditoría y README:

- README en la raíz que explique el entorno y la estructura.
- Breve informe de auditoría que garantice que la asignación de pines en la PCB coincide exactamente con el firmware de adquisición de datos original, detallando las optimizaciones de ruido y desacoplo aplicadas en la placa.