



Laboratorio di Elettronica Digitale

- Sequential Logic Circuits -




- Reti Sequenziali -

- Nelle reti sequenziali le uscite Y dipendono dallo *stato* S e dagli ingressi I

$$Y = f(S, I)$$

- Lo stato rappresenta a sua volta la storia della rete
- Si distinguono in:
 - Reti sequenziale asincrone
 - La variazione di un ingresso può immediatamente provocare una transizione di stato
 - Reti sequenziali sincrone
 - Le transizioni di stato avvengono solo in momenti definiti (tipicamente scanditi dal fronte del clock)

- Reti Sequenziali Asincrone -




- Lo stato è rappresentato da una condizione “stabile” della rete
- La presenza di condizioni stabili rappresenta di fatto “una memoria” o stato
- La variazione degli ingressi provoca il passaggio verso “condizioni di stabilità” distinte
- Per esempio: flip-flop SR, JK, D, latch

- Reti Sequenziali Asincrone -


Examples :

This circuit **has no stable state**:


The circuit will oscillate between 0-1.



This circuit has **2 stable states**: it represents a 1-bit memory. However,




and



there is no easy way to switch between the states. (no input)

The **latch** has 2 stable states **with the possibility to switch between them**.





I_1	I_2	O_1	O_2
1	1	O_1	O_2
0	1	1	0
1	0	0	1
0	0	-	-

A '0' input puts the corresponding output to 1. Both inputs to 1 hold the current state.

The latch is a «writable» 1-bit memory


- Synchronous Circuits -

- In a asynchronous sequential circuit the state changes immediately when an input changes
- In a synchronous (sequential) circuits the state changes occur only at predetermined moments (typically at the rising edge of the clock signal)
- The “heart” of every synchronous circuit is the flip-flop D, or register.



- The ff samples the input D at the rising edge of the clock. In real circuits the set-up (T_{su}), hold (T_h) and clock-to-q (T_{cq}) **constraints should be applied** (see Elettronica dei Sistemi Digitali course)


- Finite state machine -



$$Y = f_2(S_a, X) \quad S_f = f_1(S_a, X)$$

- Le transizioni di stato ($S_f \rightarrow S_a$) avvengono sul fronte attivo del CK
- Lo stato è tipicamente “memorizzato” in un registro
- Nel caso in cui le uscite dipendano direttamente dagli ingressi, la macchina è del tipo “Mealy”

- Finite state machine -



- Nel caso in cui le uscite dipendano SOLO dallo stato, la macchina è del tipo “Moore”

- Finite state machine -

- Esempio: Contatore up a 4 bit

➤ Si devono sintetizzare le funzioni f_1 e f_2

Funzione f_1	
Stato attuale S_a	Stato Futuro S_f
$I_3 I_2 I_1 I_0$	$Q_3 Q_2 Q_1 Q_0$
0000	0001
0001	0010
0010	0011
0011	0100
0100	0101
0101	0110
0110	0111
0111	1000
1000	1001
1001	1010
1010	1011
1011	1100
1100	1101
1101	1110
1110	1111
1111	0000

➤ f_1 è una funzione 4 ingressi/4 uscite

$$Q_0 = \overline{I_0}$$

$$Q_1 = \overline{I_1} I_0 + I_1 \overline{I_0}$$

$$Q_2 = \overline{I_2} I_1 I_0 + I_2 \overline{I_1} \overline{I_0} + I_2 \overline{I_1} I_0 + I_2 I_1 \overline{I_0}$$

$$Q_3 = \overline{I_3} I_2 I_1 I_0 + I_3 \overline{I_2} \overline{I_1} \overline{I_0} + I_3 \overline{I_2} \overline{I_1} I_0 + I_3 \overline{I_2} I_1 \overline{I_0} +$$

$$+ I_3 \overline{I_2} I_1 I_0 + I_3 I_2 \overline{I_1} \overline{I_0} + I_3 I_2 \overline{I_1} I_0 + I_3 I_2 I_1 \overline{I_0}$$

- Reti Sequenziali Sincrone -

- Esempio: Contatore up a 4 bit

➤ Si devono sintetizzare le funzioni f_1 e f_2

Funzione f_2	
Ingresso	Uscita
$A_3A_2A_1A_0$	$B_3B_2B_1B_0$
0000	0000
0001	0001
0010	0010
0011	0011
0100	0100
0101	0101
0110	0110
0111	0111
1000	1000
1001	1001
1010	1010
1011	1011
1100	1100
1101	1101
1110	1110
1111	1111

➤ f_2 la funzione identità

$$B_0 = A_0$$

$$B_1 = A_1$$

$$B_2 = A_2$$

$$B_3 = A_3$$

- Reti Sequenziali Sincrone -

- Esempio: Contatore up a 3 bit con reset

➤ Si devono sintetizzare le funzioni f_1 e f_2

Funzione f_1		
Stato attuale Sa		Stato Futuro Sf
R	$I_2 I_1 I_0$	$Q_2 Q_1 Q_0$
0	000	001
0	001	010
0	010	011
0	011	100
0	100	101
0	101	110
0	110	111
0	111	000
1	000	000
1	001	000
1	010	000
1	011	000
1	100	000
1	101	000
1	110	000
1	111	000

➤ f_1 è una funzione 4 ingressi/3 uscite



$$Q_0 = \overline{R} \overline{I_0}$$

$$Q_1 = \overline{R} \overline{I_1} I_0 + \overline{R} I_1 \overline{I_0}$$


$$Q_2 = R \overline{I_2} I_1 I_0 + \overline{R} I_2 \overline{I_1} \overline{I_0} + \overline{R} I_2 \overline{I_1} I_0 + \overline{R} I_2 I_1 \overline{I_0}$$

➤ f_2 la funzione identità

- Temporizzazione Reti Sequenziali Sincrone -



- Temporizzazione Reti Sequenziali Sincrone -



$$f_{\max} = 1/T_{\min}$$

$$T_{\min} = T_{cq} + T_{d_{f1}} + T_{su}$$

$$T_{cq} = T_{cq} + T_{d_{f2}} \quad \text{Ritardo fra clock e uscita Y}$$

$$T_{sux} = T_{d_{f1}} + T_{su} \quad \text{Set-up degli ingressi X}$$

Nota: nell'implementazione in CPLD/FPGA è necessario considerare i ritardi delle connessioni