

Memorie in tecnologia integrata

Memorie non volatili

ROM – Read Only Memory

PROM – Programmable ROM → utente finale la può programmare una volta sola

EPROM – Erasable PROM

EEPROM (E²PROM) – Electrically Erasable PROM

FLASH

Memorie volatili

RAM – Random Access Memory


SRAM – Static RAM

DRAM – Dynamic RAM

SDRAM – Synchronous DRAM

DDR – Double Data Rate (SDRAM)

ROM – Organizzazione e dimensioni



Ingressi a : n

Uscite q : p


Linee Riga x : $N = 2^n$

→ Dimensione $N \times p = N \text{ celle} \times p \text{ bit} = 2^n \times p$

Es. $n=12, p=8$

→ Memoria da $4096 \times 8b = 4k \times 8b = 4kB$

Circuito Decoder



Il circuito decodifica le n linee di ingresso in N linee riga (x_k). Per ogni combinazione degli ingressi a , una ed una sola linea x_k si trova a livello logico alto (1), mentre tutte le altre restano a livello logico basso (0).

Necessarie $N = 2^n$ porte AND

Es.

Circuito base per $n = 2 \rightarrow N = 4$

$$x_2 = a_1 \cdot a_0$$

$A = 10 \rightarrow X = 0100$ (MSB-LSB)

Tabella della verità

Descrive il contenuto (configurazione) della memoria


-----	a_2	a_1	a_0	-----	x_2	x_1	x_0	-----	q_3	q_2	q_1	q_0
-----	0	0	0	-----	0	0	1	-----	1	0	1	0
-----	0	0	1	-----	0	1	0	-----	0	1	0	0
	0	1	0		1	0	0		1	0	0	1
	0	1	1									

Data la configurazione desiderata, è possibile determinare le funzioni di uscita q in funzione di x_k , come somma di prodotti.

Es.

$$q_3 = x_0 + x_2 + \dots$$

ROM con dispositivi a giunzione




I collegamenti nella matrice possono essere realizzati con giunzioni p-n (diodi) secondo la logica OR (DDL = Diode Diode Logic).



Per minimizzare gli effetti del carico in uscita, è possibile sostituire i diodi con BJT in configurazione common collector, dove il collettore è collegato all'alimentazione (V_{cc}), la base alla linea x , l'emettitore alla linea q .



ROM con dispositivi NMOS




Data la loro minor occupazione intrinseca di spazio, i dispositivi MOS permettono l'integrazione di più transistori. Si ottengono dunque densità maggiori di memoria.

La matrice è realizzata in logica NOR. Poiché la logica è negata, la presenza del transistor porta la linea di uscita a livello logico basso (0) quando la corrispondente riga è attivata (1).


I pull-up, solitamente rappresentati da una resistenza, possono essere facilmente realizzati attraverso MOS a svuotamento con gate collegato al source, divenendo così carichi dinamici.

Impacchettamento della ROM a MOS



- I MOS lungo una colonna si trovano ad avere drain e source in comune, rispettivamente la linea q e GND. I MOS lungo una riga condividono la linea x_k . Questa geometria dà luogo ad un impacchettamento molto semplice e facilmente scalabile, dove tante celle elementari identiche realizzano la matrice.
- In una ROM i transistor sono realizzati in tutte le celle elementari, mentre è il collegamento di gate ad essere presente od assente in funzione della tabella della verità.
- In una PROM sono aggiunti dei fusibili che possono essere bruciati.


EPROM



Il transistor FgMOS (Floating gate MOS) presenta un doppio gate. Uno dei gate è isolato, sepolto nello strato di ossido. Polarizzando il dispositivo con una tensione più elevata di quella usata nel normale funzionamento è possibile programmarlo, grazie all'iniezione di elettroni nel floating gate.

L'elevata differenza di potenziale tra drain e source innesca fenomeni di generazione e ricombinazione (elettrone-lacuna) nel canale. Gli elettroni generati come portatori secondari possiedono energia elevata, tale da permettergli di oltrepassare la barriera di ossido sotto l'attrazione del campo elettrico formato tra gate e canale.

Il processo di programmazione di un singolo FgMOS dura alcuni millisecondi.



EPROM

Quando il gate viene polarizzato, le cariche negative impediscono al campo elettrico di raggiungere la zona di canale, limitandolo tra i due gate. Il canale non può dunque formarsi ed il MOS non è in grado di condurre anche se polarizzato, apparendo quindi sempre come un circuito aperto.

Il dispositivo può essere cancellato illuminandolo con raggi ultravioletti, la cui natura ionizzante rende lo strato di ossido leggermente conduttivo, permettendo alle cariche intrappolate nel floating gate di disperdersi. Le EPROM possiedono dunque una finestrella di quarzo che rende visibile il die di silicio, per permetterne l'illuminazione.

Il processo di cancellazione dura 20~30min.

Grazie alla riduzione degli strati di ossido, ed invertendo la polarizzazione, è possibile cancellare la cella elettricamente (EEPROM). In questo caso il fenomeno coinvolto per l'estrazione degli elettroni dal floating gate è l'effetto tunnel.

Flash

non necessario
20/30 minuti

Le memorie EEPROM hanno il vantaggio di essere molto dense e di godere immediatamente dei benefici dei processi di produzione più avanzati:

transistor più piccoli = memorie più dense


Lo svantaggio più grande delle EEPROM è il tempo di accesso in scrittura, perché richiede il completamento di fenomeni fisici la cui durata è nell'ordine dei μs .

Le memorie **Flash** sono EEPROM che ottimizzano la velocità di cancellazione/scrittura, complicando l'elettronica che contorna la matrice di memoria. La matrice è suddivisa logicamente in più pagine, formate da gruppi di celle ad indirizzi contigui. Al bisogno, le celle appartenenti ad una stessa pagina, vengono cancellate tutte contemporaneamente, nello stesso intervallo di tempo. Anche la scrittura di una pagina può avvenire in un colpo solo, grazie all'appoggio di buffer di memoria RAM integrati nello stesso chip, i cui tempi di accesso sono molto bassi.

La maggior parte dei dispositivi di archiviazione di massa impiegati oggi (memory stick USB, Solid State Drive) sono basati su memorie Flash.

Static RAM

Il LATCH elementare può essere realizzato in tecnologia NMOS con due soli transistor.




In condizioni di stabilità, uno dei MOS è acceso e conduce corrente ($V_g=5V \rightarrow V_d=0V$) mentre l'altro è spento ($V_g=0V \rightarrow V_d=5V$).

Il circuito bistabile può essere sbilanciato portando uno dei due lati a 0V. Il MOS il cui gate viene posto a 0V si spegne, mentre l'altro MOS si accende.


Celle elementari NMOS e CMOS

*transistor
a canale p
costano di più*




In tecnologia NMOS è preferibile sostituire il resistore di pull-up con un MOS a svuotamento con gate collegato al source, in modo da beneficiare dei vantaggi del carico dinamico.

Dove è già presente un processo CMOS (complementary MOS), l'impiego simultaneo di dispositivi NMOS e PMOS risulta ancora più vantaggioso. La corrente statica è ridotta.



*per realizzare
1 cella => 4 transistor*

SRAM – Organizzazione



Indirizzi a: $n+m$, Uscite: p

Linee Riga x: $N = 2^n$, Linee Colonna y: $M = 2^m$



→ Dimensione $N \times M \times p = (N \times M) \text{ celle} \times p \text{ bit} = 2^{n+m} \times p$

Es. $n=6, m=5, p=8$

→ Memoria da $2048 \times 8b = 2k \times 8b = 2kB$

indirizzamento
righe
colonne

SRAM – Organizzazione




La cella elementare **a 6 transistor**, comprensiva dei MOS di steering che formano il controllo di riga, è inserita e replicata più volte all'interno di una colonna. Più colonne formano una matrice con indirizzamento bidimensionale x-y. Ogni colonna è comandata dai rispettivi MOS di controllo di colonna.

*densità
→ più memoria*

*consumo no
di meno*

Dynamic RAM




*ha bisogno
di cicli di
refresh*

La cella elementare nelle RAM dinamiche è costituita da un MOS che funziona da interruttore, ed un condensatore che immagazzina il bit di informazione. Il condensatore è realizzato direttamente assieme al MOS.


Una cella elementare di DRAM è costituita dunque da un solo transistor, nel quale è incorporato un condensatore con capacità esigua (ordine dei femto farad), ma sufficiente a mantenere l'informazione per qualche decina di millisecondi.

Le celle della DRAM devono essere ciclicamente rinfrescate (refresh) per non perdere il loro contenuto informativo.

*sfrutta
il non
drogaggio del
source*



Synchronous DRAM (SDR) e DDR




Le DRAM sincrone sono memorie che hanno bisogno di essere guidate con un clock di riferimento che scandisce le operazioni di accesso.

Sono efficienti, dunque veloci, quando si devono realizzare spesso operazioni di lettura/scrittura a burst (gruppi di 4/8 celle ad indirizzi contigui).

*se facciamo
una lettura
in sogno fare una scrittura*


FRAM: Ferroelectric RAM

Le FRAM sono memorie non volatili che sfruttano la relazione non lineare tra campo elettrico applicato e carica apparente nei materiali ferroelettrici, dovuta all'allineamento dei dipoli elettrici semi-permanenti presenti nel materiale. La relazione dà origine alla tipica curva di isteresi.



La struttura della memoria è molto simile a quella delle DRAM, dove la capacità di memoria è sostituita dal materiale ferroelettrico: PZT, Piombo-Zirconato di Titanio, SBT, Stronzio-Bismuto Tantalato.

La lettura di una cella richiede l'applicazione di una tensione e la rilevazione di un eventuale passaggio di corrente. Tale processo implica la distruzione dell'informazione contenuta nella cella, che deve essere successivamente ripristinata (R > W).



non è tanto
densa

FRAM: struttura

- Pur essendo una memoria non volatile, è caratterizzata da tempi di accesso molto simili a quelli delle RAM, e di gran lunga migliori delle EEPROM/Flash.

ma non è volatile


- La struttura della memoria è molto simile a quella delle DRAM, dove la capacità di memoria è sostituita dal materiale ferroelettrico: PZT, Piombo-Zirconato di Titanio, SBT, Stronzio-Bismuto Tantalato.
- Lo spazio per lo strato ferroelettrico non può essere ricavato direttamente all'interno del transistor MOS, ma viene realizzato tra gli strati metallici che collegano i vari dispositivi. Ciò nonostante è molto facile integrare FRAM in processi CMOS preesistenti, richiedendo solamente pochi passaggi in più. Ad esempio si integra all'interno di microcontrollori sostituendo memoria Flash e RAM con una singola area di memoria FRAM unificata.
- La densità è purtroppo ancora scarsa (in confronto a Flash e DRAM)
es. Infineon CY15B116Q, FRAM da 16Mb (2M x 8)

MRAM: Magnetoresistive RAM

La magnetoresistenza è la proprietà di un materiale di **variare la sua resistenza elettrica per effetto di un campo magnetico** applicato esternamente.

Una memoria magnetoresistiva sfrutta l'effetto tunnel magnetico (TMR). Questo fenomeno si verifica in presenza di **due strati di materiale ferromagnetico separati da uno strato isolante molto sottile** (pochi nm) che realizza la giunzione tunnel-magnetica (MTJ).

Gli strati ferromagnetici possono essere polarizzati singolarmente. Se le polarizzazioni sono parallele, gli elettroni tendono ad attraversare lo strato isolante più facilmente per effetto tunnel.



MRAM: Caratteristiche

- La polarizzazione magnetica non si disperde col tempo come la carica elettrica, quindi l'informazione rimane immagazzinata per un tempo indefinito anche in assenza di alimentazione.
- Il passaggio della polarizzazione magnetica da uno stato all'altro non richiede effettivamente il movimento di elettroni o atomi, quindi la scrittura può teoricamente essere ripetuta all'infinito.

È facilmente integrabile in processi CMOS negli strati metallici, sopra ai dispositivi logici già presenti.

Le MRAM più dense e più recenti sono le STT-MRAM (Spin Torque Transfer MRAM), dove si sfrutta lo spin degli elettroni per cambiare la polarizzazione degli strati ferromagnetici.

La velocità di accesso e di scrittura sono paragonabili a quelle delle DRAM. Nel 2012 è stata presentata una MRAM da 64Mb con interfaccia compatibile DDR3 da 1600MT/s. (256Mb STT-MRAM, Everspin 2016, 1Gb DDR4 STT-MRAM, Everspin 2022)

Se la ricerca riuscisse ad aumentarne la densità fino a raggiungere le prestazioni delle DRAM, la MRAM diverrebbe un ottimo candidato ad imporsi come memoria universale.

PRAM: Phase change RAM


Sono memorie non volatili che sfruttano il cambiamento di stato di certe leghe (es. GST - Germanio, Antimonio, Tellurio) per immagazzinare l'informazione.

La lega passa dallo stato cristallino a quello amorfo e viceversa tramite il passaggio di corrente, chiamata corrente di programmazione, che scalda la lega permettendo il cambiamento di stato. La stessa lega presenta resistività differente secondo lo stato in cui si trova.

La cella elementare che contiene l'informazione è costituita da due elettrodi tra i quali è interposta la lega ed un riscaldatore. Non è importante il verso della corrente, quanto l'intensità e la durata della stessa.

Problema principale: disturbo termico tra celle elementari adiacenti.

Il disturbo termico scala proporzionalmente con le dimensioni della cella elementare.



PRAM: Scrittura/Lettura

Scrittura:


Corrente elevata + breve durata (RESET)

Corrente intermedia + lunga durata (SET)

Lettura:

Bassa Corrente. Permette di misurare la resistenza senza interferire con il materiale

Impulso	Stato	Resistenza	Livello logico
RESET	Amorfo	Alta	0
SET	Cristallino	Bassa	1



Il rapporto di resistenza tra lo stato Cristallino e quello amorfo è molto elevato (10^5). Livelli intermedi di resistività possono essere sfruttati per memorizzare più bit nella stessa cella elementare (fino a 4), aumentando la densità di memorizzazione delle PRAM. Tuttavia questa caratteristica è fortemente limitata dal disturbo termico.

ReRAM: Resistive RAM


Sfruttano la resistenza per l'immagazzinamento del dato, analogamente a PRAM ed MRAM, ma coinvolgendo solamente **fenomeni elettrici**.

La vera svolta per le ReRAM è stata ottenuta grazie alla scoperta del memristor.


Il memristor è stato recentemente considerato come il quarto componente fondamentale (mancante) dell'elettrotecnica. È stato teorizzato da Leon Chua nel 1971 e nel 2008 è stato sviluppato il primo memristor nei laboratori HP.

Fisicamente sarebbe **un componente a due terminali passivo** (come il resistore, il condensatore e l'induttore) che **lega la carica elettrica al flusso magnetico**.

È un componente la cui **resistenza è determinata dalla carica che è passata precedentemente nel componente stesso**. In pratica è come se ricordasse quanta carica ed in quale verso lo ha attraversato.



Memristor




*parte drogata
varia a seconda
della corrente
che facciamo
passare*

Undoped:



Doped:



Uno strato sottile di TiO_2 è interposto tra due contatti metallici.

Un'area presenta un'alta concentrazione di droganti (resistenza bassa), l'altra una bassa concentrazione (resistenza alta).

L'applicazione di una polarizzazione esterna causa una variazione di ampiezza delle due aree.

L'ampio rapporto di resistenza rende possibile realizzare celle elementari Multibit.

La lettura è **parzialmente distruttiva**. È necessaria un'operazione di refresh ogni tanto.

HfO_2 è fortemente non lineare: con basse tensioni, la lettura non è distruttiva.

Volatili & Non Volatili

	FLASH	FRAM	DRAM	SRAM
Access Time	10ns-500ns	5-50ns	30-70ns	2-10ns
Write Time	10-500μs	10-100ns	30-70ns	2-10ns
Energy (/bit)	1nJ	50pJ	-	+
Density (/mm ²)	1500Mb	100Mb	300Mb	30Mb

DRAM vs SRAM:

Di base più lente. I tempi di lettura però si riducono (<1ns) nel caso di SDRAM DDR.

Densità molto più elevata.

Consumo in generale ridotto. Dipende però dal carico di lavoro (se esiguo allora meglio SRAM CMOS, perché non hanno bisogno di refresh).

FRAM vs DRAM:

Le velocità di lettura/scrittura sono paragonabili, ma si tratta di memoria non volatile.

Il consumo di potenza è nettamente inferiore, perché non vi è la necessità di refresh!

Hanno una vita limitata.

Non volatili a confronto

	FLASH	FRAM	MRAM	PRAM	RRAM
Access Time	100ns	5ns	10ns	50ns	5ns
Write Time	100μs	10ns	50ns	500ns	5ns
Energy (/bit)	1nJ	50pJ	150pJ	5nJ	1pJ
Cycles	(W) 10^4 - 10^6	(R/W) 10^{12}	(W) 10^{16}	(W) 10^8	(R/W) 10^8
Retention	~10 yrs	~10-30 yrs	~30-50 yrs	~10 y (85°)	
Density (/mm ²)	1500Mb	100Mb	200Mb	500Mb	5Mb>50Gb
Rad-Hard	n	y	y	y	y



Le memorie E²PROM FLASH dominano attualmente il mercato, principalmente per la loro larga diffusione negli anni e per la densità elevata. Esistono comunque applicazioni dove sono più adatte e sono dunque impiegate altre tecnologie.

La ricerca mira a migliorare sempre più le caratteristiche delle nuove (e vecchie) tecnologie. Il tempo rivelerà quali sono le più promettenti!



Lettura di Memorie – es. EPROM

t_{aa} = tempo necessario per avere un dato in uscita a partire dall'istante in cui è stato fissato l'indirizzo (tempo di accesso)
(Durante il tempo di accesso l'uscita è inaffidabile)




se oe non abilitato
→ alta impedenza

es: 15 address bit → 32k celle indirizzabili
(di 8 bit ciascuna)

RAM: ciclo di Read

Lettura equivalente a quella di una EPROM



RAM: cicli di Write


t_{AS} : Address set-up time

t_W : Write pulse width

t_{DS} : Data valid to WR end

t_{DH} : Hold time

write Cycle Time



(b)



SRAM: tempi di accesso (esempio)

Cypress CY7C1079DV33 - 32-Mbit (4 M × 8) Static RAM www.cypress.com

Parameter	Description	-12		Unit
		Min	Max	
Read Cycle				
t _{power}	V _{CC} (Typical) to the First Access ^[10]	100	–	μs
t _{RC}	Read Cycle Time	12	–	ns
t _{AA}	Address to Data Valid	–	12	ns
t _{OHA}	Data Hold from Address Change	3	–	ns
t _{ACE}	$\overline{\text{CE}}$ ^[11] LOW to Data Valid	–	12	ns
t _{DOE}	$\overline{\text{OE}}$ LOW to Data Valid	–	7	ns
t _{LZOE}	$\overline{\text{OE}}$ LOW to Low Z	1	–	ns
t _{HZOE}	$\overline{\text{OE}}$ HIGH to High Z ^[12]	–	7	ns
t _{LZCE}	$\overline{\text{CE}}$ LOW to Low Z ^[11, 12]	3	–	ns
t _{HZCE}	$\overline{\text{CE}}$ HIGH LOW to High Z ^[11, 12]	–	7	ns
t _{PU}	$\overline{\text{CE}}$ LOW HIGH to Power Up ^[11, 13]	0	–	ns
t _{PD}	$\overline{\text{CE}}$ HIGH LOW to Power Down ^[11, 13]	–	12	ns
Write Cycle ^[14, 15]				
t _{WC}	Write Cycle Time	12	–	ns
t _{SCE}	$\overline{\text{CE}}$ ^[11] LOW HIGH to Write End	9	–	ns
t _{AW}	Address Setup to Write End	9	–	ns
t _{HA}	Address Hold from Write End	0	–	ns
t _{SA}	Address Setup to Write Start	0	–	ns
t _{PWE}	$\overline{\text{WE}}$ Pulse Width	9	–	ns
t _{SD}	Data Setup to Write End	7	–	ns
t _{HD}	Data Hold from Write End	0	–	ns
t _{LZWE}	$\overline{\text{WE}}$ HIGH to Low Z ^[12]	3	–	ns
t _{HZWE}	$\overline{\text{WE}}$ LOW to High Z ^[12]	–	7	ns



SRAM: tempi di accesso (esempio)


Cypress CY7C1079DV33 - 32-Mbit (4 M × 8) Static RAM www.cypress.com

Parameter	Description	-12		Unit
		Min	Max	
Read Cycle				
t _{power}	V _{CC} (Typical) to the First Access ^[10]	100	–	μs
t _{RC}	Read Cycle Time	12	–	ns
t _{AA}	Address to Data Valid	–	12	ns
t _{OHA}	Data Hold from Address Change	3	–	ns
t _{ACE}	$\overline{\text{CE}}$ ^[11] LOW to Data Valid	–	12	ns
t _{DOE}	$\overline{\text{OE}}$ LOW to Data Valid	–	7	ns
t _{LZOE}	$\overline{\text{OE}}$ LOW to Low Z	1	–	ns
t _{HZOE}	$\overline{\text{OE}}$ HIGH to High Z ^[12]	–	7	ns
t _{LZCE}	$\overline{\text{CE}}$ LOW to Low Z ^[11, 12]	3	–	ns
t _{HZCE}	$\overline{\text{CE}}$ HIGH LOW to High Z ^[11, 12]	–	7	ns
t _{PU}	$\overline{\text{CE}}$ LOW HIGH to Power Up ^[11, 13]	0	–	ns
t _{PD}	$\overline{\text{CE}}$ HIGH LOW to Power Down ^[11, 13]	–	12	ns
Write Cycle ^[14, 15]				
t _{WC}	Write Cycle Time	12	–	ns
t _{SCE}	$\overline{\text{CE}}$ ^[11] LOW HIGH to Write End	9	–	ns
t _{AW}	Address Setup to Write End	9	–	ns
t _{HA}	Address Hold from Write End	0	–	ns
t _{SA}	Address Setup to Write Start	0	–	ns
t _{PWE}	$\overline{\text{WE}}$ Pulse Width	9	–	ns
t _{SD}	Data Setup to Write End	7	–	ns
t _{HD}	Data Hold from Write End	0	–	ns
t _{LZWE}	$\overline{\text{WE}}$ HIGH to Low Z ^[12]	3	–	ns
t _{HZWE}	$\overline{\text{WE}}$ LOW to High Z ^[12]	–	7	ns



Dual-port RAM

RAM accessibile attraverso 2 porte indipendenti: è possibile fornire 2 indirizzi, accedere alle celle relative, e scrivere o leggere ciascuna delle 2, in modo assolutamente indipendente. Unica limitazione (*conflitto*): non si può scrivere nella stessa cella contemporaneamente dalle 2 porte.



Rispetto alla SRAM tradizionale:


- la logica di decodifica degli indirizzi va raddoppiata;
- la cella elementare va resa accessibile da 2 porte;
- la logica di controllo va complicata, per poter gestire i possibili conflitti.



Dual-port RAM: applicazioni

Le dual-port sono ideali nei casi in cui una memoria è condivisa tra due processori, entrambi abilitati sia in lettura che scrittura.

Esempio: RAM condivisa tra un microprocessore e un DSP





Dual-port RAM: cella elementare

*transistor
di controllo
raddoppiata*

Legenda:

L: Left


R: Right

X: riga

Y: colonna

esempio:

x_{Li} : i-esima linea di
indirizzo selezionata
dalla porta di sinistra




È simile alla corrispondente cella della SRAM classica alla quale è stata aggiunta una linea di selezione-riga (X) e raddoppiata la linea di uscita (Y)

➡ L'accesso dalle due porte può essere realmente contemporaneo ed asincrono



Dual port: architettura interna




- Ogni porta è equivalente a quella di una normale SRAM
- Da ogni porta si accede a tutta la memoria, indipendentemente dall'altra
- L'unica operazione **non ammessa è la scrittura simultanea nella stessa cella dalle due porte**: in questo caso sarebbe indeterminato il valore finale



Dual-port: piedinatura

Le linee dati, indirizzo CE, OE e R/W risultano raddoppiate rispetto alla SRAM classica


Il segnale “Busy”, se attivo, indica che la cella selezionata è attualmente “usata” dall'altra porta (in scrittura)






FIFO (First In First Out)

- Memoria ad accesso sequenziale (i dati escono nello stesso ordine con cui sono entrati).
- Può essere vista come una RAM indirizzata *sequenzialmente* sia in scrittura (WR) che in lettura (Rd) (non c'è quindi trasferimento dei dati da una cella alla successiva)
- Dopo avere indirizzato l'ultima cella, sia in Rd che in WR, viene nuovamente indirizzata la prima: è una RAM organizzata *ad anello*
- Al fine di consentire operazioni di Rd e WR simultanee, o comunque *indipendenti*, il banco RAM deve essere del tipo Doppia porta
- Non è necessario alternare un'operazione di Rd ad una di WR: basta non tentare di:
 - leggere celle mai scritte o già lette
 - scrivere in celle mai lette





FIFO: schema a blocchi



Le celle di memoria della FIFO sono identiche a quelle di una dual-port.
Per questo è possibile accedere simultaneamente da entrambe le porte.




FIFO: pedinatura essenziale

Essendo i puntatori interni a “collocare” i dati nell’ordine giusto, la FIFO non necessita dell’indirizzo.

L’interfaccia risulta molto semplificata.

Le FIFO commerciali sono identificate in termini di “Profondità”, ovvero n. di celle che compongono l’anello:

Es: CY7C419 (256x9) è profonda 256 celle, di 9 bit ciascuna





FIFO: flags di stato

FF (full flag) e EF (empty flag) segnalano lo stato di riempimento (logico*) del dispositivo

- un'eventuale tentativo di WR fallisce se FF\ è asserito
- un'eventuale tentativo di RD fallisce se EF\ è asserito

* es: EF\ risulta asserito anche quando tutte le celle scritte sono state già lette (e quindi risulta "logicamente" vuota)

