



CPLD Architecture

Prof. Stefano Ricci



UNIVERSITÀ
DEGLI STUDI
FIRENZE

DINFO
DIPARTIMENTO DI
INGEGNERIA
DELL'INFORMAZIONE

Updated 02/2025

- CPLD -


- CPLD: Complex Programmable Logic Device
- CPLDs represent the 'natural' development of the PAL
But with enhanced capacity...

	PAL	CPLD
I/O pin	~ 30	Up to 250
Cells	~ 10	Up to 1700



- CPLD architecture -

- CPLD is basically an array of interconnected PALs



alla programmabilità di ciascuna PAL viene aggiunta tutta la parte di interconnessione => posso decidere come interconnettere ingressi uscite di diverse PAL => ho bus di interconnessione configurabili

- The interconnections among PALs are programmable, i.e. the user can select which lines are routed to a specific PAL




- CPLD architecture -

la configurabilità di questi dispositivi è legata al fgmos (memoria flash) => una volta configurata una cella questa rimane anche per diverso tempo => una volta che lo accendo questo se configurato risponde subito
viceversa le fpga si basano sulle RAM => all'accensione questa è azzerata e dunque necessità di una fase di caricamento dei dati => "ha bisogno di un po' di tempo per accendersi"
=> per cui l'utilizzo dei due dispositivi cambia a seconda dei requisiti


- Esempio commerciale: Famiglia MAX3000 di Altera
- Tecnologia 0.3 um
- Basata su memoria Flash

- MAX 3000 CPLD - Architettura



- MAX 3000 CPLD - Macrocella

matrice di and-or (ingressi dal basso)
con connessioni configurabili (sempre tramite fgmos)




36 fili dal PIA comuni a tutte le macrocelle

- MAX 3000 CPLD – Shareable Expanders


foto riprese dal datasheet del dispositivo

Shareable expanders can be shared by any or all macrocells in an LAB.




16 fili => una per macrocella
=> a questi posso aggiungere un termine prodotto negato
=> utilizzato come ingresso per le funzioni somma-prodotto

- MAX 3000 CPLD – Parallel Expander




- MAX 3000 CPLD – I/O Blocks



- Timing MAX 3000 CPLD – Timing model

nei cpld c'è da preoccuparsi
delle temporizzazioni... non è
come nel caso dei microcontrollori

fare codice per cpld deve tener conto di queste =>
altrimenti non ho sicurezza di avere codice funzionante e
affidabile => altrimenti dipende dal caso...



software fa in modo automatico i calcoli per il modello di temporizzazione => usando tutte le info riguardanti i ritardi dei vari componenti

➤ For details and examples see «TimingMax7000.pdf» in moodle

evidenziato il percorso che facciamo nel caso in cui si percorre tutti i passi per cui si vuole riportare in uscita l'ingresso inserito (caso in cui non aggiungo nessuna funzione => ho solo funzione identità)

Table 17. EPM3032A Internal Timing Parameters (Part 1 of 2) *Note (1)*

Symbol	Parameter	Conditions la scelta dei "tratti" dipende dal tipo di CPLD con cui si ha a che fare	Speed Grade						Unit ovviamente i più veloci vanno a prezzi + alti (sono tutte garantite funzionanti)
			-4		-7		-10		
			Min	Max	Min	Max	Min	Max	
t_{IN}	Input pad and buffer delay			0.7		1.2		1.5	ns
t_{IO}	I/O input pad and buffer delay			0.7		1.2		1.5	ns
t_{SEXP}	Shared expander delay			1.9		3.1		4.0	ns
t_{PEXP}	Parallel expander delay			0.5		0.8		1.0	ns
t_{LAD}	Logic array delay			1.5		2.5		3.3	ns
t_{LAC}	Logic control array delay			0.6		1.0		1.2	ns
t_{IOE}	Internal output enable delay			0.0		0.0		0.0	ns
t_{OD1}	Output buffer and pad delay, slow slew rate = off $V_{CCIO} = 3.3\text{ V}$	$C1 = 35\text{ pF}$ ocho cambia alimentazione!		0.8		1.3		1.8	ns
t_{OD2}	Output buffer and pad delay, slow slew rate = off $V_{CCIO} = 2.5\text{ V}$	$C1 = 35\text{ pF}$ abbassando aliment. => + lento		1.3		1.8		2.3	ns
t_{OD3}	Output buffer and pad delay, slow slew rate = on $V_{CCIO} = 2.5\text{ V or }3.3\text{ V}$	$C1 = 35\text{ pF}$ qui invece aggiungo		5.8		6.3		6.8	ns

ovviamente i più veloci vanno a prezzi + alti (sono tutte garantite funzionanti)

t_{ZX1}	Output buffer enable delay, slow slew rate = off $V_{CCIO} = 3.3\text{ V}$	$C1 = 35\text{ pF}$		4.0		4.0		5.0	ns
t_{ZX2}	Output buffer enable delay, slow slew rate = off $V_{CCIO} = 2.5\text{ V}$	$C1 = 35\text{ pF}$		4.5		4.5		5.5	ns
t_{ZX3}	Output buffer enable delay, slow slew rate = on $V_{CCIO} = 2.5\text{ V or } 3.3\text{ V}$	$C1 = 35\text{ pF}$		9.0		9.0		10.0	ns
t_{XZ}	Output buffer disable delay	$C1 = 5\text{ pF}$		4.0		4.0		5.0	ns
t_{SU}	Register setup time tempo di setup per il reg.		1.3		2.0		2.8		ns
t_H	Register hold time		0.6		1.0		1.3		ns
t_{RD}	Register delay tcq			0.7		1.2		1.5	ns
t_{COMB}	Combinatorial delay			0.6		1.0		1.3	ns
t_{IC}	Array clock delay			1.2		2.0		2.5	ns
t_{EN}	Register enable time			0.6		1.0		1.2	ns
t_{GLOB}	Global control delay			0.8		1.3		1.9	ns
t_{PRE}	Register preset time			1.2		1.9		2.6	ns
t_{CLR}	Register clear time			1.2		1.9		2.6	ns
t_{PIA}	PIA delay	(2)		0.9		1.5		2.1	ns
t_{LPA}	Low-power adder	(5)		2.5		4.0		5.0	ns

- MAX 3000 CPLD -

Table 1. MAX 3000A Device Features

Feature	EPM3032A	EPM3064A	EPM3128A	EPM3256A	EPM3512A
Usable gates	600	1,250	2,500	5,000	10,000
Macrocells	32	64	128	256	512
Logic array blocks	2	4	8	16	32
Maximum user I/O pins	34	66	98	161	208
t_{PD} (ns)	4.5	4.5	5.0	7.5	7.5
t_{SU} (ns)	2.9	2.8	3.3	5.2	5.6
t_{CO1} (ns)	3.0	3.1	3.4	4.8	4.7
f_{CNT} (MHz)	227.3	222.2	192.3	126.6	116.3

riassumendo => avendo in input tutti i tempi mi posso calcolare (in modo automatico) tutti i tempi per i possibili percorsi => e avere così un diagramma di temporizzazioni (notare temporizzazioni indipendenti dal percorso => ovvero ad esempio il tempo di PIA è esattamente lo stesso qualsiasi sia il punto di ingresso oppure di uscita) => questo solo nel caso però di CPLD con abbastanza pochi elementi... altrimenti perdo indipendenza del percorso nel calcolo delle temporizzazioni (caso delle FPGA)



- Examples -

per capire la frequenza massima del circuito guardo il percorso che facciamo seguendo: un registro (tcq) - il tempo di delay per il calcolo della funzione (tpia+tlad) + tempo per setup del registro (tsu) => una volta ottenuto dunque si prende il reciproco
Evaluation of set-up, hold and Ck-to-Q time Tsuf, Thf, Tcqf at FPGA level when Tdd, Tdc, Tdq are the internal data and clock delays
ad esempio per tempo (minimo) di 9,7 ns si ottiene una freq massima di circa 100 mega hz

$$Tsuf = Tsu + Tdd - Tdc$$

$$Thf = Th - Tdd + Tdc$$

$$Tcqf = Tdc + Tcq + Tdq$$



➤ For more examples see «TimingMax7000.pdf» in moodle

- MAX 3000 CPLD -

Table 3. MAX 3000A Maximum User I/O Pins

Device	44-Pin PLCC	44-Pin TQFP	100-Pin TQFP	144-Pin TQFP	208-Pin PQFP	256-Pin FineLine BGA
EPM3032A	34	34				
EPM3064A	34	34	66			
EPM3128A			80	96		98
EPM3256A				116	158	161
EPM3512A					172	208

