


План лекции

Процессор


- 1. Элементы процессора. Аппаратный уровень. Операционные устройства.**
- 2. Устройство управления. Микропрограммный автомат. Микропрограмма.**
- 3. Процессор Intel 8086. Сегментная организация памяти.**
- 4. Команды. Кодирование команд.**
- 5. Подпрограммы.**

Элементы процессора

- Дешифратор команд
- Операционные устройства (Арифметико - логическое устройство (АЛУ))
- Устройство управления
- Регистры
- Транслятор адресов операндов
- Шины



Типичный микропроцессор



В 1971 году появился первый микропроцессор Intel 4004. Он обладал такой же вычислительной мощностью, что и ENIAC. Но стоил всего 200 долларов. Вмещал 2.300 транзисторов на кристалле размерами не больше ногтя и потреблял несколько десятков ватт. Его тактовая частота равнялась 108 КГц.

Операционные устройства

- целочисленной арифметики
- логических операций
- операций сдвига
- десятичной арифметики
- чисел с плавающей запятой
- графических операций ...


Структурный базис - набор элементов, на основе которых строятся структуры операционных устройств.

- **регистры** - обеспечивают хранение слов данных;
- **шины** - связывают регистры и предназначены для передачи слов данных;
- **комбинационные схемы** - реализуют вычисления по управляющим сигналам от устройства управления .


Операционные устройства. Регистры

Регистр - линейка триггеров, имеющих входы для изменения состояния, которое влияет на выходы. Регистры могут быть:

- программно-видимые явно
- видимые косвенно, такие как "теневые" регистры дескрипторов сегментов
- внутренние для специальных целей, например регистр адреса памяти и регистр данных для обмена с памятью, про них по крайней мере известно, для чего они...
- внутренние для хранения внутренних промежуточных результатов...





Простейший мультиплексор



Операционные устройства. АЛУ


АЛУ - комбинационная схема, (т.е. она не содержит внутри элементов памяти), принимающая на два входа два операнда (например одержимые двух регистров) и формирующая на выходе результат операции.




АЛУ. Принципиальная схема.

Состав

- Логическое устройство
- Полный сумматор
- Декодер операции




Восьмиразрядное АЛУ.




Простейшие операционные устройства



Пересылка `mov R1,R2`



Сдвиг `rol R0`




Сложение `add R0, R1.`




Как связать операционные устройства с шиной ?

The data path of a typical Von Neumann machine.




Операционное устройство с магистральной структурой




Магистральное операционное устройство

ОПБ - операционный блок


Типы операционных устройств с магистральной структурой



Трехмагистральное ОПУ



Двухмагистральное ОПУ




Одномагистральное ОПУ

Функции устройства управления

Устройство управления ЭВМ реализует функции управления ходом вычислительного процесса, обеспечивая автоматическое выполнение команд программы.

- формирует необходимые управляющие сигналы для выборки очередной команды из ОЗУ,
- дешифрации кода операции,
- формирование адресов операндов,
- выборки операндов из ОЗУ,
- передача операндов в операционное устройство,
- выполнение операций операционным устройством,
- передача результата из операционного устройства в ОЗУ,
- инициирование операции ввода/вывода,
- организация реакции процессора на запросы прерывания.

Устройство управления. Микропрограммный автомат



Модель устройства управления

Микрооперация - элементарные действия, выполняемые в течение одного такта сигналов синхронизации.

Микрокоманда - совокупность одновременно выполняемых микроопераций.

Микропрограмма - последовательность микрокоманд, определяющая порядок реализации машинного цикла.

Состав устройства управления

Состав управляющей части УУ (на основе декодирования команды вырабатывает определенную последовательность микрокоманд):

- регистр команды,
- микропрограммный автомат (+ дешифратор команд),
- узел прерываний и приоритетов.


Состав адресной части УУ (обеспечивает формирование адресов команд и адресов операндов в основной памяти):

- операционный узел устройства управления,
- регистр адреса,
- счетчик команд.

Микропрограммный автомат с жесткой логикой.

- Выходные сигналы управления реализуются за счет однажды соединенных логических схем.
- Код операций (КОП), определяет какие сигналы управления и в какой последовательности должны формироваться.
- Сигналы управления, по которым выполняется микрооперация, вырабатываются в строго определенные моменты времени, “привязаны” к импульсам синхронизации.
- Счетчик тактов сбрасывается (устанавливается в состояние T_1) по окончании цикла очередной команды.
- Цикл команды может потребовать разного количества тактов. На каждом такте вырабатывается своя микрокоманда, состоящая из нескольких сигналов управления.
- Дополнительным фактором, влияющим на выработку сигналов управления, являются флаги.

Схема микропрограммного автомата с жесткой логикой




Микропрограммный автомат с жесткой логикой

Микропрограммный автомат с программируемой логикой.

•Идею микропрограммирования сигналов управления предложил в 1951 г. Морис Уилкс (Кембриджский университет, Британия). ЭВМ стала иметь три уровня выполнения команд: между командами и сигналами управления появилась микропрограмма. Команда ЭВМ интерпретировалась в микропрограмму. Аппаратное обеспечение должно было выполнять только микропрограммы с ограниченным набором микрокоманд, отсюда существенно уменьшались аппаратные затраты.

- Отличительной особенностью является наличие памяти микропрограмм.
- Каждой команде соответствует микропрограмма.
- К 70-м годам идея о том, что написанная программа сначала должна интерпретироваться микропрограммами, стала преобладающей. Однако в современных процессорах, когда аппаратные затраты стали менее существенны, отказались от идеи микропрограммирования, так как она стала сдерживать рост производительности.

Микропрограммный автомат с программируемой логикой.



Пример процессора с тремя шинами и его микропрограммирования

Микрокоманда GATE

1	0	0	1	1		1	1	1	0	0	1
---	---	---	---	---	-------	---	---	---	---	---	---

Биты соответствуют стробам (вентилям)

Признак GATE

Микрокоманда TEST

Адрес	0/1	000...010...000	N регистра	0
-------	-----	-----------------	------------	---


На какой адрес микрокода перейти

В


Какой бит проверить на = В
(только один бит д.б.=1)

В каком регистре

Признак TEST



Пример процессора с тремя шинами



Процессор с тремя внутренними шинами

	Вент1	Вент2	Вент3	Вент4	Вент5	Вент6	Вент7	Вент8	Вент9	Вент10
add1:	0	0	1	0	0	1	0	0	0	0
	0	0	0	0	0	0	1	0	0	0
add2:	0	0	1	0	0	1	0	0	0	0
	0	0	0	0	0	0	0	1	0	0
not r1:	1	0	0	1	0	0	0	0	1	1
	0	0	0	0	0	0	1	0	0	0

Команды


Важную роль в выборе архитектуры системы команд играет ответ на вопрос о том, где могут храниться операнды и каким образом к ним осуществляется доступ. С этих позиций различают следующие виды архитектур системы команд:

- **стековую;**
- **аккумуляторную;**
- **регистровую;**
- **с выделенным доступом к памяти.**

Стековая архитектура

Стек - память, состоящая из взаимосвязанных ячеек, взаимодействующих по принципу “последним вошел, первым вышел” (LIFO, Last In First Out).

Для работы со стеком предусмотрены две операции: push (проталкивание данных в стек) и pop (выталкивание данных из стека). Запись возможна только в верхнюю ячейку стека.




Механизм стеков снижает издержки на адресацию.

При стековой организации все данные идентифицируются вершиной стека.

Стековая архитектура


При описании вычислений с использованием стека обычно используется иная форма записи математических выражений, известная как обратная польская запись (обратная польская нотация), которую предложил польский математик Я. Лукашевич. Особенность ее в том, что в выражении отсутствуют скобки, а знак операции располагается не между операндами, а следует за ними (постфиксная форма). Последовательность операций определяется их приоритетами. Выражение $a = a + b + a \times c$ в постфиксной форме будет записано в виде: $a = a b + a c \times +$.



Аккумуляторная архитектура

Аккумулятор - регистр для хранения результата и одного из операндов арифметической или логической операции в процессоре.

Для выполнения операции в АЛУ производится считывание одного из операндов из памяти в регистр данных. Второй операнд находится в аккумуляторе. Выходы регистра данных и аккумулятора подключаются к соответствующим входам АЛУ. По окончании предписанной операции результат с выхода АЛУ заносится в аккумулятор.



Аккумуляторная архитектура 2

Для загрузки в аккумулятор содержимого ячейки x предусмотрена команда загрузки *load* x .


Запись содержимого аккумулятора в ячейку x осуществляется командой сохранения *store* x .

Достоинствами аккумуляторной АСК можно считать короткие команды и простоту декодирования команд. Однако наличие всего одного регистра порождает многократные обращения к основной памяти.

Регистровая архитектура

Процессор включает в себя массив регистров (регистровый файл), известных как регистры общего назначения (РОН). Эти регистры, в каком-то смысле, можно рассматривать как явно управляемый КЭШ для хранения недавно использовавшихся данных.

Размер регистров обычно фиксирован и совпадает с размером машинного слова. К любому регистру можно обратиться, указав его номер.



Регистровая архитектура

Количество РОН в архитектурах типа CISC обычно невелико. RISC-архитектура предполагает использование существенно большего числа РОН (до нескольких сотен).

Регистровая архитектура допускает расположение операндов в одной из двух запоминающих сред: основной памяти или регистрах. Выделяют три подвида команд обработки: регистр-регистр; регистр-память; память-память.

Достоинства регистровых АСК : компактность получаемого кода, высокую скорость вычислений за счет замены обращений к памяти на обращения к регистрам. С другой стороны, данная архитектура требует более длинных инструкций по сравнению с аккумуляторной архитектурой.

Архитектура с выделенным доступом к памяти

В архитектуре с выделенным доступом к памяти обращение к основной памяти возможно только с помощью двух специальных команд: *load* и *store*. По команде *load* информация считывается из ячейки памяти в регистр процессора. Запись из регистра в память происходит по команде *store*.

Операнды во всех командах обработки могут находиться только в регистрах процессора (в регистрах общего назначения). Результат операции также заносится в регистр.

В архитектуре отсутствуют команды обработки, допускающие прямое обращение к основной памяти.

АСК с выделенным доступом к памяти характерна для всех вычислительных машин с RISC-архитектурой. Команды в таких ЭВМ, как правило, имеют длину 32 бита и трехадресный формат. Примеры процессоров: Sun SPARC, MIPS R10000, DEC Alpha, PowerPC и др.

Команды




Конфигурируемые процессоры Xtensa фирмы Tensilica


Средство разработки Xenergy компании Tensilica является первым инструментом САПР, которое позволяет реально оценить влияние различных конфигураций процессора на суммарное потребление энергии. В то время как большинство инструментов разработки ориентировано на улучшение производительности и создание программного кода оптимального размера, Xenergy позволяет построить более эффективную с точки зрения потребляемой энергии конфигурацию подсистемы «процессор—память».

Xenergy может быть использован разработчиками для выполнения прикладных программ на процессорах Xtensa или Diamond Standard компании Tensilica с различными конфигурациями ядер, а также для оценки мощности, рассеиваемой процессором, кэш- и локальной памятью, связанной с ядром процессора.

Разработчик может модифицировать конфигурацию процессора, добавить расширения команд, регистровые файлы или специализированные программные модули, а также оптимизировать прикладной код с целью снижения общей мощности, потребляемой процессором и памятью.



Регистр флагов процессора 8086



CF (Carry Flag) - флаг переноса;

PF (Parity Flag) - флаг четности;

AF (Auxiliary Carry Flag) - флаг вспомогательного переноса;

ZF (Zero Flag) - флаг нуля;

SF (Sign Flag) - флаг знака;




TF (Trap Flag) - флаг прерывания для отладки

IF (Interrupt-Enable Flag) - флаг разрешения прерывания;

DF (Direction Flag) - флаг направления цепочечных команд

OF (Overflow Flag) - флаг переполнения.

Конвейер. Организация памяти. Сегментация




cs - p-p сегмента кода

ds - p-p сегмента данных

ss - p-p сегмента стека

es - p-p сегмента дополн.

Полный адрес - ds:bx; 0xb800:0



Для операций с адресами используются команды: Модели организации памяти:

int iA; int far *pA=&iA;

lea bx, iA; les bx, pA

Tiny, Small, Medium, Compact

Large, Huge

Форматы команд

- 1)

КОП	w	reg		Данные	Данные 16
------------	----------	------------	--	---------------	------------------

 Операнд в регистр

- 2)

КОП	s	w	ПостбайтО	Данные	Данные 16
------------	----------	----------	------------------	---------------	------------------

- 3)

КОП	d	w	Постбайт	Смещение	Смещен.16
------------	----------	----------	-----------------	-----------------	------------------

- 4)

КОП	w	Мл.байт адр	Ст.байт адр.
------------	----------	--------------------	---------------------

 Кор.форм. прям. адресация

- 5)

КОП	v	w	Постбайт
------------	----------	----------	-----------------

 Сдвиги

- 6)

КОП	Условие	Смещение
------------	----------------	-----------------

 Условн.переход

- 7)

КОП

 Неявн. адес. и управл.

- 8)

КОП	Порт
------------	-------------

 Ввод-вывод из порта

Особенности команд процессора i8086

Семейство процессоров x86 принято относить к классу процессоров CISC (Complicated Instruction Set Computer – с усложненным набором команд).

Общее количество команд в наборе:

целочисленные	- 210
плавающей точки	- 85
MMX	- 57
MMX Pentium III	- 16
<u>XMM</u>	<u>- 70</u>
Всего:	- 538

- Базовая структура основных команд обработки – двухоперандная, один из операндов всегда располагается в регистре процессора, второй может находиться в регистре либо в памяти, причем операнд-приемник может быть как в регистре, так и в памяти.
- Длина команды может лежать в пределах от 1 до 15 байтов
- Форматы кодирования усложнены, в них исключений не меньше, чем правил
- Используются сложные многокомпонентные способы адресации.
- Структуру регистровой модели, набора команд и способов адресации нельзя назвать вполне ортогональной: многие команды, регистры в сильной степени специализированы.
- Команды пересылки не изменяют содержимого признаков.