UNITRA

Układy 4096-bitowych pamięci statycznych ROM mają następujące cechy:

- trójstanowe wyjścia danych,
- możliwość pełnej współpracy z układami TTL,
- dwa wejścia wyboru układu CS₁, CS₂ pozwalające na współpracę do 4 pamięci w jednym systemie,
- wejście zezwolenia odczytu adresu umożliwia pracę synchroniczna.


W wersjach standardowych i na zamówienie zawartość matrycy pamięci i kod sygnaków CS, i CS, programowane są maską przez producenta i oznaczane dwuliterowym kodem /w miejscu liter XX/


MCY 7304NXX

Pamieć statyczna ROM 8 x 512 bitów

LSI NMOS Bramka krzemowa

Obudowa CE 73





Blokowy schemat wewnętrzny

Parametry dopuszczalne

Oznaczenie			Wartość		
	Na zwa	Jedn.	min	max	
u _{DD}	Napięcie zasilania		-0,5	7	
u _w	Napięcie na pozostałych wyprowadzeniach	v	-0,5	7	
P _D	Moc rozpraszana	w		1	
^t amb	Temperatura otoczenia w czasie pracy	` °c	0	+70	
^t stg	Temperatura przechowywania	°c	-4 0	+125	

Parametry charakterystyczne statyczne

$$/U_{SS} = 0 V, t_{amb} = +25^{\circ}C/$$

Oznaczenie	Na zwa	Jedn.	Wartość		Warunki pomiaru	
			min	mex	TOTALL POBLETA	
u _{DD}	Napięcie zasilania	v	4,75	5,25		
uIH	Napięcie wejściowe w stanie wysokim	V	2			
UIL	Napięcie wejściowe w stanie niskim	v		0,8		
III	Prąd upływności wejść	ALL	4	10	U _I = 0 - 5,25 V wejścia razem	
п ^{он}	Napięcie wyjściowe w stanie wysokim	v	2,4	:	I _{OH} = -200 µA	
OL	Napięcie wyjściowe w stanie niskim	V		0,4	I _{OL} = 2,4 mA	
IDD	Prąd zasilania	mA		50	U _I = U _{DD} = 5,25 V wyjścia otwarte	

Parametry charakterystyczne pojemności /U_{SS} = 0 V; t_{amb} = +25°c/


Oznaczenie	Na zwa	Jedn.	Wartość	Warunki pomiaru	
		0002.	max		
c _I	Pojemność wejściowa	pF	6		
c _o	Pojemność wyjściowa	p₹	10	f = 1 MHs	

Parametry charakterystyczne dynamiczne

/obciążenie:1,5 bramki TTL i pojemność 100 pF/

0			Wartość		
Oznaczenie	Na zwa	Jedn.	min	max	
Praca s	ynchroniczna				
t _{RC}	Czas cyklu odczytu	ns	700		
t _A	Czas dostępu względem adresu	ns		500	
t _{WE}	Czas trwania impulsu zezwolenia odczytu adresu	ns	500		
^t SA	Czas ustalenia adresu	ns	0	50	
t _{DA}	Czas zanikania adresu	ns		20	
‡ OH	Czas przetrzymywania danych na wyjściach po zezwoleniu odczytu adresu	ns	20		
Praca a	synchroniczna				
t _{RC}	Czas cyklu odczytu	ns	500		
^t A	Czas dostępu względem adresu	ns	·	500	
^t OHA	Czas przetrzymywania danych na wyjściach po zmianie adresu	ns	20		
Praca s	ynchroniczna i asynchroniczna			*	
^t co	Czas dostępu względem zezwo- lenia wyjścia danych	ns		300	
t _{otd}	Czas opóźnienia stanu nieakty- wnego wyjść względem zakazu wyjścia danych	ns		300	

Definicje parametrów dynamicznych




Układ MCY 7304NXX jest wykonywany w czterech wersjach /MCY 7304NAA, MCY 7304NAB, MCY 7304NAD/ odpowiadających generatorom znaków alfanumerycznych.


Znaki rozmieszczone są w matrycy 5 x7 w układzie odczytu poziomego /wyprowadzenie wiersza, typowe zastosowanie – monitory ekranowe/.

Sześć linii adresowych $/A_3 \div A_8/$ określa kod znaku, trzy najmłodsze $/A_0 + A_2/$ numer wyświetlanego wiersza.


A 2	Α1	A _O	004	DO3	DO ₂	DO 1	000
0	0	٥					
0	0	1					
0	1	0					
0	1	1					
1	0	0					
1	0	1					
1	1	0					
U	1	1					

Rysunek przedstawiający zawartość pamięci MCY 7304NAA






Rysunek przedstawiający zawartość pamięci MCY 7304NAB



Rysunek przedstawiający zawartość pamięci MCY 7304NAC



Rysunek przedstawiający zawartość pamięci MCY 73 04NAD