

Proyecto 5:

Sintetizador de ECG Analógico Modular

Documentación

Electrónica Análoga III

Grupo:

Brayan Esteban Pinzon Lozano
20241219329

Lizeth Ginary Bonilla Chinchilla
20222207521

Juan Andrés Urrea Cediel
20241223061

Julián David Silva Escobar
20211195428

Reynaldo Medina Cabrera
20241221327

Asesor Académico:

Ing. Julián Adolfo Ramírez Gutiérrez

1 de junio de 2026

Índice General

1. Presentación de Información del Proyecto y Objetivos	2
1.1. Objetivos Estratégicos	2
2. Resultados Finales y Arquitectura del Sistema	2
2.1. Base de Tiempo y Decodificación de Ventanas	2
2.2. Procesamiento de Ondas P y T (Domas Sinusoidales)	2
2.3. Procesamiento del Complejo QRS (Triangulares Rápidas)	3
2.4. Consolidación de Señal y Simulación de Patologías	5
3. Evolución y Resolución de Errores	7

1. Presentación de Información del Proyecto y Objetivos

Este documento técnico consolida el diseño, simulación e implementación física de un Sintetizador de Señales Electrocardiográficas (ECG) calibrado a 60 BPM. El sistema ha sido construido empleando estrictamente topologías de electrónica analógica, demostrando un alto dominio de circuitos lineales y no lineales, sin la intervención de microcontroladores ni sistemas digitales embebidos.

1.1. Objetivos Estratégicos

- **Generación de Base de Tiempo:** Implementar un generador de rampa cíclica autónomo mediante integración y disparo por histéresis.
- **Mapeo Voltométrico:** Segmentar el ciclo cardíaco fisiológico (P, Q, R, S, T) empleando comparadores de ventana de alta impedancia para la traducción de tiempos a voltajes.
- **Síntesis Morfológica:** Acondicionar las bioseñales mediante filtros Sallen-Key con aproximación Bessel-Thompson e integradores limitados (*clamped integrators*).
- **Diagnóstico Clínico Analógico:** Incorporar conmutación física en tiempo real para emular tres patologías cardíacas: Fibrilación Auricular, Hipertrofia Ventricular e Isquemia Miocárdica.

2. Resultados Finales y Arquitectura del Sistema

El sistema se estructuró de manera modular secuencial, garantizando un absoluto control analítico sobre la temporización de la señal y el acople correcto de impedancias entre las etapas. A continuación, se detalla el diseño de hardware y la justificación matemática de cada bloque.

2.1. Base de Tiempo y Decodificación de Ventanas

El reloj maestro del sistema es un generador de rampa cíclica que alcanza los 10 V. Esta etapa inicia con un circuito integrador, regido por la ecuación $V_{out}(t) = -\frac{1}{RC} \int V_{in} dt$. Al ser un integrador inversor, se requiere un voltaje de entrada negativo constante para producir una rampa con pendiente positiva. A través de un divisor de tensión alimentado a -15 V, se fijó $V_{in} = -0,66$ V, logrando (mediante la selección adecuada del capacitor) que la rampa alcance los 10 V exactamente en 1 s (frecuencia estricta de 1 Hz, 60 BPM).

Posteriormente, la señal del integrador ingresa a la entrada no inversora de un comparador de umbral con histéresis (Gatillo Schmitt), cuya entrada inversora está referenciada a 10 V. Cuando la rampa alcanza este límite de diseño, el comparador conmuta. Su salida atraviesa un diodo 1N4148 (con el cátodo apuntando hacia la siguiente etapa) diseñado para acoplar el pulso directamente hacia la compuerta de un MOSFET 2N7000. Al recibir el disparo, este MOSFET actúa como interruptor y descarga abruptamente el capacitor del integrador, reiniciando el ciclo temporal a 0 V.

La rampa generada se inyecta en un banco de comparadores de ventana que dictan los rangos de encendido de todas las subondas. Dado que estos comparadores entregan un pulso en lógica negativa (se activan en bajo), la salida de cada uno ataca a un transistor MOSFET configurado como inversor lógico, convirtiendo el disparo a un pulso de lógica positiva necesario para la síntesis de señal.

2.2. Procesamiento de Ondas P y T (Domos Sinusoidales)

Para las ondas P (ventana de 3.6 a 4.4 V) y T (ventana de 7.2 a 10 V), el pulso cuadrado de lógica positiva saliente del MOSFET inversor cruza un divisor de tensión que permite regular y

calibrar la amplitud fisiológica de la onda. A continuación, la señal ingresa a un filtro pasabajas Sallen-Key con aproximación matemática Bessel-Thompson para dar forma a los domos.

Decisión de Diseño del Filtro: Para evitar deformaciones por sobreimpulso (*ringing*), la aproximación de Bessel exige un factor de calidad $Q \approx 0,55$, garantizando un retraso de grupo constante. En un filtro Sallen-Key de ganancia unitaria con resistencias iguales ($R_1 = R_2$), el factor de calidad está dado por la ecuación:

$$Q = \frac{1}{2} \sqrt{\frac{C_1}{C_2}} \quad (1)$$

Para cumplir la condición $Q = 0,55$, se despeja la relación capacitiva:

$$0,55 = \frac{1}{2} \sqrt{\frac{C_1}{C_2}} \Rightarrow 1,1 = \sqrt{\frac{C_1}{C_2}} \Rightarrow \frac{C_1}{C_2} = 1,21 \quad (2)$$

De esta ecuación se deduce la regla de diseño implementada: para lograr el comportamiento Bessel-Thompson, el capacitor C_1 debe ser aproximadamente un **20 % mayor** que el capacitor C_2 . Esto genera domos de fase lineal curvos, perfectos morfológicamente.



Figura 1: Respuesta morfológica curva en filtros Bessel-Thompson.

2.3. Procesamiento del Complejo QRS (Triangulares Rápidas)

Los pulsos en alto de las ventanas correspondientes ingresan a integradores limitados (*clamped integrators*) alimentados a 15 V.

- **Ondas Q y S:** Generan una rampa triangular negativa. La simetría matemática del triángulo de bajada y subida se asegura definiendo estrictamente en el diseño físico que $R_{in} = 0,5 \cdot R_{bias}$.
- **Onda R:** Emplea la misma configuración de las subondas anteriores, antecedida por un amplificador operacional inversor de ganancia unitaria que polariza positivamente la rampa resultante para generar el pico alto característico de este complejo.




Figura 2: Geometría triangular simétrica de alta velocidad.

2.4. Consolidación de Señal y Simulación de Patologías

Para neutralizar la destrucción de ganancia por efecto de carga, cada subonda pasa por un divisor de tensión y luego atraviesa un **Buffer (seguidor de tensión)** aislado.

Todas las señales puras convergen en un único circuito sumador inversor, el cual obedece a la ecuación:

$$V_{sum} = -R_f \left(\frac{V_P}{R_{in_P}} + \frac{V_Q}{R_{in_Q}} + \frac{V_R}{R_{in_R}} + \frac{V_S}{R_{in_S}} + \frac{V_T}{R_{in_T}} \right) \quad (3)$$

Como decisión de diseño fundamental para balancear el sistema, se determinó que tanto la resistencia de realimentación (R_f) como las resistencias de entrada de cada canal (R_{in}) tuvieran un valor idéntico de 100 k Ω . Esto asegura una ganancia unitaria balanceada ($A_v = -1$) para todas las subondas y provee una impedancia de entrada sumamente alta que protege a los Buffers previos de variaciones de corriente. Finalmente, dado que el sumador invierte la señal, el sistema culmina en un inversor de ganancia unitaria para normalizar la salida y obtener el trazo con la polaridad del ritmo sinusal.

Emulación de Anomalías Fisiológicas: El sistema permite alterar la morfología en tiempo real mediante manipulaciones de la red resistiva y conmutaciones físicas. A continuación se presentan las patologías emuladas y sus respectivos oscilogramas.

1. **Fibrilación Auricular:** Un switch suprime el ingreso de la rampa en la entrada del comparador de la onda P, eliminando el pulso por completo.




Figura 3: Oscilograma de Fibrilación Auricular (Ausencia de P).

2. **Hipertrofia Ventricular:** Un potenciómetro ajusta la resistencia inferior del divisor de tensión (pre-Buffer), elevando a voluntad la amplitud y severidad de la onda R.



Figura 4: Oscilograma de Hipertrofia Ventricular (Sobreelevación).

3. **Isquemia Miocárdica:** Un conmutador inserta un Op-Amp inversor ($G = -1$) a la salida exclusiva de la onda T, invirtiendo clínicamente su fase de repolarización.




Figura 5: Oscilograma de Isquemia Miocárdica (Onda T invertida).




Figura 6: Trazo completo del ECG sintetizado a un ritmo de 60 BPM.

3. Evolución y Resolución de Errores

El diseño exigió un exhaustivo análisis analítico frente a obstáculos severos de hardware propios del prototipado:

- **Oscilaciones residuales (Ringing):** Las topologías clásicas de filtrado deformaban las ondas P y T con sobreimpulsos en los flancos de subida. El problema se superó evolucionando matemáticamente a una transferencia tipo Bessel, garantizando un retraso de grupo constante sin picos destructivos.

- **Atenuación severa por Efecto de Carga:** Conectar los divisores resistivos de calibración directamente a la etapa del sumador alteraba las ecuaciones de ganancia por la modificación de la impedancia equivalente Thevenin. Esta falla arquitectónica se solucionó magistralmente implementando la red individual de Buffers de aislamiento para cada canal previo a la suma y garantizando resistencias de 100 k Ω en la etapa final de suma.