دانشگاه بوعلی سینا
Bu-Ali Sina University

دستورکار پروژه پایانی درس طراحی سیستم‌های دیجیتال

موضوع

طراحی و شبیه‌سازی یک شتاب‌دهنده سخت‌افزاری برای یک شبکه عصبی چندلایه پرسپترون (MLP)

استاد درس

دکتر عبدلی

تابستان ۱۴۰۵

۱. مقدمه و اهداف پروژه

امروزه شتاب‌دهنده‌های سخت‌افزاری نقش کلیدی در توسعه و اجرای سیستم‌های هوش مصنوعی ایفا می‌کنند. هدف این پروژه، آشنایی عملی دانشجویان با فرآیند طراحی شتاب‌دهنده‌های سخت‌افزاری برای شبکه‌های عصبی عمیق با استفاده از زبان توصیف سخت‌افزار VHDL است.

در این پروژه، شما ابتدا یک شبکه عصبی ساده را در سطح نرم‌افزار (به کمک پایتون) آموزش داده، سپس پارامترهای آن (وزن‌ها و بایاس‌ها) را استخراج کرده و در نهایت معماری سخت‌افزاری آن را در VHDL پیاده‌سازی و شبیه‌سازی خواهید کرد.

۲. فازهای پروژه

فاز ۱: آموزش نرم‌افزاری و آماده‌سازی داده‌ها (پایتون)

در این مرحله باید یک شبکه عصبی ساده از نوع پرسپترون چندلایه (MLP) را پیاده‌سازی و آموزش دهید.

- **دیتاست پیشنهادی:** دیتاست MNIST (تشخیص ارقام دست‌نویس).
- **ساختار شبکه:** یک لایه ورودی، یک لایه پنهان (با تعداد نورون کم، مثلاً ۸ یا ۱۶ نورون) و یک لایه خروجی.
- **تابع فعال‌ساز لایه پنهان:** تابع ReLU:
$$f(x) = max(0, x)$$
- **خروجی این فاز:** استخراج وزن‌ها (Weights) و بایاس‌ها (Biases) به صورت فایل متنی یا هگزادسیمال.

فاز ۲: کوانتیزاسیون و تبدیل به ممیز ثابت (Fixed-Point)

از آنجا که پیاده‌سازی محاسبات ممیز شناور (Floating-point) در سخت‌افزار پیچیده و پرهزینه است، باید پارامترهای شبکه را به ممیز ثابت (Fixed-point) تبدیل کنید.

- نمایش ممیز ثابت را به صورت Q(m, n) تعریف کنید که در آن m تعداد بیت‌های بخش صحیح (شامل بیت علامت) و n تعداد بیت‌های بخش اعشاری است (مثلاً فرمت ۱۶ بیتی Q(۸, ۸)).
- داده‌های ورودی (پیکسل‌های تصویر) و وزن‌ها را کوانتیزه کرده و بررسی کنید که دقت مدل در پایتون پس از کوانتیزاسیون چقدر افت می‌کند.

فاز ۳: طراحی سخت‌افزاری در VHDL

در این فاز باید معماری شبکه عصبی را به صورت ساختاریافته در VHDL پیاده‌سازی کنید. اجزای اصلی سخت‌افزار عبارتند از:

1. **واحد ضرب و جمع انباشته (MAC - Multiply-Accumulate):** هسته اصلی هر نورون که حاصل‌ضرب ورودی‌ها در وزن‌ها را محاسبه و با هم جمع می‌کند:

$$y = \sum w_i x_i + b$$

2. **تابع فعال‌ساز (Activation Function):** پیاده‌سازی تابع ReLU در سخت‌افزار.
3. **حافظه رام (ROM) یا ثبات‌ها:** برای ذخیره‌سازی وزن‌ها و بایاس‌های استخراج‌شده در فاز ۱.
4. **واحد کنترل (Controller/FSM):** یک ماشین حالت برای مدیریت جریان داده‌ها، خواندن ورودی‌ها از حافظه، اعمال آن‌ها به نورون‌ها و ذخیره نتایج میانی در لایه‌ها.
    - جزئیات این ماشین حالت را به صورت یک fsm رسم و در گزارش تحویل قراردهید.

فاز ۴: شبیه‌سازی و اعتبارسنجی (Testbench)

- یک Testbench جامع بنویسید که چند نمونه تصویر تست را از فایل بخواند و به عنوان ورودی به موجودیت (Entity) اصلی شبکه عصبی تزریق کند.
- خروجی سخت‌افزار (تصمیم شبکه درباره کلاس تصویر ورودی) را با خروجی پایتون مقایسه کرده و صحت عملکرد مدار را تایید کنید.
- سخت‌افزار ساخته شده را از لحاظ میزان مصرف توان،تاخیر و میزان استفاده از واحدهای سخت‌افزاری (LUT,BRAM,…) بررسی کنید.

۳. بخش‌های پیشنهادی برای نمره اضافه (Bonus Sections)

دانشجویانی که به دنبال چالش‌های بزرگ‌تر و کسب نمره اضافه هستند، می‌توانند یک یا چند مورد از ویژگی‌های زیر را به پروژه خود اضافه کنند: **(تا حداکثر ۳ نمره)**

1. **پردازش موازی (Parallelization) [تا ۲+ نمره]:**

   به جای محاسبات کاملاً سریال، چندین واحد MAC را به صورت موازی قرار دهید تا نورون‌های یک لایه به طور همزمان محاسبه شوند و سرعت پردازش (Throughput) افزایش یابد.

2. **طراحی خط‌لوله‌ای (Pipelining) [تا ۱.۵+ نمره]:**

   اعمال تکنیک خط‌لوله در واحد ضرب و جمع انباشته برای افزایش فرکانس کاری مدار بر روی FPGA.

3. **دقت پویا و کوانتیزاسیون بهینه [تا ۱+ نمره]:**

   پیاده‌سازی سیستم با عرض بیت‌های مختلف (مثلاً وزن‌های ۸ بیتی و انباشت‌گر ۳۲ بیتی) جهت بهینه‌سازی مصرف منابع سخت‌افزاری (LUTها و DSPها).

4. **استفاده از حساب تقریبی [تا ۲+ نمره]:**

   از تکنیک محاسبات تقریبی (مانند ضرب یا جمع تقریبی) استفاده کنید و حاصل پروژه را از لحاظ دقت و مصرف توان با پروژه پایه مقایسه کنید

۴. ساختار گزارش نهایی پروژه

گزارش ارسالی باید به صورت یک داکیومنت علمی-مهندسی و شامل بخش‌های زیر باشد:

- **مقدمه علمی:** توضیح کوتاه درباره شبکه‌های عصبی و لزوم شتاب‌دهی سخت‌افزاری.
- **جزئیات مدل نرم‌افزاری:** مشخصات ساختار شبکه، نحوه کاهش بعد تصاویر و دقت به دست آمده در پایتون (قبل و بعد از کوانتیزاسیون).
- **طراحی سخت‌افزار:** نمودار بلوکی (Block Diagram) کل سیستم و توصیف عملکرد ماشین حالت (FSM).
- **نتایج شبیه‌سازی:** تصاویر موجی (Waveform) حاصل از شبیه‌سازی در ModelSim یا Vivado به همراه تحلیل زمان‌بندی،میزان مصرف واحدهای سخت افزاری و توان مصرفی.

۵. بارم‌بندی ارزشیابی پروژه

معیار ارزیابی	سهم از کل نمره	توضیح
آموزش و کوانتیزاسیون نرم‌افزاری	۱۵٪	کد تمیز، نحوه ذخیره‌سازی داده‌ها و گزارش افت دقت
طراحی بخش محاسباتی (نورون و MAC)	۲۵٪	پیاده‌سازی ممیز ثابت صحیح و بهینه در VHDL
ماشین حالت و کنترلر لایه‌ها	۲۵٪	طراحی بدون باگ ماشین حالت برای مدیریت کل شبکه
شبیه‌سازی و تست‌بنچ	۱۵٪	تست موفقیت‌آمیز چند تصویر و تطابق کامل با پایتون
کیفیت کدنویسی و اصول VHDL	۱۰٪	رعایت اصول سنتزپذیری، نام‌گذاری درست سیگنال‌ها و ماژولار بودن
گزارش نهایی و مستندسازی	۱۰٪	ارائه نمودار بلوکی شفاف و تحلیل مهندسی نتایج
بخش‌های نمره اضافه (Bonus)	سقف تا ۳+ نمره	بر اساس کیفیت و پیچیدگی پیاده‌سازی آپشن‌های بخش ۳

۶.نکات مهم

- اعضا گروه‌ها میتوانند بین ۱ تا ۳ نفر باشند
- تسلط همه اعضای گروه به همه بخش‌ها الزامی است
- لازمه کسب نمره بخش‌های نمره اضافه، ابتدا انجام کامل بخش‌های اجباری است
- **نکته بسیار مهم:** میزان تسلط شما به بخش‌های انجام شده باید به گونه‌ای باشد که در جلسه ارائه بتوانید با تسلط کامل پاسخ بدهید.معیار اصلی نمره دهی،میزان تسلط شما به پروژه در زمان ارائه می‌باشد.