INFORME DE LABORATORIO CALIFICADO

Número de evaluación LB(1-3): 2

Sección del curso: EL61

Integrantes (apellidos, nombres – código):


- 1. Chipana Barrientos, Jeam Carlos U20201B207
- 2. Reymundo Ramos, Renzo Edmundo U202119710

Fecha: Miércoles 18 de Setiembre


Nombre del profesor: Alonso Sanchez Huapaya

Desarrollo del laboratorio calificado: (Cada ítem deberá tener un párrafo introductorio donde se detalla textualmente lo que se realizó en dicho ítem) (Deben colocar la cantidad de ítems según corresponda en la guía del laboratorio).


1. Se muestra el diagrama de entidad implementado llamado "Lab2" en el cual se declaran los puertos de entradas y salidas.



2. Se muestra el diagrama RTL



- 3. Se muestra la creación correcta del archivo y el código en VHDL.
- A) Nombre correcto del proyecto, del top-level, del nombre del archivo VHD y el nombre de la entidad



B) Declaración de las librerías necesarias para la aplicación:

```
Lab2.vhd


Lab2.v
```

C) Declaración de la entidad teniendo en cuenta el nombre correcto, cantidades y tipos de señales según lo detallado:

D) Declaración de la arquitectura con la descripción adecuada de la entidad


```
13
        signal buf next, buf reg: std logic;
14
        signal r next, r reg: unsigned(9 downto 0);
15
        signal a,b,c,d: unsigned(9 downto 0);
16 ⊟begin
17
   process (clk, reset)
18
        begin
19
       --register & output buffer
20 ⊟
          if (reset='0') then
21
             r reg <= (others=>'0');
             buf reg <= '0';
22
23 ⊟
          elsif (clk'event and clk='1') then
24
              r reg <= r next;
25
              buf reg <= buf next;
26
           end if;
27
       end process;
28
       -- next state logic
29
        a \le r reg + 1; --f/2^10
30
        b \le r reg + 2; --f/2^9
31
        c <= r reg + 4; --f/2^8
32
        d \le r reg + 8; --f/2^7
33
34
        with frec_ctrl select
35
        r_next <= a when "00",
                b when "01",
36
37
                c when "10",
38
                d when "11";
39
        --output logic
40
41
        buf next <=
           '1' when (r reg<unsigned(duty ctrl)) or (duty ctrl="0000000000") else
42
43
           '0';
44
45
        pwm out <= buf reg;
46
47 end fn;
```

4. Se observa una captura de la compilación correcta del programa.




5. Se visualiza el modelo RTL que proporciona el Quartus.


Lab2:1




6. Se muestra varios resultados de la salida en la simulación del archivo VWF


DEMO 1:






DEMO 2:







DEMO 3:





DEMO 4:





7. Video donde se muestra el correcto funcionamiento del hardware

https://youtu.be/6MLGty8LjhM

Comentarios finales acerca del laboratorio calificado:

En este laboratorio se desarrolló un circuito secuencial síncrono, el cual contiene un reset y un reloj de un bit. Además, se podrá controlar 4 diferentes frecuencias en el contador mediante fec_ctrl(2 bits) y luego siendo comparado con una entrada de ancho de pulso el cual es duty_ctrl(10 bits), para al final mostramos una onda generada en la salida pwn_out de 10 bits.