### Diseño Digital

2024-2

Prof. Alonso Sanchez Huapaya

### Preguntas

### Sobre la clase pasada...

 ¿Cuáles librerías/paquetes importamos al inicio de nuestros diseños en VHDL?

• ¿Cuáles son las 3 partes de todo código en VHDL?

• ¿Cuáles son las 2 secciones de una arquitectura y para qué sirve cada una?

#### Temario

- Estructura de código VHDL
- Objetos, sentencias y circuitos básicos en VHDL
- Circuitos combinacionales en VHDL

### Estructura de un código VHDL

- Estructura básica:
  - Declarar librerías: <u>std\_logic\_1164</u>, <u>numeric\_std</u>
  - Declarar entidad
  - Declarar arquitectura
- Entidad:
  - Declarar "ports" (in ó out) con tipo de dato (std\_logic → 1 bit // std\_logic\_vector → varios bits)
- Arquitectura:
  - Sección "concurrente"
  - Sección secuencial

Sentencias booleanas

```
status <= '1';
even <= (p1 and p2) or (p3 and p4);

1 _______ status

p1 _______ even
p3 ______ even
```

Operador de asignación: "<="

even <= (p1 and p2) or (p3 and p4);
ORIGEN:

#### **DESTINO:**

- Objeto salida ("out") o signal
- No puede ser una expresión (debe ser un único objeto).

- Puede ser una expresión.
- Objetos deben ser entradas ("in") y/o signals

- Ambos lados del operador deben ser del mismo tipo de dato.
- Ambos lados del operador deben tener la misma cantidad de bits.

Objeto: "signal"

Sentencias condicionales (lo veremos con codificadores en breve)

Sentencias selectoras (lo veremos con el MUX en breve)

Objeto: vector de bits (std\_logic, signed ó unsigned)

```
-- seccion declaracion de ENTIDAD (entity)

entity lab2 is

port

(
    -- Input ports
    A,B,C: in std_logic; -- 3 bits de entrada
    bits_in: in std_logic_vector(2 downto 0); -- 1 bus de datos de 3 bits de ancho

-- Output ports
    X,Y,Z, o: out std_logic);
end lab2;
```

La operación "&" (concatenar)

```
-- seccion declaracion de ENTIDAD (entity)

entity lab2 is

port

(

-- Input ports

A,B,C: in std_logic; -- 3 bits de entrada

bits_in: in std_logic_vector(2 downto 0); -- 1 bus de datos de 3 bits de ancho

-- Output ports

X,Y,Z, o: out std_logic);
end lab2;
```

#### ¿Qué pasa si quiero formar un vector de bits así?:

bit 9	bit 8	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	
А	A	В	В	bits_in			bits_in			

La operación "&" (concatenar)

bit 9	bit 8	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	
Α	A	В	В	bits_in			bits_in			

# Circuitos combinacionales en VHDL Codificador

- Ckto combinacional, ingresan 2<sup>n</sup> bits, salen n bits.
- n = 3. Entradas 'y', salidas 'b'

у7	y6	у5	y4	у3	y2	у1	y0	b2	b1	b0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

¿Cómo es su diagrama RTL?

#### Decodificador

- Decodificador: Ckto combinacional, ingresan n bits, salen m ≤ 2<sup>n</sup> bits
- Ejm: 3 a 8. Entradas 'b', salidas 'y'

b2	<b>b1</b>	b0	у7	y6	у5	y4	у3	y2	у1	y0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

¿Cómo es su diagrama RTL?

• ¿Cómo implementarlos en VHDL?

Ejemplo: CODIFICADOR

Una forma:

• Sentencia "when ... else"

```
architecture cond_arch of decoder4 is
begin
    x <= "0001" when (s="00") else
        "0010" when (s="01") else
        "0100" when (s="10") else
        "1000";
end cond_arch;</pre>
```

• ¿Cómo implementarlos en VHDL?

Ejemplo: CODIFICADOR

Otra forma:


Sentencia "with...select"

Usos de decodificadores:

- Conversión binario a 7 segmentos
- Conversión BCD a 7 segmentos
- Conversión binario a Gray
- Implementación de funciones combinacionales arbitrarias
- Etc...

#### Multiplexor

- Multiplexor: Ckto combinacional, con 2<sup>n</sup> bits de entrada, 1 bit de salida, n bits de selección
- n = 2



¿Cómo es su diagrama RTL?

#### Multiplexor

- ¿Cómo implementarlo en VHDL?
- Usando sentencia "with...select"

```
architecture sel_arch of mux4 is
begin
    with s select
    x <= a when "00",
        b when "01",
        c when "10",
        d when others;
end sel_arch;</pre>
```

Comparador de magnitud

¿Cómo es su diagrama RTL?

 Sumador / restador (lo veremos más adelante, requiere usar tipo de dato "numeric")

¿Cómo es su diagrama RTL?

- Problema 4.1. del libro de Pong Chu (RTL y VHDL)
  - 4.1 Add an enable signal, en, to a 2-to-4 decoder. When en is '1', the decoder functions as usual. When en is '0', the decoder is disabled and output becomes "0000". Use the conditional signal assignment statement to derive this circuit. Draw the conceptual diagram.
- Problema 4.6. del libro de Pong Chu (RTL)
  - 4.6 We wish to design a shift-left circuit manually. The inputs include a, which is an 8-bit signal to be shifted, and ctrl, which is a 3-bit signal specifying the amount to be shifted. Both are with the std\_logic\_vector data type. The output y is an 8-bit signal with the std\_logic\_vector data type. Use concurrent signal assignment statements to derive the circuit and draw the conceptual diagram.