

- Sincrono responde a una señal de reloj (clock) // cambia los flancos de señal
 - FF
 - Contadores
 - registros de desplazamiento
 - otros: CPU, máquinas de estado, PWM, memorias, etc.

- Asíncrono no responde " " " y es independiente a la señal de reloj.
 - circuitos combinatoriales

Diseño asíncrono


- Importante**
- Reglas, ¿Por qué existen? -> porque todas deben de ser sincro nizar, los sistemas internos, deben seguir el mismo reloj.
 - * -> Necesidad de sincronismo entre comp. secuenciales dentro de un mismo sist. digital.
 - * -> existe el CNV Clock distribution Network, componente circuital que se encarga de distribuir una señal de clock a través de un pkg integrado.

* Reglas

- solo se usa un clock en el sistema
- muestrear, cuando hay una entrada asíncrona (puede variar)
- nunca se hará pasar un clock por una compuerta


Diseño sincrónico.

a) No usa clocks derivados






Primera regla corregida

RTL: Divisor de frecuencia:




Generador PWN:

RTL:




* $w < w \rightarrow Pwn = 0$
 clk \rightarrow \rightarrow intercambio de 0 a 1 ó 1 a 0

¡ Si cambia la ref (w) varia el intercambio de valores (1 y 0) más no el periodo Pwn (T_{pwn}).
 ojo



Resolución de Pwn: # bits del conteo indica la cantidad de duty cycles distintos que puedes generar

$$T_{pwn} = (T_{clk}) (2^{\text{resolución pwn}})$$



→ Antes de definir contadores, se define Signed o unsigned
Importar: "numeric_std" (use ieee.numeric_std.all;)

↳ Puerto solo standar logic (std_logic)


↳

↳ Hacer conversión de tipos de datos.


ESM: Entidad con 1 entrada de 10 bits ejm1-in y 1 salida de 10 bits ejm1-out

Realiza: $\text{ejm1_out} = \text{ejm1_in} + \text{ejm1_in}$
 entrada y salida → std_logic_vector, y repre. enteros con signo.

Diagrama:



RTL:



Otra manera:

$\text{ejm1_out} \leq \text{std_logic_vector}(\text{signed}(\text{ejm1_in}) + \text{signed}(\text{ejm1_in}));$

entity ejm1 is

port (

ejm1-in : in std_logic_vector(9 downto 0);

ejm1-out : out std_logic_vector(9 downto 0);

end ejm1;

architecture fn of ejm1 is

~~signal ejm1_sig : signed(9 downto 0);~~

signal in_sig, out_sig : signed(9 downto 0);

begin



in_sig <= signed(ejm1-in);

out_sig <= in_sig + in_sig;

ejm1-out <= std_logic_vector(out_sig);

end fn;

Ent: 2 entrada, 10 bits a, b ; 1 salida 10 bits ejm2-out
 -> Realiza: $\text{ejm2-out} = a - b$
 salida std-logic-vector sin signo



entity ejm2 is
 port (

a, b : in std-logic-vector (9 downto 0);
 ejm2-out : out std-logic-vector (9 downto 0);
 end ejm2;

architecture fn of ejm2 is

signal a-sig, b-sig, out-sig : unsigned (9 downto 0);

begin

a-sig <= unsigned(a);

b-sig <= unsigned(b);

out-sig <= a-sig - b-sig;

ejm2-out <= std-logic-vector(out-sig);


end fn;

L.E.S.:

r-next <= r-reg + 1;

Contador Sincrono:

RTL: lógica de est. siguiente



Alta impedancia solo cuando hay un cruce aquí a FF hace que no pase el "corto".

$q <= \text{std-logic-vector}(r-reg);$ mayoría


OJO: debo declarar a r-reg y r-next como signal tipo UNSIGNED.

Periodo del reloj

0	0000	(2 ³)T
1	0001	
2	0010	
3	0011	(2 ¹)T
4	0100	
5	0101	
6	0110	
7	0111	
8	1000	(2 ⁴)T
9	1001	
10	1010	
11	1011	
12	1100	
13	1101	
14	1110	
15	1111	

-> como el periodo se duplica la frecuencia se divide entre 2 -> es un div de f en la sigla hoja


uso de entradas asincronas



el reset es la única excepción de regla, es asincrona

b) muestra entradas asincronas

3) Con compuertas



Process -> van dentro del cuerpo de arquitectura.
se emplea la construcción "process para ejecutar acciones secuenciales"

entity abc is

...

end abc

architecture fn of abc is

begin ... sentencia concurrente 1

with signal oct

sent concurrente 2 (asignación)

...

sent. concurrente 3 (EStH FRO)

process (clk,

begin

...

end process;

end fn;

entradas, signal

"lista de sensibilidad"

se clock

salida.

→ lo que esta a la entrada pasa a la

MARK
BOOK

R-next : el valor que va a tomar ~~pa~~ el estado siguiente → FF w
R-reg : salida del registro. valor presente


representa

FF w



salida

Diseño síncrono

FF 0 con reset e enable → architecture fn of offr



Otro:



```

signal r_reg: std_logic;
signal r_next: std_logic;

```

```

begin
  -- register off
  process (clk, rst)
  begin
    if rst = '1' then
      r_reg <= '0';
    elsif rising_edge(clk)
      and ena = '1' then
      r_reg <= r_next;
    end if;
  end process

```

↳ architecture in of offr is

```

signal r_reg: std_logic_vector (7 downto 0);
signal r_next: std_logic_vector (7 downto 0);

```

begin

-- register off

begin

if rst = '1' then

r_reg <= (others => '0');

elsif rising_edge(clk) and ena = '1' then

r_reg <= r_next;

end if;

end process;

-- lógica estado sgte.


r_next <= d;

-- lógica de salida

q <= r_reg;



Pin 17 → os el clock
rst → pin 144


Un look-up table



$$a - b \rightarrow a \geq b$$

$$b - a \rightarrow b > a$$







data out

SE > 3


- a = 0 0 0 → derecha → 0 bits
- b = 0 0 1
- c = 0 1 0
- d = 0 1 1
- e = 1 0 0 → izqda → 0 bits
- f = 1 0 1
- g = 1 1 0
- h = 1 1 1 → izq → 3 bits




selector



selector = ope (2)



selecta = ope (2) & cant de (1 dato)



• Aritar

logica de 250g

registro

logica de salida

bloque - registro
bloque - estado - siguiente
bloque - lógica - salida