Spécifications et Caractérisation Matérielle des Capteurs

Architecture Électronique, Protocoles et Capacités Physiques (Teensy 4.1)

Grégory Barou

18 octobre 2026

Table des matières

1 Architecture Matérielle et Inventaire des Fiches Techniques **3**
1.1 Objectifs du Document Matériel . . . 3
1.2 Tableau Synthétique des Capacités des Capteurs . . . 3
1.3 Inventaire et État des Fiches Techniques (*Datasheets*) . . . 3
1.3.1 Organisation de l'arborescence documentaire (`Materiel/Datasheets/`) . . . 3

2 Centrales Inertielles : CMPS12 et Adafruit BNO085 **4**
2.1 Module Boussole Électronique CMPS12 (Devantech) . . . 4
2.1.1 Composant interne vs Module commercial . . . 4
2.1.2 Cartographie des registres utilisateurs I2C (Adresse `0x60`) . . . 4
2.1.3 Limitations techniques du module CMPS12 pour l'estimation d'état . . . 5
2.2 Module Adafruit 9-DOF BNO085 (CEVA / Hillcrest Labs) . . . 5
2.2.1 Composant interne vs Breakout Adafruit . . . 5
2.2.2 Protocole SHTP et Rapports SH-2 Disponibles . . . 5
2.2.3 Comportement de la broche d'interruption `H_INTN` . . . 6

3 Altimétrie Barométrique : DFRobot Fermion BMP581 **6**
3.1 Composant Nu vs Breakout DFRobot . . . 6
3.2 Fonctionnalités Matérielles Avancées du BMP581 . . . 6
3.2.1 Cadencement et modes de fonctionnement . . . 6
3.2.2 Filtre numérique interne IIR (*Infinite Impulse Response*) . . . 6
3.2.3 Mémoire tampon matérielle FIFO (32 trames) . . . 7
3.3 Exploitation sur le PCB Hôte . . . 7
3.3.1 Câblage sans broche d'interruption (Configuration actuelle du PCB) . . . 7
3.3.2 Sensibilité aérodynamique et protection physique sur le dirigeable . . . 7

4 Systèmes de Positionnement Absolu : GNSS/GPS et UWB **7**
4.1 Module Récepteur GNSS Adafruit (MediaTek MTK3333 / PA1616S) . . . 7
4.1.1 Composant nu vs Breakout Adafruit . . . 7
4.1.2 Protocoles, Cadencement et Latence temporelle pure . . . 7
4.2 Système de Positionnement Intérieur UWB (Decawave DWM1001-DEV) . . . 8
4.2.1 Composant nu vs Module DWM1001-DEV . . . 8
4.2.2 Performances et Formats de Données UWB . . . 8

5 Calculateur Embarqué : PJRC Teensy 4.1 (Cortex-M7) **9**
5.1 Architecture Processeur : NXP i.MXRT1062 (ARM Cortex-M7) . . . 9
5.1.1 Unité de Calcul en Virgule Flottante (FPU VFPv5) . . . 9
5.1.2 Chronométrage Ultra-Haute Résolution (DWT Cycle Counter) . . . 9
5.2 Architecture Mémoire et Règles d'Allocation DMA . . . 10
5.2.1 Règle fondamentale d'allocation : TCM versus DMA (OCRAM) . . . 10
5.3 Timers Matériels et Gestion Déterministe des Interruptions (NVIC) . . . 10
5.3.1 Gamme de Timers Disponibles . . . 10
5.3.2 Hiérarchisation des Priorités d'Interruption pour le Dirigeable . . . 11
5.4 Cartographie Complète des Broches et Périphériques Dédiés . . . 11
5.4.1 Interface SDIO Native 4-bit versus SPI . . . 11

5.5 Alimentation Électrique, Séparation des Masses et CEM 12
5.5.1 Topologie d'Alimentation et Cavalier VUSB / VIN 12
5.5.2 Capacité du Régulateur 3.3 V Embarqué 12
5.5.3 Bilan Énergétique Global et Fréquence CPU 12
5.6 Sécurité Système : Chien de Garde Matériel (RTWDOG) 12

1 Architecture Matérielle et Inventaire des Fiches Techniques

1.1 Objectifs du Document Matériel

Ce document constitue le référentiel physique et électronique complet pour le système d'estimation de pose et de contrôle du dirigeable autonome. Il détaille pour chaque équipement :

- La distinction technique indispensable entre le **composant nu** (puce MEMS/ASIC d'origine) et le **module/breakout commercialisé** (circuit imprimé intégrant régulateur, translateurs de niveaux et microcontrôleur intermédiaire éventuel).
- Les registres internes, formats de données et protocoles de communication (I2C, SPI, UART).
- Les fonctionnalités matérielles avancées : broches d'interruption (`INT`, `DRDY`, `PPS`), mémoires tampons (*FIFO*) et filtres numériques internes (IIR, DLPF).
- Les contraintes de câblage sur le circuit imprimé (PCB) hôte piloté par la Teensy 4.1.

1.2 Tableau Synthétique des Capacités des Capteurs

Le tableau 1 récapitule l'ensemble des modules capteurs embarqués ou évalués sur le banc de test.

Module	Puce Interne	Bus	Adresse / Débit	Broche INT	Buffer FIFO	Filtre Interne
CMPS12	BNO055 + PIC	I2C / Série	`0x60` (défaut)	Aucune	Aucun	Fusion BNO055
Adafruit BNO085	BNO085 (SH-2)	I2C / SPI	`0x4A` (ou `0x47`)	`H_INTN`	File SHTP	ARVR / Stabilis.
DFRobot BMP581	BMP581 Bosch	I2C / SPI	`0x47` (ou `0x4A`)	`INT`	32 trames	IIR (1 à 127)
Adafruit GPS	MTK3333 / PA1616S	I2C / UART	`0x10` / 9600 Bd	`PPS`	255 octets	Filtre d'éphém.
Decawave UWB	DW1000 + nRF52	UART / SPI	115200 Bauds	`GPIO`	Tampon PANS	Moyennage ToF

TABLE 1 – Synthèse comparative des fonctionnalités matérielles des modules capteurs.

1.3 Inventaire et État des Fiches Techniques (*Datasheets*)

Une recherche exhaustive dans l'arborescence du projet (dossiers `Programmation/Datasheets/` et `sensor_datasheets/`) a permis de recenser les documents déjà capitalisés et d'identifier les documents constructeurs manquants.

1.3.1 Organisation de l'arborescence documentaire (`Materiel/Datasheets/`)

L'intégralité des fiches techniques des composants et des modules de vol a été téléchargée et archivée localement dans le dossier `Materiel/Datasheets/` selon l'organisation thématique suivante :

1. **Baromètres (`Barometre_BMP581/` et `Barometre_MPL3115A2/`) :**
   - *BMP581 (Actif) — Puce brute Bosch Sensortec :* `BST-BMP581-DS004.pdf` (spécifications électriques, registres, bruit RMS et modes de filtrage IIR).
   - *BMP581 (Actif) — Module DFRobot Fermion (SEN0667) :* `DFRobot_Fermion_BMP581_SEN0667_Schematics.p` `DFRobot_Fermion_BMP581_SEN0667_Datasheet.pdf` et `DFRobot_Fermion_BMP581_SEN0667_Layout.pdf`.
   - *MPL3115A2 (Historique) — Puce NXP :* `MPL3115A2_datasheet.pdf` et note d'application `AN4519.pdf`.
2. **Centrales Inertielles (`IMU_BNO085/` et `IMU_CMPS12/`) :**
   - *BNO085 (Primaire) — Module Adafruit 9-DOF :* `Adafruit_9-DOF_Orientation_IMU_BNO085.pdf` (schéma de câblage, régulation de tension et accès I2C/SPI).
   - *BNO085 (Primaire) — Puce CEVA / Hillcrest :* `BNO080_085-Datasheet.pdf`.
   - *BNO085 (Primaire) — Manuel du coprocesseur SH-2 :* `SH-2-Reference-Manual-1000-3625.pdf` (format des trames SHTP et rapports de rotation).
   - *CMPS12 (Boussole secondaire) — Module Devantech :* `cmps12_doc.pdf`.

— *CMPS12 (Boussole secondaire) — Puce Bosch BNO055 :* `BNO055_datasheet.pdf`.

3. **Positionnement Absolu GNSS (`GPS/`) :**
   — *Puce / Module OEM CD-TOP PA1010D :* `CD_PA1010D_Datasheet_v03.pdf` (spécifications RF, sensibilité -165 dBm et consommation).
   — *Module Breakout Adafruit Mini GPS :* `Adafruit_Mini_GPS_PA1010D_Module.pdf` (schématique et intégration d'antenne patch).
4. **Positionnement Absolu Local UWB (`UWB/`) :**
   — *Transceiver radio Decawave DW1000 :* `Decawave_DW1000_User_Manual_Spec.pdf` (registres SPI, calibration d'antenne et couches ToF/TDoA).
   — *Modules et cartes Décawave DWM1001 :* `DWM1001C_Datasheet.pdf`, `DWM1001-DEV_Datasheet.pdf`, `DWM1001-API-Guide.pdf`, `DWM1001-Firmware-User-Guide.pdf` et schémas matériels.
5. **Calculateur Embarqué et Processeur (`Teensy_4.1/`) :**
   — *Carte de vol PJRC Teensy 4.1 :* Fiches de brochage officiel recto/verso `Teensy41_Pinout_Card_Front.pdf`, `Teensy41_Pinout_Card_Back.pdf`, schématique électrique `Teensy41_Schematic.png` et brochage SDIO `Teensy41_SDCard_Pinout.png`.
   — *Processeur NXP i.MXRT1062 (Cortex-M7) :* Fiche technique complète `NXP_iMXRT1060_Datasheet_IMXRT1060` (caractéristiques électriques, mémoire TCM et matrice d'horloge 600 MHz).

2 Centrales Inertielles : CMPS12 et Adafruit BNO085

2.1 Module Boussole Électronique CMPS12 (Devantech)

2.1.1 Composant interne vs Module commercial

Le module CMPS12 commercialisé par Robot Electronics / Devantech intègre physiquement un capteur Bosch Sensortec **BNO055**.

Particularité architecturale majeure : L'utilisateur n'interagit jamais directement avec les registres natifs du BNO055. Un microcontrôleur PIC préprogrammé fait office d'intermédiaire matériel : il configure le BNO055 en mode fusion interne, interroge ses registres en permanence, convertit les données et expose sa propre cartographie de registres I2C/UART simplifiée.

Broche CMPS12	Type	Description	Tension	Connexion PCB hôte
VCC	Alimentation	Entrée régulateur intégré	$3.3\,\mathrm{V} - 5\,\mathrm{V}$	Bus 3.3 V ou 5 V
SDA	E/S I2C	Ligne de données série	$3.3\,\mathrm{V} - 5\,\mathrm{V}$	Broche 18 (SDA0) Teensy 4.1
SCL	Entrée I2C	Ligne d'horloge série	$3.3\,\mathrm{V} - 5\,\mathrm{V}$	Broche 19 (SCL0) Teensy 4.1
GND	Masse	Référence 0V	0 V	Plan de masse commun

FIGURE 1 – Brochage physique du connecteur standard CMPS12.

2.1.2 Cartographie des registres utilisateurs I2C (Adresse `0x60`)

Le protocole I2C s'exécute en lisant des plages d'octets consécutives à partir de l'adresse de registre spécifiée :

Registre (Hex)	Taille	Format	Grandeur physique mesurée
`0x00`	1 octet	`uint8`	Version logicielle du firmware PIC
`0x01`	1 octet	`uint8`	Cap boussole 8 bits (0 à 255 pour 0 à 360°)
`0x02 - 0x03`	2 octets	`uint16`	Cap boussole 16 bits (0 à 3599 pour 0.0 à 359.9°, MSB en `0x02`)
`0x04`	1 octet	`int8`	Angle de tangage (*Pitch*) signée ($\pm 90°$ ou $\pm 180°$)
`0x05`	1 octet	`int8`	Angle de roulis (*Roll*) signée ($\pm 90°$)
`0x06 - 0x0B`	6 octets	$3 \times$ `int16`	Champs magnétiques bruts selon les axes X, Y, Z (signés)
`0x0C - 0x11`	6 octets	$3 \times$ `int16`	Accélérations brutes **avec pesanteur** selon X, Y, Z (signées)
`0x12 - 0x17`	6 octets	$3 \times$ `int16`	Vitesses angulaires gyrométriques brutes selon X, Y, Z (signées)
`0x18`	1 octet	`int8`	Température interne du BNO055 (°C)
`0x1E`	1 octet	`uint8`	Registre d'état de calibration (2 bits Mag, Accel, Gyro, Sys)

TABLE 2 – Plan d'adressage I2C du module CMPS12.

2.1.3 Limitations techniques du module CMPS12 pour l'estimation d'état

— **Inaccessibilité des quaternions :** Le firmware du PIC ne propose aucun registre quaternionique. L'orientation est irrémédiablement délivrée sous forme d'angles d'Euler, induisant un blocage de cardan théorique si l'assiette approchait $\pm 90°$.
— **Inaccessibilité de l'accélération linéaire sans gravité :** Le CMPS12 n'expose que l'accélération brute (force spécifique f_b). La gravité doit être soustraite par le logiciel externe.
— **Absence de broche d'interruption (DRDY) et de mémoire FIFO :** Le CMPS12 ne signale pas quand une nouvelle mesure est prête. La lecture s'effectue obligatoirement par scrutation (*polling*) périodique I2C.
—

2.2 Module Adafruit 9-DOF BNO085 (CEVA / Hillcrest Labs)

2.2.1 Composant interne vs Breakout Adafruit

Le composant CEVA BNO085 est un *System-in-Package* (SiP) regroupant un accéléromètre triaxial, un gyroscope triaxial, un magnétomètre et un cœur de calcul ARM Cortex-M0+ exécutant le micrologiciel propriétaire **SH-2**.

Le breakout commercialisé par Adafruit intègre le régulateur de tension 3.3 V, les résistances de tirage I2C (*pull-ups*) de 10 kΩ, et route l'ensemble des lignes de contrôle vers un connecteur traversant et deux connecteurs JST-SH (STEMMA QT / Qwiic).

Broche Breakout	Broche Puce	Type	Tension	Rôle et Comportement
VIN	–	Alimentation	3.0 V – 5.5 V	Alimentation principale du module
3Vo	VDD/VDDIO	Sortie régulée	3.3 V	Sortie du LDO interne (max 100 mA)
GND	GND	Masse	0 V	Référence de potentiel
SCL	SCK/SCL	E/S I2C	3.3 V (Tol. 5V)	Horloge I2C (supporte jusqu'à 400 kHz)
SDA	SDA	E/S I2C	3.3 V (Tol. 5V)	Données I2C
INT	H_INTN	Sortie numérique	3.3 V	**Interruption active à l'état bas** (SHTP Read
RST	NRST	Entrée numérique	3.3 V	**Reset actif bas** (redémarrage du SH-2)
BOOT	BOOTN	Entrée numérique	3.3 V	Mode bootloader (tirée au niveau haut)
DI	H_MOSI	Entrée SPI	3.3 V	Utilisée pour sélection du protocole (PS0/PS1)

FIGURE 2 – Affectation des broches du module Adafruit BNO085.

2.2.2 Protocole SHTP et Rapports SH-2 Disponibles

Le BNO085 ne fonctionne pas par registres I2C traditionnels mais via le protocole en couches **SHTP** (*Sensor Hub Transport Protocol*). L'application configure les capteurs en envoyant des requêtes d'activation de rapports avec leur période d'échantillonnage désirée en microsecondes :

Nom du Rapport SH-2	Identifiant	Fréquence max	Grandeurs délivrées
SH2_ROTATION_VECTOR	0x05	400 Hz	Quaternion absolu (q_r, q_i, q_j, q_k) et précision estimée en radians.
SH2_GAME_ROTATION_VECTOR	0x08	400 Hz	**Quaternion sans magnétomètre** (immunité totale aux perturbations moteurs).
SH2_ACCELEROMETER	0x01	500 Hz	Accélération brute triaxiale avec gravité (X, Y, Z en m/s^2).
SH2_LINEAR_ACCELERATION	0x04	400 Hz	Accélération linéaire pure sans pesanteur (X, Y, Z en m/s^2).
SH2_GYROSCOPE_CALIBRATED	0x02	400 Hz	Vitesse angulaire étalonnée en ligne (p, q, r en rad/s).

TABLE 3 – Principaux rapports d'estimation d'état du processeur SH-2.

2.2.3 Comportement de la broche d'interruption `H_INTN`

La broche `H_INTN` est tirée à l'état bas par le BNO085 dès qu'au moins un rapport est prêt dans son tampon mémoire interne.

— **Mode interruption câblé :** L'interruption déclenche la lecture immédiate du paquet SHTP via la fonction `bno08x.getSensorEvent()`.

— **Mode scrutation sans broche d'interruption (PCB actuel) :** Si la broche n'est pas reliée à la Teensy, le microcontrôleur doit interroger périodiquement le bus I2C à cadence rapide (ex. toutes les 5 ms). Si aucun paquet n'est prêt, le BNO085 émet un NACK ou renvoie un en-tête de longueur nulle sans bloquer le bus.

3 Altimétrie Barométrique : DFRobot Fermion BMP581

3.1 Composant Nu vs Breakout DFRobot

Le capteur de pression piézorésistif **Bosch Sensortec BMP581** représente l'état de l'art en matière de précision altimétrique MEMS :

— Plage de mesure absolue : 300 hPa à 1250 hPa (altitudes opérationnelles de −500 m à +9000 m).

— Résolution de pression : **0.08** Pa, correspondant à une résolution altimétrique théorique inférieure à 1 **cm**.

— Bruit RMS typique : 0.08 Pa en mode filtré haute résolution.

— Coefficient thermique : ±0.5 Pa/K avec capteur de température interne intégré pour compensation en temps réel.

Le module breakout développé par DFRobot (gamme Fermion) intègre le circuit d'adaptation de niveau et expose les broches sur un connecteur au pas standard de 2.54 mm :

Broche DFRobot	Type	Tension	Fonction matérielle
`VCC`	Alimentation	3.3 V – 5.0 V	Régulateur interne ultra-bas bruit intégré sur le breakout
`GND`	Masse	0 V	Masse commune du système
`SCL`	Entrée I2C	3.3 V – 5.0 V	Horloge I2C (supporte jusqu'à 1 MHz Fast-Mode Plus)
`SDA`	E/S I2C	3.3 V – 5.0 V	Ligne de données I2C bidirectionnelle
`INT`	Sortie logique	3.3 V	**Interruption programmable** (Data Ready ou seuil FIFO)
`SDO`	Entrée logique	3.3 V	Sélection de l'adresse I2C (`0x47` si SDO=0, `0x46/0x4A` si SDO=1)

FIGURE 3 – Brochage physique du module DFRobot Fermion BMP581.

3.2 Fonctionnalités Matérielles Avancées du BMP581

3.2.1 Cadencement et modes de fonctionnement

Le BMP581 supporte trois modes opératoires principaux :

1. **Mode Veille (*Sleep Mode*) :** Consommation minimale (1.5 μA), aucune mesure n'est déclenchée.
2. **Mode Forcé (*Forced Mode*) :** Une seule mesure de pression et de température est effectuée à la demande du processeur, après quoi le capteur retourne en veille.
3. **Mode Normal Continu (*Continuous Normal Mode*) :** Le capteur effectue automatiquement des mesures à une fréquence de rafraîchissement (*ODR - Output Data Rate*) programmable entre 0.125 Hz et 240 **Hz**. Pour le dirigeable, une cadence de 30 à 50 Hz est idéale.

3.2.2 Filtre numérique interne IIR (*Infinite Impulse Response*)

Le BMP581 intègre un coprocesseur de filtrage IIR en amont des registres de sortie :

$$P_{\text{filtré}}[k] = \frac{(C-1) \cdot P_{\text{filtré}}[k-1] + P_{\text{brut}}[k]}{C} \tag{1}$$

Le coefficient de filtrage C est sélectionnable par logiciel parmi les valeurs :

$$\{1,\ 3,\ 7,\ 15,\ 31,\ 63,\ 127\}$$

— Une valeur $C = 1$ désactive le filtre (large bande, réactivité maximale mais sensibilité aux vibrations).
— Une valeur $C = 15$ ou $C = 31$ constitue le réglage optimal pour le dirigeable : elle élimine la quasi-totalité du bruit électronique sans introduire de retard de traînage préjudiciable (< 30 ms).

3.2.3 Mémoire tampon matérielle FIFO (32 trames)

Le BMP581 intègre une mémoire FIFO de **32 trames** programmables (pression seule, ou pression + température).

— **Intérêt en vol autonome :** Si la Teensy 4.1 est temporairement occupée par une tâche non-interruptible (ex. écriture sur carte SD ou calcul lourd), les mesures barométriques ne sont pas écrasées mais empilées dans la FIFO.
— **Interruption de seuil d'eau (*FIFO Watermark*) :** La broche `INT` peut être programmée pour passer à l'état haut dès qu'un nombre prédéterminé de mesures (ex. 8 trames) est disponible.

3.3 Exploitation sur le PCB Hôte

3.3.1 Câblage sans broche d'interruption (Configuration actuelle du PCB)

Sur le PCB déjà gravé, la broche `INT` du BMP581 n'est pas reliée à un GPIO de la Teensy 4.1. **Cette absence n'entrave aucunement les performances du système :**

— En configurant le capteur en mode normal continu (`bmp58x.setMeasureMode(bmp58x.eNormal)`), le BMP581 met à jour ses registres I2C `0x20` à `0x25` de façon totalement autonome à la fréquence ODR choisie.
— La Teensy 4.1 lit ces registres par scrutation périodique sans blocage via un simple contrôle de timer logiciel dans `loop()` :

```
if (micros() - lastBaroRead >= 25000) { // 40 Hz
    lastBaroRead = micros();
    float pressurePa = bmp58x.readPressPa();
    float altM = bmp58x.readAltitudeM();
    kalman_update_baro(altM);
}
```

3.3.2 Sensibilité aérodynamique et protection physique sur le dirigeable

Le BMP581 étant d'une sensibilité extrême (0.08 Pa), tout souffle d'hélice ou courant d'air direct sur son orifice métallique crée une surpression ou dépression parasite immédiate (effet Bernoulli).

— **Prescription mécanique impérative :** Le capteur doit être enfermé dans une boîte protectrice tapissée de mousse acoustique à cellules ouvertes.
— **Orientation de la prise de pression :** L'évent de prise d'air statique doit être percé perpendiculairement à l'axe d'avancement du dirigeable et hors du sillage direct des moteurs.

4 Systèmes de Positionnement Absolu : GNSS/GPS et UWB

4.1 Module Récepteur GNSS Adafruit (MediaTek MTK3333 / PA1616S)

4.1.1 Composant nu vs Breakout Adafruit

Le module repose sur le récepteur GNSS **CD-PA1616S** (conçu par GlobalTop / MediaTek), qui intègre le processeur de navigation à 66 canaux **MediaTek MTK3333**, une antenne patch céramique (15×15 mm), et un connecteur miniature u.FL pour antenne active externe.

Le breakout commercialisé par Adafruit y adjoint un régulateur 3.3 V, un circuit d'adaptation I2C (adresse `0x10`) et un support de pile bouton CR1220 pour la conservation des éphémérides (*Hot Start* en moins de 2 s).

4.1.2 Protocoles, Cadencement et Latence temporelle pure

— **Format des trames NMEA 0183 :** Le module génère les trames périodiques standards :

Broche GPS	Type	Tension	Fonction et Comportement
VIN	Alimentation	3.3 V – 5.0 V	Entrée alimentation générale
GND	Masse	0 V	Référence de masse commune
TX / SDA	Sortie / E/S	3.3 V	Émission série NMEA ou ligne de données I2C
RX / SCL	Entrée	3.3 V	Réception commandes PMTK ou horloge I2C
PPS	Sortie logique	3.3 V	**Pulse Per Second :** front montant à ±10 ns du temps UTC
FIX	Sortie logique	3.3 V	État du verrouillage (clignote à 1 Hz sans fix, 0.07 Hz avec fix)
EN	Entrée logique	3.3 V	Activer/Désactiver le module (tirée à l'état haut par défaut)

FIGURE 4 – Brochage du module récepteur Adafruit Ultimate GPS.

  - `$GPGGA` : Heure UTC, Latitude, Longitude, Indicateur de Fix, Nombre de satellites, HDOP (0.5 à 9.9), Altitude géodésique MSL.
  - `$GPRMC` : Heure, Statut, Coordonnées, Vitesse sol (*Speed over Ground*), Cap vrai (*Track Angle*).
- **Fréquence d'échantillonnage réglable :** Par défaut à 1 Hz, la cadence peut être configurée jusqu'à 10 **Hz** via la commande PMTK :

```
GPS.sendCommand(PMTK_SET_NMEA_UPDATE_10HZ); // Trame toutes les 100 ms
```

- **Évaluation de la latence temporelle pure ($\tau_{latence}$) :** Entre l'instant physique d'émission des signaux satellites et la fin de transmission de la trame décodée sur le bus de la Teensy, s'écoulent entre 100 **ms et** 200 **ms**. Cette latence physique doit être compensée cinématiquement dans le filtre de Kalman.
-

4.2 Système de Positionnement Intérieur UWB (Decawave DWM1001-DEV)

4.2.1 Composant nu vs Module DWM1001-DEV

Le système de localisation Ultra-Wideband repose sur le module certifié **Decawave DWM1001C**, qui assemble :

1. L'émetteur-récepteur UWB **DW1000** (conforme IEEE 802.15.4-2011, opérant sur les canaux 5 et 7 à 6.5 GHz).
2. Le microcontrôleur **Nordic Semiconductor nRF52832** (cœur ARM Cortex-M4 avec radio BLE 2.4 GHz).
3. Le micrologiciel embarqué propriétaire **PANS** (*Positional Architecture for Networked Systems*).

La carte d'évaluation **DWM1001-DEV** intègre une antenne UWB omnidirectionnelle en PCB, un port USB avec convertisseur J-Link/UART, et expose les bus de communication sur deux connecteurs femelles latéraux.

Broche DWM1001	Type	Tension	Rôle dans l'architecture
VCC	Alimentation	2.8 V – 3.6 V	Alimentation principale régulée 3.3 V
GND	Masse	0 V	Plan de masse
UART TX / RX	Interface série	3.3 V	Communication à 115 200 Bauds (mode binaire TLV ou shell texte)
SPI MOSI/MISO/CLK/CS	Interface bus	3.3 V	Bus esclave rapide jusqu'à 8 MHz
READY / GPIO	Sortie logique	3.3 V	**Interruption Data Ready** (nouvelle position calculée)
RESET	Entrée logique	3.3 V	Réinitialisation matérielle (actif bas)

FIGURE 5 – Signaux de communication du module UWB DWM1001.

4.2.2 Performances et Formats de Données UWB

- **Précision de positionnement :** Typiquement ±10 cm en visibilité directe (*Line-of-Sight - LOS*) dans un volume couvert par au moins 4 balises fixes (*Anchors*).
- **Sorties exploitables par la Teensy 4.1 :**
  1. *Position Cartésienne 3D résolue :* Coordonnées relatives (X, Y, Z) en millimètres calculées directement par le solveur de trilatération interne du DWM1001.
  2. *Distances brutes Temps de Vol (ToF) :* Distances scalaires d_i séparant le dirigeable de chacune des balises fixes i, idéales pour une fusion directe non-linéaire dans l'EKF.

3. *Indicateur de qualité Q :* Indice de confiance stochastique (0 à 100%) exploité pour pondérer dynamiquement la matrice R_{uwb} du filtre de Kalman.

— **Fréquence et latence :** Le protocole PANS rafraîchit la position à une cadence nominale de **10 Hz** avec une latence réseau déterministe très faible ($\tau_{latence} \approx 20$ à 35 ms).

5 Calculateur Embarqué : PJRC Teensy 4.1 (Cortex-M7)

5.1 Architecture Processeur : NXP i.MXRT1062 (ARM Cortex-M7)

Le cœur informatique du système de navigation repose sur la carte de développement **PJRC Teensy 4.1**, équipée d'un microcontrôleur « Crossover » **NXP i.MXRT1062**. Ce composant associe la puissance de calcul brute d'un processeur d'application embarqué au déterminisme temporel strict et aux faibles latences d'un microcontrôleur temps réel.

Caractéristique	**Spécification technique & Impact pour le dirigeable**
Cœur CPU	ARM Cortex-M7 (ARMv7E-M), cadence native de **600 MHz**
Architecture pipeline	Superscalaire à double émission d'instructions (*dual-issue*), 6 étages
Prédiction de branchement	Prédiction dynamique (BTB) et statique pour éliminer les ruptures de pipeline
Unité flottante (FPU)	VFPv5 matérielle : simple précision (`float32`) et double précision (`float64`)
Mémoire cache L1	32 Ko de cache d'instructions (I-Cache) + 32 Ko de cache de données (D-Cache)
Mémoire TCM interne	512 Ko de mémoire couplée étroitement (*Tightly-Coupled Memory*) à zéro cycle d'attente
Mémoire OCRAM	512 Ko de RAM sur puce (*On-Chip RAM*) accessible par le bus AXI et le contrôleur DMA
Mémoire Flash	8 Mo Flash QSPI (Winbond W25Q64JV) connectée via FlexSPI avec exécution en place (XIP)
Extensions mémoire	Deux empreintes CMS sous la carte pour puces PSRAM (8/16 Mo) ou Flash NAND/NOR
Consommation typique	≈ 100 mA sous 3.3 V (≈ 0.33 W), négligeable face à la propulsion

FIGURE 6 – Synthèse des caractéristiques architecturales de la Teensy 4.1 (NXP i.MXRT1062).

5.1.1 Unité de Calcul en Virgule Flottante (FPU VFPv5)

La Teensy 4.1 intègre une FPU matérielle conforme à la norme IEEE 754 :

— **Simple précision (`float`, 32 bits) :** Les opérations arithmétiques fondamentales (addition, soustraction, multiplication) ainsi que l'opération de multiplication-accumulation fusionnée (`VFMA` : $a \leftarrow a + b \cdot c$) s'exécutent en **1 seul cycle d'horloge** (1.667 ns).

— **Double précision (`double`, 64 bits) :** Prise en charge directement par le silicium. Une addition ou multiplication double précision prend 2 à 3 cycles. La racine carrée et la division double précision prennent environ 14 cycles, sans bloquer les autres instructions grâce au découplage matériel.

— **Compromis algorithmique :** Le filtre de Kalman étendu (EKF) est compilé en simple précision (`float32`) pour l'ensemble des propagations d'état et multiplications matricielles, offrant une accélération d'un facteur 2 à 3 et une consommation mémoire divisée par deux, tout en conservant une précision de position sub-millimétrique très largement supérieure au bruit intrinsèque des capteurs MEMS.

5.1.2 Chronométrage Ultra-Haute Résolution (DWT Cycle Counter)

Le cœur Cortex-M7 intègre le bloc de traçage et débogage **DWT** (*Data Watchpoint and Trace*), dont le registre 32 bits `ARM_DWT_CYCCNT` s'incrémente à chaque cycle d'horloge du CPU (600 MHz) :

$$\Delta t = \frac{\Delta \text{CYCCNT}}{600 \times 10^6} \quad \text{(Résolution : 1.667 ns)} \tag{2}$$

L'interrogation de ce registre (`uint32_t t = ARM_DWT_CYCCNT;`) s'effectue en **un seul cycle machine**, sans aucun surcoût d'interruption ni appel système. Cela permet de profiler avec une précision absolue

les temps d'exécution de la prédiction EKF, des inversions matricielles et des transactions I2C, sans introduire la gigue d'un appel à `micros()`.

5.2 Architecture Mémoire et Règles d'Allocation DMA

L'organisation interne de la mémoire du processeur i.MXRT1062 repose sur une matrice de bus Harvard modifiée, cruciale pour les performances temps réel :

Zone Mémoire	Adresse début	Taille	Caractéristiques d'accès & Utilisation
ITCM	`0x00000000`	512 Ko	Instructions à 600 MHz, **0 cycle d'attente**. Code critique EKF.
DTCM	`0x20000000`	512 Ko	Données à 600 MHz, **0 cycle d'attente**. Vecteurs d'état $\hat{x}$, covariances P, piles d'exécution.
OCRAM	`0x20200000`	512 Ko	RAM système sur bus AXI. Accessible par les périphériques et contrôleurs DMA (eDMA).
Flash QSPI	`0x60000000`	8 Mo	Stockage non volatile du firmware et des tables de configuration statiques.

FIGURE 7 – Organisation de la mémoire interne du microcontrôleur Teensy 4.1.

5.2.1 Règle fondamentale d'allocation : TCM versus DMA (OCRAM)

Une particularité matérielle capitale du Cortex-M7 de NXP réside dans la séparation physique des bus :

- **DTCM (Accès CPU exclusif) :** La DTCM offre un débit maximal sans conflit avec les périphériques. C'est l'emplacement par défaut de la pile (*stack*) et des variables globales non annotées. C'est ici que doivent résider les matrices du filtre de Kalman.
- **Incompatibilité eDMA / DTCM :** Le contrôleur d'accès direct à la mémoire (**eDMA**) n'a **pas d'accès matériel à la DTCM**. Si un buffer de réception UART, SPI ou I2C géré par DMA est alloué sur la pile (donc en DTCM), le transfert DMA échoue silencieusement ou génère une faute de bus.
- **Directive `DMAMEM` :** Tous les tampons de communication gérés en DMA (buffers de trames UWB, buffers de paquets SDIO pour la carte MicroSD) doivent impérativement être déclarés avec l'attribut `DMAMEM` afin d'être logés dans l'**OCRAM** :

```
DMAMEM static uint8_t sdio_log_buffer[32768]; // Alloue en OCRAM pour le DMA
```

- **Cohérence de Cache :** L'OCRAM étant couverte par le cache de données D-Cache, toute modification de buffer manipulé par le DMA nécessite un appel aux instructions de synchronisation (`arm_dcache_flush()` ou `arm_dcache_delete()`) pour garantir que le CPU et le contrôleur DMA lisent les données actualisées.

5.3 Timers Matériels et Gestion Déterministe des Interruptions (NVIC)

Le processeur i.MXRT1062 dispose d'un contrôleur d'interruptions vectorisées imbriquées (**NVIC**) supportant jusqu'à 128 sources d'interruption avec **16 niveaux de priorité programmables** (de 0 = priorité maximale à 255 = priorité minimale, par pas de 16).

5.3.1 Gamme de Timers Disponibles

La carte offre plusieurs blocs de timers matériels indépendants :

1. **Periodic Interrupt Timers (PIT) / `IntervalTimer` :** Quatre canaux 32 bits cadencés sur l'horloge des périphériques (24 MHz ou 150 MHz). Dans l'environnement Teensyduino, ils sont manipulés via la classe `IntervalTimer`. Ils génèrent des interruptions périodiques avec une gigue temporelle inférieure à 10 ns, idéales pour déclencher la boucle de prédiction IMU à 100 Hz ou 200 Hz.
2. **General Purpose Timers (GPT) :** Deux blocs de timers 32 bits avec pré-diviseur d'horloge 12 bits et registres de capture/comparaison. Utilisables pour l'horodatage absolu sans dérive.

3. **QuadTimers (TMR) :** Quatre modules de 4 canaux de timers 16 bits très flexibles, capables de décoder des signaux en quadrature ou de mesurer des durées d'impulsions capteurs avec une résolution sub-microseconde.
4. **FlexPWM (Contrôle Moteur sans Gigue) :** Quatre sous-modules dédiés à la génération de signaux PWM haute résolution. Contrairement à une modulation logicielle, le bloc FlexPWM génère les signaux de commande des ESC moteurs brushless et servomoteurs entièrement en silicium matériel, sans subir la moindre interruption CPU.

5.3.2 Hiérarchisation des Priorités d'Interruption pour le Dirigeable

Afin de garantir qu'une tâche de communication lente ne retarde jamais l'échantillonnage de l'état de vol, les priorités d'interruption sont configurées de façon stricte :

— **Priorité 32 (Haute priorité) :** Interruption matérielle de l'IMU (`H_INTN` du BNO085 sur broche externe). Traitement immédiat pour horodater la mesure à l'instant exact de son émission.
— **Priorité 64 :** Interruption `IntervalTimer` (PIT) déclenchant l'exécution de la boucle de prédiction EKF et de l'algorithme d'estimation de pose.
— **Priorité 128 (Moyenne priorité) :** Interruptions de réception sur bus `Wire` (I2C) et UART (réception des trames UWB et GPS).
— **Priorité 192 à 224 (Basse priorité) :** Écriture DMA sur carte MicroSD (en mode test) et transmission des paquets de télémétrie sol radio.

5.4 Cartographie Complète des Broches et Périphériques Dédiés

La Teensy 4.1 expose 35 broches sur son pourtour principal et 20 broches additionnelles (pads CMS et connecteurs internes), toutes compatibles avec les niveaux logiques **3.3 V** (*attention : entrées non tolérantes 5 V*).

Périphérique matériel	Broches Teensy 4.1	Protocole / Mode	Rôle dans le système du dirigeal
Bus `Wire` (I2C 0)	18 (SDA0), 19 (SCL0)	I2C Fast-Mode (400 kHz)	Bus principal : IMU BNO085 / CMI Baromètre BMP581
Bus `Wire1` (I2C 1)	16 (SCL1), 17 (SDA1)	I2C Fast-Mode (400 kHz)	Bus auxiliaire secondaire isolé pour teurs expérimentaux
Port Série `Serial1`	0 (RX1), 1 (TX1)	UART 115200 / 921600 bauds	Réception des mesures de distance T coordonnées UWB (DWM1001)
Port Série `Serial2`	7 (RX2), 8 (TX2)	UART 9600 / 115200 bauds	Réception des trames NMEA / UB récepteur GNSS (PA1616S)
Port Série `Serial3`	14 (TX3), 15 (RX3)	UART 57600 bauds	Émetteur-récepteur radio télémétri (transceiver duplex)
Ligne `IMU_INT`	Broche 2	Interruption externe (FALLING)	Ligne d'alerte `H_INTN` du BNO085 (p transférer)
Ligne `BARO_INT`	Broche 3	Interruption externe (RISING)	Alerte seuil ou FIFO plein du BMP5
Sorties PWM Moteurs	Broches 4, 5, 6, 9	FlexPWM 400 Hz / DShot	Signaux de commande vers les 4 varia électroniques (ESC)
Sorties Servomoteurs	Broches 10, 11, 12	PWM 50 Hz standard	Commande des gouvernes d'emper (tangage / lacet)
Lecteur MicroSD Natif	Port SDIO interne	Bus 4-bit SDIO @ 50 MHz	Enregistrement haute vitesse en séan test (> 20 Mo/s)
LED de Statut	Broche 13	Sortie logique standard	Témoin visuel de cadencement et d'erreur EKF
Port USB Device	Connecteur Micro-B	USB 2.0 High-Speed (480 Mbps)	Programmation firmware, télémétrie f banc d'essai

FIGURE 8 – Cartographie détaillée de l'assignation des broches de la Teensy 4.1.

5.4.1 Interface SDIO Native 4-bit versus SPI

La Teensy 4.1 se distingue des microcontrôleurs traditionnels par son lecteur de carte MicroSD intégré directement connecté au contrôleur matériel **uSDHC** (*Ultra Secured Digital Host Controller*) du processeur via un bus **SDIO 4 bits** :

— **Débit réel :** Contrairement aux cartes Arduino ou microcontrôleurs utilisant une liaison SPI limitée à 1 ou 2 Mo/s avec un blocage continu du CPU, le bus SDIO 4 bits de la Teensy 4.1 fonctionne jusqu'à 50 MHz et transfère les données par salves DMA jusqu'à 20 à 25 Mo/s.
— **Sécurisation temps réel :** Grâce à la bibliothèque `SdFat` optimisée pour Teensy, l'écriture s'effectue par blocs pré-alloués de 512 octets en arrière-plan DMA. Toutefois, en raison des latences sporadiques d'effacement interne de la mémoire Flash NAND de la carte SD (pouvant atteindre 50 ms à 100 ms lors d'une réallocation de bloc), l'enregistrement SD est **désactivé par défaut en vol nominal** (`ENABLE_SD_LOGGING = 0`) et réservé aux vols instrumentés d'étalonnage.

5.5 Alimentation Électrique, Séparation des Masses et CEM

5.5.1 Topologie d'Alimentation et Cavalier VUSB / VIN

La Teensy 4.1 peut être alimentée de deux manières :

1. Par le connecteur Micro-USB (5 V fourni par l'ordinateur de développement).
2. Par la broche `VIN` (3.6 V à 5.5 V régulé, fourni par un convertisseur continu-continu *Battery Eliminator Circuit - BEC* dédié relié à la batterie de vol LiPo).

Précaution critique en phase de test : Par défaut, les pastilles `VUSB` et `VIN` situées sous la carte sont reliées par une fine piste de cuivre. Lors des tests au sol avec le dirigeable alimenté par sa batterie et la Teensy connectée au PC en USB pour la visualisation, il y a un risque majeur de conflit d'alimentation et de réinjection de courant dans le port USB du PC. Il est impératif de **sectionner la piste entre les pastilles VUSB et VIN** au cutter, ce qui isole totalement l'alimentation USB de l'alimentation de bord tout en conservant les lignes de données D+ et D-.

5.5.2 Capacité du Régulateur 3.3 V Embarqué

La Teensy 4.1 intègre un régulateur abaisseur à très faible bruit capable de délivrer une tension de 3.3 V aux capteurs externes connectés à ses broches `3.3V` :
— Courant maximal disponible en sortie : environ 250 mA disponibles pour l'électronique externe.
— Bilan de consommation des capteurs du dirigeable :

$$I_{total_capteurs} = \underbrace{15\,\text{mA}}_{\text{BNO085}} + \underbrace{0.1\,\text{mA}}_{\text{BMP581}} + \underbrace{25\,\text{mA}}_{\text{GPS}} \approx 40\,\text{mA} \tag{3}$$

La marge de sécurité est très confortable ($> 80\%$), évitant la nécessité d'un régulateur 3.3 V additionnel sur le PCB pour la chaîne d'instrumentation inertielle et barométrique.

5.5.3 Bilan Énergétique Global et Fréquence CPU

La puissance absorbée par la Teensy 4.1 à pleine cadence (600 MHz) est :

$$P_{calculateur} = 3.3\,\text{V} \times 0.10\,\text{A} \approx 0.33\,\text{W} \tag{4}$$

Comparée à la chaîne de propulsion du dirigeable (moteurs brushless consommant entre 20 W et 150 W selon la vitesse du vent et les manœuvres), la consommation du calculateur représente moins de 0.5% **de la puissance globale**. Il est donc totalement contre-productif de vouloir sous-cadencer le processeur (par exemple à 150 ou 300 MHz) pour économiser la batterie : maintenir la fréquence native de 600 MHz garantit une réserve de temps de calcul maximale pour le filtre de Kalman et minimise la gigue temporelle sans impact mesurable sur l'autonomie de vol.

5.6 Sécurité Système : Chien de Garde Matériel (RTWDOG)

En vol autonome, un blocage logiciel (par exemple une boucle d'attente infinie sur un bus I2C défaillant) entraînerait la perte immédiate du contrôle du dirigeable. Le processeur i.MXRT1062 intègre un chien de garde matériel autonome (**RTWDOG3**) cadencé par son propre oscillateur RC basse fréquence indépendant (32 kHz) :
— **Configuration du délai d'expiration :** Le chien de garde est armé dès la fin de l'initialisation avec une période de temporisation calibrée à 100 **ms** (soit 10 à 20 cycles d'exécution EKF).
— **Rafraîchissement périodique :** Le compteur est réarmé à la fin de chaque itération nominale de la boucle principale (`loop()`).

— **Action en cas de blocage :** Si le processeur reste bloqué pendant plus de 100 ms, le matériel déclenche un vecteur d'interruption non masquable (NMI) pour forcer une réinitialisation propre du contrôleur, tout en enregistrant le code d'incident dans un registre non volatile de maintien (*System Reset Controller - SRC*) pour analyse ultérieure.