

# Relatório Atividade extra-classe 4 Conversor de binário para BCD

Dispositivos lógicos programaveis

Rhenzo Hideki Silva Kajikawa

# Sumário

1. Resolução da Atividade extra-classe 4 (AE4)	. 3
1.1. Código utilizado	. 3
1.2. Simulação funcional	
1.3. Número de elementos lógicos	
1.4. Tempo de propagação	. 6
1.5. RTL Viewer	. 7
1.6. Technology Map	. 8
2. Conclusão	

# 1. Resolução da Atividade extra-classe 4 (AE4)

Seguindo as orientações da atividade , foi feito um código conversor de binário para BCD (bin2bcd) com entrada binária variando entre 0 a 9999. A familia utilizada foi Cyclone IV E e a placa escolhida foi a EP4CE115F29C8 , estando de acordo com as orientações anteriores.

### 1.1. Código utilizado

o código feito foi este:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity bin2bcd is
  port (
    A : in std_logic_vector(14 downto 0);
   sm : out std_logic_vector( 4 downto 0 );
   sc : out std logic vector( 4 downto 0 );
   sd : out std logic vector( 4 downto 0 );
   su: out std_logic_vector( 4 downto 0 )
   );
end entity;
architecture ae4 of bin2bcd is
  signal A uns : unsigned(14 downto 0);
  signal slice mil: unsigned(14 downto 0);
  signal slice cem: unsigned(14 downto 0);
  signal slice dez: unsigned(14 downto 0);
  signal slice_uni: unsigned(14 downto 0);
begin
  A uns <= unsigned(A);
  sm <= std logic vector(resize(slice mil,5));</pre>
  sc <= std_logic_vector(resize(slice_cem,5));</pre>
  sd <= std_logic_vector(resize(slice_dez,5));</pre>
  su <= std logic vector(resize(slice uni,5));</pre>
  -- Convert each binary digit to BCD
  slice mil <= A uns/1000;</pre>
  slice cem <= (A uns/100) rem 10;</pre>
  slice dez \leftarrow (A uns/10) rem 10 ;
  slice uni <= A uns rem 10;</pre>
end architecture;
```

O código foi baseado nos código feitos em aula junto com o conhecimento adquirido. Utilizando 4 saídas std\_logic\_vector sm (Sinal milhar), sc (Sinal centena), sd (Sinal dezena), su (Sinal unidade), e utilizando uma entrada A . slice\_mil , slice\_cem , slice\_dez , slice\_uni são os intermediários para trocar de sinal não sinalizado (unsigned).

#### 1.2. Simulação funcional

Utilizando esse código , foi possível obter a Simulação funcional usando o ModelSim de acordo com o comando da questão , desta forma foi feito alguns testes para testar o código , este foi o resultado obtido :




Figura AE4 1: simulação funcional Fonte: Elaborada pelo autor

Foi analisado 3 valores nessa simulação com A sendo 4578, 9998, 0003, é possível ver que os valores de sm, sc, sd, su foram alterados nos momentos que A recebeu os valores de entrada. Os resultados satisfazem o objetivo do código e da atividade extra-classe 4.

#### 1.3. Número de elementos lógicos

Com a simulação funcional feita, é possível ter certeza ver que foi alçado o objetivo em código, mas é necessária a analise de quãao custoso o código está sendo e se é aceitável o número de recursos. As figuras a seguir mostram o número de recursos utilizados para que o código seja implementado:




Figura AE4 2: simulação funcional Fonte: Elaborada pelo autor




Figura AE4 3: simulação funcional Fonte: Elaborada pelo autor

Esses são os registros da quantidade de recurso utilizada para funcionamento se baseando no código anterior. o valor representa 1% do total de elementos lógicos da placa , porém utiliza 1272 elementos lógicos. Após algumas tentativas tentando otimizar o uso dos elementos lógicos , foi concluído que com os recursos aprendidos até a AE4 não foi observado maneira melhor ou mais intuitiva de executar um código que atendesse as requisições sem alterar outras partes além do código.

# 1.4. Tempo de propagação

Para essa atividade também foi requisitado que fosse estudado o quão rápido era a execução do código e o tempo de propagação na placa. Esse resultado é mostrado na figura a seguir:




Figura AE4 4: simulação funcional Fonte: Elaborada pelo autor

Pode-se ver na figura 8 que o tempo de propagação é de 57.4 ns , essa é a pior situação simulada possível com o modelo utilizando sua forma de operação mais lenta , dessa forma pode-se fazer a analise e decidir se é aceitável ou não a propagação . O que é possível fazer para alterar esses valores é alterar o valor de seed das simulações , alterar a placa utilizada mantendo-se dentro da familia Cyclone IV E , e procurar por outras otimizações no código e distribuição dos elementos lógicos na placa e diminuir suas distancias.

# 1.5. RTL Viewer

A seguir uma imagem do RTL viewer após a compilação do código.




Figura AE4 5: RTL viewer Fonte: Elaborada pelo autor

É possível ver no RTL Viewer os circuitos utilizados para satisfazer o código. Utilizando 3 circuitos de divisão e mais 3 circuitos de Mod (Resto da divisão inteira) .

# 1.6. Technology Map

A seguir os prints dos Technology Maps tirados da atividade.




Figura AE4 6: Technology Map Viewer (Post-Fitting) Fonte: Elaborada pelo autor




Figura AE4 7: Technology Map Viewer (Post Mapping)
Fonte: Elaborada pelo autor

# 2. Conclusão

Observando os resultados obtidos , é crível que eles são aceitáveis com os recursos aprendidos até o momento. Porém é bem possível diversas possíveis otimizações como mencionando anteriormente , alterando tanto o tempo de propagação quanto o número de elementos. Ou também é possível que diminuir o tempo de propagação leve um uso maior de elementos lógicos.