



**INSTITUTO
FEDERAL**

Santa Catarina

Câmpus
São José

Relatório Atividade extra-classe 4 Conversor de binário para BCD

Dispositivos lógicos programáveis

Rhenzo Hideki Silva Kajikawa

26 de Setembro de 2023

Sumário

1. Resolução da Atividade extra-classe 4 (AE4)	3
1.1. Código utilizado	3
1.2. Simulação funcional	4
1.3. Número de elementos lógicos	4
1.4. Tempo de propagação	6
1.5. RTL Viewer	7
1.6. Technology Map	8
2. Conclusão	9

1. Resolução da Atividade extra-classe 4 (AE4)

Seguindo as orientações da atividade , foi feito um código conversor de binário para BCD (bin2bcd) com entrada binária variando entre 0 a 9999. A família utilizada foi Cyclone IV E e a placa escolhida foi a EP4CE115F29C8 , estando de acordo com as orientações anteriores.

1.1. Código utilizado

o código feito foi este:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity bin2bcd is
  port (
    A : in std_logic_vector(14 downto 0);
    sm : out std_logic_vector( 4 downto 0 );
    sc : out std_logic_vector( 4 downto 0 );
    sd : out std_logic_vector( 4 downto 0 );
    su: out std_logic_vector( 4 downto 0 )
  );
end entity;

architecture ae4 of bin2bcd is

  signal A_uns : unsigned(14 downto 0);
  signal slice_mil: unsigned(14 downto 0);
  signal slice_cem: unsigned(14 downto 0);
  signal slice_dez: unsigned(14 downto 0);
  signal slice_uni: unsigned(14 downto 0);

begin
  A_uns <= unsigned(A);
  sm <= std_logic_vector(resize(slice_mil,5));
  sc <= std_logic_vector(resize(slice_cem,5));
  sd <= std_logic_vector(resize(slice_dez,5));
  su <= std_logic_vector(resize(slice_uni,5));
  -- Convert each binary digit to BCD
  slice_mil <= A_uns/1000;
  slice_cem <= (A_uns/100) rem 10;
  slice_dez <= (A_uns/10) rem 10 ;
  slice_uni <= A_uns rem 10;
end architecture;
```

O código foi baseado nos código feitos em aula junto com o conhecimento adquirido. Utilizando 4 saídas std_logic_vector sm (Sinal milhar), sc (Sinal centena), sd (Sinal dezena), su (Sinal unidade), e utilizando uma entrada A . slice_mil , slice_cem , slice_dez , slice_uni são os intermediários para trocar de sinal não sinalizado (unsigned).

1.2. Simulação funcional

Utilizando esse código , foi possível obter a Simulação funcional usando o ModelSim de acordo com o comando da questão , desta forma foi feito alguns testes para testar o código , este foi o resultado obtido :

Signal	Value 1	Value 2	Value 3	Value 4	Value 5
A	4578	4	5	7	8
sm	9998	9	9	9	9
sc	9998	9	9	9	9
sd	9998	9	9	9	9
su	9998	9	9	9	9

Figura AE4 1: simulação funcional

Fonte: Elaborada pelo autor

Foi analisado 3 valores nessa simulação com A sendo 4578, 9998, 0003, é possível ver que os valores de sm, sc, sd, su foram alterados nos momentos que A recebeu os valores de entrada. Os resultados satisfazem o objetivo do código e da atividade extra-classe 4.

1.3. Número de elementos lógicos

Com a simulação funcional feita , é possível ter certeza ver que foi alcançado o objetivo em código , mas é necessária a análise de quão custoso o código está sendo e se é aceitável o número de recursos. As figuras a seguir mostram o número de recursos utilizados para que o código seja implementado:

Flow Status	Successful - Sat Sep 30 20:01:40 2023
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Standard Edition
Revision Name	AE4
Top-level Entity Name	bin2bcd
Family	Cyclone IV E
Device	EP4CE115F29C8
Timing Models	Final
Total logic elements	1,272 / 114,480 (1 %)
Total registers	0
Total pins	35 / 529 (7 %)
Total virtual pins	0
Total memory bits	0 / 3,981,312 (0 %)
Embedded Multiplier 9-bit elements	0 / 532 (0 %)
Total PLLs	0 / 4 (0 %)

Figura AE4 2: simulação funcional

Fonte: Elaborada pelo autor

bin2bcd.vhd Compilation Report - AE4

Table of Contents

- Flow Summary
- Flow Settings
- Flow Non-Default Global Settings
- Flow Elapsed Time
- Flow OS Summary
- Flow Log
- Analysis & Synthesis
 - Fitter
 - Summary
 - Settings
 - Parallel Compilation
 - Incremental Compilation Section
 - Pin-Out File
 - Resource Section
 - Resource Usage Summary**
 - Partition Statistics
 - Input Pins
 - Output Pins
 - Dual Purpose and Dedicated Pins
 - I/O Bank Usage
 - All Package Pins
 - I/O Standards Section
 - Resource Utilization by Entity
 - Delay Chain Summary
 - Pad To Core Delay Chain Fanout

Fitter Resource Usage Summary

<<Filter>>

	Resource	Usage
1	Total logic elements	1,272 / 114,480 (1 %)
1	-- Combinational with no register	1272
2	-- Register only	0
3	-- Combinational with a register	0
2		
3	Logic element usage by number of LUT inputs	
1	-- 4 Input functions	277
2	-- 3 Input functions	380
3	-- <=2 Input functions	615
4	-- Register only	0
4		
5	Logic elements by mode	
1	-- normal mode	864
2	-- arithmetic mode	408
6		
7	Total registers*	0 / 117,053 (0 %)
1	-- Dedicated logic registers	0 / 114,480 (0 %)
2	-- I/O registers	0 / 2,573 (0 %)
8		

* Register count does not include registers inside RAM blocks or DSP blocks.

Figura AE4 3: simulação funcional

Fonte: Elaborada pelo autor

Esses são os registros da quantidade de recurso utilizada para funcionamento se baseando no código anterior. o valor representa 1% do total de elementos lógicos da placa , porém utiliza 1272 elementos lógicos. Após algumas tentativas tentando otimizar o uso dos elementos lógicos , foi concluído que com os recursos aprendidos até a AE4 não foi observado maneira melhor ou mais intuitiva de executar um código que atendesse as requisições sem alterar outras partes além do código.

1.4. Tempo de propagação

Para essa atividade também foi requisitado que fosse estudado o quão rápido era a execução do código e o tempo de propagação na placa. Esse resultado é mostrado na figura a seguir:




Figura AE4 4: simulação funcional

Fonte: Elaborada pelo autor

Pode-se ver na figura 8 que o tempo de propagação é de 57.4 ns , essa é a pior situação simulada possível com o modelo utilizando sua forma de operação mais lenta , dessa forma pode-se fazer a análise e decidir se é aceitável ou não a propagação . O que é possível fazer para alterar esses valores é alterar o valor de seed das simulações , alterar a placa utilizada mantendo-se dentro da família Cyclone IV E , e procurar por outras otimizações no código e distribuição dos elementos lógicos na placa e diminuir suas distancias.

1.5. RTL Viewer

A seguir uma imagem do RTL viewer após a compilação do código.




Figura AE4 5: RTL viewer

Fonte: Elaborada pelo autor

É possível ver no RTL Viewer os circuitos utilizados para satisfazer o código. Utilizando 3 circuitos de divisão e mais 3 circuitos de Mod (Resto da divisão inteira) .

1.6. Technology Map

A seguir os prints dos Technology Maps tirados da atividade.




Figura AE4 6: Technology Map Viewer (Post-Fitting)

Fonte: Elaborada pelo autor




Figura AE4 7: Technology Map Viewer (Post Mapping)

Fonte: Elaborada pelo autor

2. Conclusão

Observando os resultados obtidos, é crível que eles são aceitáveis com os recursos aprendidos até o momento. Porém é bem possível diversas possíveis otimizações como mencionando anteriormente, alterando tanto o tempo de propagação quanto o número de elementos. Ou também é possível que diminuir o tempo de propagação leve um uso maior de elementos lógicos.