
#### Microeletrônica I

LAB I

 Utilizando a ferramenta ISE, faça o tutorial apresentado na aula desta semana (em anexo) que implementa o circuito composto por um multiplexador e um flip-flop, mostrado na figura abaixo:



- No passo 2 do tutorial, modifique as configurações sobre a FPGA da seguinte maneira:
  - Family: Spartan3E
  - Device: XC3S500E ou XC3S1200E
  - Package: FG320
- Para o projeto I, os passos 6 (simulating de circuit with ModelSim), 7 (making pin assigments) e 8 (physical implementation) do tutorial devem ser desconsiderados.

```
2 LIBRARY ieee;
3 USE ieee.std logic 1164.all;
5 ENTITY reg mux IS
  PORT (a, b, c, d: IN STD LOGIC VECTOR(3 DOWNTO 0);
7
       sel: IN STD LOGIC VECTOR(1 DOWNTO 0);
    clk: IN STD LOGIC;
  x, y: OUT STD LOGIC VECTOR(3 DOWNTO 0));
10 END ENTITY;
12 ARCHITECTURE reg mux OF reg mux IS
      SIGNAL mux: STD LOGIC VECTOR (3 DOWNTO 0);
13
14 BEGIN
15 mux <= a WHEN sel="00" ELSE</pre>
     b WHEN sel="01" ELSE
16
          c WHEN sel="10" ELSE
17
18
           d;
19
    x <= mux;
20 PROCESS (clk)
21
      BEGIN
22
      IF (clk'EVENT AND clk='1') THEN
     y <= mux;
23
      END IF;
24
25 END PROCESS;
26 END ARCHITECTURE;
```

```
2 LIBRARY ieee;
 3 USE ieee.std_logic_l164.all;
 5 ENTITY reg mux tb IS
 6 END ENTITY:
 8 ARCHITECTURE testbench OF reg_mux_tb IS
 9 ----DUT declaration:----
10
     COMPONENT reg mux IS
11
          PORT (a, b, c, d: IN STD LOGIC VECTOR(3 DOWNTO 0);
            sel: IN STD LOGIC VECTOR(1 DOWNTO 0);
12
13
            clk: IN STD LOGIC;
14
            x, y: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
     END COMPONENT;
15
16 ----Signal declarations:----
       SIGNAL a tb: STD LOGIC VECTOR(3 DOWNTO 0) := "0010";
17
     SIGNAL b tb: STD LOGIC VECTOR(3 DOWNTO 0) := "0100";
18
19
      SIGNAL c tb: STD LOGIC VECTOR(3 DOWNTO 0) := "0110";
       SIGNAL d tb: STD LOGIC VECTOR(3 DOWNTO 0) := "1000";
20
21
       SIGNAL sel tb: STD LOGIC VECTOR(1 DOWNTO 0) := "00";
22
       SIGNAL clk tb: STD LOGIC := '0';
       SIGNAL x tb: STD LOGIC VECTOR(3 DOWNTO 0);
23
       SIGNAL y tb: STD LOGIC VECTOR(3 DOWNTO 0);
24
26 --- DUT instantiation:----
    dut: reg mux PORT MAP (
28
        a => a tb,
29
        b => b tb,
30
         c => c tb,
31
         d => d tb,
32
        clk => clk tb,
33
        sel => sel tb,
34
        x => x tb,
35
         y => y_tb);
36 ---Stimuli generation:-----
     clk tb <= NOT clk tb AFTER 40ns;
37
38
      a tb <= "0011" AFTER 80ns, "0000" AFTER 640ns;
39
      b tb <= "0101" AFTER 240ns;
      c tb <= "0111" AFTER 400ns;
40
       d tb <= "1001" AFTER 560ns;
42
       sel tb <= "01" AFTER 160ns,
                "10" AFTER 320ns,
43
44
                "11" AFTER 480ns.
                "00" AFTER 640ns;
46 END ARCHITECTURE;
```

reg\_mux\_tb.vhd

## Projeto 2

- Modifique o projeto l'alterando a dimensão dos sinais de entrada (a, b, c, d), de saída (x, y) e do sinal mux (que são vetores de 4 bits) para um único bit (escalar).
- Para o projeto 2, o passo 6 (simulating de circuit with ModelSim) do tutorial deve ser desconsiderado.
- Para implementação no kit Nexys 2, realize o mapeamento dos pinos.
   No passo 7 do tutorial, desconsidere os item (b) e (e).

#### Entradas:

```
• a = G18
```

$$c = K18$$

$$sel(1) = L14$$

• 
$$sel(0) = L13$$

#### Saídas:

$$x = |14|$$

## Apresentação dos Resultados

- Implementar os projetos na ferramenta ISE e apresentar o funcionamento de cada projeto no kit Nexys2 (arquivo .BIT) durante a aula de laboratório (projeto 1 apenas simulação).
- Elaborar um relatório técnico incluindo a descrição e o desenvolvimento de cada projeto, assim como os esquemáticos RTL obtidos após a síntese. As simulações para diferentes combinações das entradas também devem ser apresentadas (todos os resultados mostrados devem ser comentados e justificados). Lembre-se de incluir no relatório os códigos do design e do testbench e resumo dos recursos lógicos utilizados.
- O trabalho deverá ser entregue pela UFPR Virtual (faça um arquivo compactado incluindo os projetos no ISE e o relatório).