
# UNIVERSIDADE FEDERAL DO PARANÁ DEPARTAMENTO DE ENGENHARIA ELÉTRICA SETOR DE TECNOLOGIA



# RIAN MARCOS SEPULVEDA VITÓRIA SLUSARZ

# MICROELETRÔNICA I - LABORATÓRIO 04

Trabalho apresentado no curso de Engenharia Elétrica para a disciplina de Microeletrônica I solicitado como requisito de avaliação parcial da disciplina.

Orientador: Prof. Dr. Sibilla Batista da Luz França.

CURITIBA

#### **RESUMO**

O presente relatório aborda o experimento realizado no quarto laboratório da disciplina de Microeletrônica I, onde foi desenvolvido um cronômetro que realiza a contagem das horas, minutos e segundos. Antes dos testes realizados em sala de aula, todos os esquemáticos foram previamente simulados na plataforma Xilinx ISE e implementados na placa XC3S500E

# 1 INTRODUÇÃO


Neste relatório, são apresentados os resultados de um laboratório prático dedicado à implementação de um cronômetro de horas, minutos e segundos utilizando linguagem de descrição de hardware VHDL e a placa FPGA XC3S500E. Além dos resultados, são detalhadas todas as etapas do projeto, incluindo simulação e teste do circuito.

# 2 FUNDAMENTAÇÃO TEÓRICA

O presente capítulo visa oferecer uma base conceitual para compreender os princípios relacionados aos temas abordados no experimento em questão. Dessa forma, serão explorados fundamentos teóricos dos FPGA (Field-Programmable Gate Arrays) e da linguagem de descrição de hardware VHDL (VHSIC Hardware Description Language), bem como também conceitos adicionais utilizados como base para elaboração do projeto.


#### 2.1 FPGA - XC3S500E:

O XC3S500E é um FPGA (Field-Programmable Gate Arrays) que pertence à família Spartan-3E da Xilinx e é conhecido por seu custo-benefício. Os arranjos de porta programável em campo (FPGAs) são dispositivos semicondutores que consistem em uma matriz de blocos lógicos configuráveis, blocos de entrada/saída, e interconexões programáveis.



O equipamento utilizado na disciplina conta com quinhentas mil portas lógicas equivalentes (LEs), conferindo a ele uma capacidade considerável para a implementação de circuitos digitais mais complexos. Essa capacidade pode ser traduzida em até 192 blocos lógicos configuráveis (CLBs) e até 4 blocos DSP (Digital Signal Processing), fazendo com que o XC3S500E seja adequado para aplicações

que requerem um processamento intensivo de sinais digitais. Além disso, o XC3S500E possui uma variedade de recursos adicionais que fazem com que ele seja versátil em diferentes contextos de aplicação, como por exemplo sua memória embutida, que proporciona armazenamento local para dados e configurações.



Sendo assim, para que o dispositivo fosse programado e configurado, foi utilizado o software Xilinx ISE (Integrated Software Environment), que permite a descrição do circuito em uma linguagem de descrição de hardware, além da síntese e implementação do design na placa.


#### 2.2 VHDL:

A linguagem VHDL (VHSIC Hardware Description Language) é uma linguagem de descrição de hardware, sendo amplamente utilizada para realizar o design de circuitos integrados e FPGAs. Com ela é possível modelar desde


pequenos componentes lógicos até sistemas mais completos, especificando suas funcionalidades, interconexões e comportamentos. Uma das principais vantagens da linguagem é sua capacidade de simulação, o que permite a verificação do funcionamento do sistema antes mesmo de sua implementação na placa.

#### 2.3 DISPLAY BCD 7 SEGMENTOS:

O display BCD de 7 segmentos é um dispositivo que exibe números decimais e é muito utilizado para diversas aplicações. Cada dígito é representado por sete segmentos separados que podem ser ligados ou desligados, formando diferentes padrões que representam números de 0 a 9. Cada um desses sete segmentos representa uma parte específica do dígito e recebe uma letra de referência, podendo ser "a", "b", "c", "d", "e", "f" e "g" conforme mostra a imagem abaixo:



Sendo assim, para que o display exiba um valor numérico, o valor decimal precisa ser convertido para sua forma binária codificada em decimal (BCD), onde cada dígito decimal será representado por quatro bits binários. Em seguida, esses valores BCD são aplicados aos segmentos correspondentes do dispositivo, acendendo ou apagando os segmentos conforme necessário para exibir o número desejado.



## 2.4 CRONÔMETRO:

Um cronômetro nada mais é que um dispositivo utilizado para a medição do tempo, permitindo a contagem de intervalos temporais. O dispositivo funciona através da marcação do tempo decorrido desde um ponto de partida (início) até o momento atual. A operação de um cronômetro tem como base um circuito interno que controla o início, pausa e reset, e normalmente os valores são cronometrados em horas, minutos e segundos, mas para esportes como Fórmula 1, por exemplo, são utilizadas também as frações de segundo. Na imagem abaixo é possível observar que, para o ranking das dez voltas mais rápidas no Grande Prêmio de Abu Dhabi, o centésimo de segundo teve papel essencial para ordenar dois ou mais pilotos cuja duração da volta foi de, por exemplo, 1 minuto e 40 segundos.

	F1® TOP 10 FASTEST LAPS	LAP: 48/55 YAS MARINA	#AbuDhabiGP
	BOTTAS	Mercedes	1:39.715
	HAMILTON	Mercedes	1:40.008
	VETTEL	Ferrari	1:40.246
	LECLERC	Ferrari	1:40.441
	VERSTAPPEN	Red Bull Racing	1:41.273
	SAINZ	McLaren	1:41.295
	RICCIARDO	Renault	1:41.357
8	KVYAT	Toro Rosso	1:42.222
	ALBON	Red Bull Racing	1:42.273
	PEREZ	Racing Point	1:42.639

#### 3 METODOLOGIA:

O presente capítulo visa explicar como foi realizado o projeto do quarto laboratório da disciplina, desenvolvido em VHDL para implementação e teste.

## 3.1 CRONÔMETRO:

Para o projeto do cronômetro, foram criados dois processos no documento principal do circuito, responsáveis pela lógica do relógio e do funcionamento dos displays, uma vez que com o kit Nexus 2 os quatro displays são interligados entre si. Esse detalhe fez com que fosse necessária a criação de um processo destinado unicamente para alternar a exibição dos displays de maneira que fosse imperceptível para o olho humano notar. Além disso, foi criado um documento auxiliar responsável pela conversão de inteiros em vetores de 7 bits.

#### 3.1.1 Códigos em VHDL:

Abaixo são descritos os trechos de código VHDL que compõem o programa principal e o auxiliar.

#### 3.1.1.1 Código principal "relogio\_module"

Para o projeto, o código em VHDL abaixo foi desenvolvido:

```
library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.NUMERIC STD.ALL;
 3
     entity relogio module is
 6
 7
        generic (freq: INTEGER := 50000; periodo: integer := 500); --50MHz e 500ms
 8
 9
         Port ( rst : in STD LOGIC;
10
                clk : in STD LOGIC;
11
                pausa : in STD LOGIC;
12
                conf : in STD LOGIC;
               dig x: out STD LOGIC VECTOR (6 downto 0);
anodo : out STD LOGIC VECTOR (3 downto 0));
13
14
15
16
     end relogio module;
17
18
19
     architecture Behavioral of relogio_module is
20
21
22
        constant max: integer := 50000000; --50 milhoes
        constant max clk: integer := 8000;
23
24
25
        component aux relogio module is
         Port ( d x: in integer;
26
                 dig_x_internal: out STD_LOGIC_VECTOR (6 downto 0)); -- display inicializa
27
     apagado
28
       end component;
29
        signal d x : integer; -- Nova variável interna para armazenar o valor de d x
3.0
31
       signal d x internal : integer; -- Nova variável interna para armazenar o valor de
     dх
32
        signal anodo aux: STD LOGIC VECTOR(3 downto 0) := "1110";
33
34
     begin
35
36
     d to dig: aux relogio module PORT MAP (d x=>d x, dig x internal=>dig x);
37
38
39
40
        --processo referente ao display
        process (clk)
41
42
43
           variable aux clk: integer := 0;
45
          begin
46
47
          if(clk'event and clk = '1') then
              aux_clk := aux_clk + 1;
48
49
              if(aux clk = max clk) then
50
                 aux clk := 0;
                 if(anodo_aux = "1110") then
anodo <= "1101";</pre>
51
52
53
                    anodo aux <= "1101";
                 elsif(anodo aux = "1101") then
54
                    anodo <= "1011";
55
```

```
anodo aux <= "1011";
 57
                  elsif(anodo aux = "1011") then
                    anodo <= "0111";
 58
                    anodo_aux <= "0111";
 59
                  elsif(anodo_aux = "0111") then
 60
                    anodo <= "1110";
 61
 62
                    anodo aux <= "1110";
                 end if:
 63
              end if;
 64
 65
           end if;
 66
 67
         end process;
 68
 69
 70
 71
         --processo referente ao relógio
 72
        process (clk, rst)
 73
 74
         --variaveis correspondentes aos displays
 75
        variable d_1: integer range 0 to 10 := 0;
 76
        variable d_2: integer range 0 to 10 := 0;
 77
         variable d 3: integer range 0 to 10 := 0;
 78
        variable d 4: integer range 0 to 10 := 0;
 79
        variable d 5: integer range 0 to 10 := 0;
 80
        variable d 6: integer range 0 to 10 := 0;
 81
 82
         variable cont: integer range 0 to max := 0;
 83
         --signal aux cont: STD LOGIC VECTOR (3 downto 0);
 84
 85
 86
           begin
 87
            --conf = '1', entao horas e minutos
 88
            if(conf = '1') then
 89
                    if (anodo aux = "1110") then
 90
 91
                       d x <= d 3;
 92
                     elsif(anodo aux = "1101") then
 93
                       d x <= d 4;
                     elsif(anodo_aux = "1011") then
 94
 95
                       d \times \leq d 5;
 96
                     elsif(anodo aux = "0111") then
 97
                       d x <= d 6;
 98
                     end if:
99
             elsif(conf = '0') then --conf = '0', entao minutos e segundos
100
                    if(anodo_aux = "1110") then
101
102
                       d x <= d 1;
                     elsif(anodo aux = "1101") then
103
104
                       d x <= d 2;
                     elsif(anodo aux = "1011") then
105
106
                       d_x \le d_3;
                     elsif(anodo aux = "0111") then
107
108
                      d x <= d 4;
109
                     end if;
110
            end if;
111
112
            if(rst = '1') then
```

```
d 1 := 0;
  113
  114
              d 2 := 0;
  115
              d 3 := 0;
  116
              d 4 := 0;
              d 5 := 0;
  117
  118
              d 6 := 0;
  119
              cont := 0;
  120
  121
              elsif(clk'event and clk = '1') then
  122
                 cont := cont + 1;
                  if(pausa = '0') then
  123
  124
                    if (cont = max) then
  125
                        d 1 := d 1 + 1;
  126
                        if(d 1 = 10) then
  127
                           d 1 := 0;
  128
                           d 2 := d 2 + 1;
                           if(d 2 = 6) then
  129
  130
                              d_1 := 0;
  131
                              d 2 := 0;
                              d 3 := d 3 + 1;
  132
                              if(d 3 = 10) then
  133
  134
                                 d 1 := 0;
  135
                                 d 2 := 0;
  136
                                 d 3 := 0;
  137
                                 d 4 := d 4 + 1;
  138
                                 if(d 4 = 6) then
  139
                                    d 1 := 0;
                                    d 2 := 0;
  140
  141
                                    d 3 := 0;
  142
                                    d 4 := 0;
                                    d 5 := d 5 + 1;
  143
                                     if(d 5 = 10) then
  144
                                       d 1 := 0;
  145
  146
                                       d 2 := 0;
                                       d 3 := 0;
  148
                                       d 4 := 0;
  149
                                       d_5 := 0;
  150
                                        d 6 := d 6 + 1;
                                        if(d 6 = 6 \text{ and } d 5 = 9) \text{ then}
  151
  152
                                           d_1 := 0;
  153
                                           d 2 := 0;
  154
                                          d 3 := 0;
  155
                                           d 4 := 0;
                                           d 5 := 0;
  156
  157
                                           d_6 := 0;
                                       end if; --d 6
  159
                                    end if; --d 5
  160
                                 end if; --d 4
  161
                              end if; --d 3
                           end if; --d 2
  163
                       end if; --d 1
                    end if; --cont
  164
  165
                 end if; --pausa
  166
              end if; --rst e elsif
  167
  168
           end process;
170
171
172
      end Behavioral;
```


No trecho de código referente ao display, duas variáveis auxiliares tiveram que ser utilizadas, sendo elas *aux\_clk* para o clock, e *anodo\_aux* para o anodo. Dessa forma, toda vez que ocorre uma borda de subida no sinal de clock, o contador *aux\_clk* é incrementado. Assim que *aux\_clk* atinge seu valor máximo (nesse caso,

oito mil), o contador é resetado e o vetor *anodo* de 4 bits (responsável pela ativação dos displays) assume uma nova sequência de bits, bem como também seu auxiliar *anodo\_aux*. Uma vez que não é possível comparar o estado atual de *anodo* com uma sequência de bits, a variável *anodo\_aux* é utilizada para esse fim, na intenção de que *anodo* seja alterado e outro display passe a mostrar o dígito em questão.

O trecho de código onde d x é alterado será explicado mais abaixo, juntamente com a lógica do componente aux\_relogio\_module. Já o trecho de código do processo do relógio é responsável por atualizar os valores referentes às dezenas e unidades das horas, minutos e segundos, onde cada variável declarada corresponde a cada uma dessas atribuições, sendo d\_1 responsável pela unidade dos segundos, e d 6 responsável pela dezena da hora. Além disso, a variável cont também foi utilizada para a contar o número de ciclos de clock. Caso rst esteja em nível lógico alto, todas as variáveis são zeradas. Caso contrário, se ocorrer uma borda de subida do clock, o contador cont é incrementado. Se o sinal de pausa (pausa) estiver baixo, o relógio continua a contar normalmente. Quando o contador atinge o valor máximo (neste caso, cinquenta milhões), os contadores dos dígitos são atualizados de acordo com o tempo decorrido. Para as unidades de tempo, toda vez que d\_1, d\_3 e d\_5 são iguais a 10, então eles próprios e os contadores anteriores a eles são zerados, enquanto o contador imediatamente posterior a cada um é incrementado em um. Para as dezenas, o mesmo processo ocorre quando d 2, d 4 e d 6 são iguais a 6. No projeto em questão, esses valores (10 e 6) foram utilizados devido ao fato das variáveis terem sido declaradas como variable ao invés de signal. Caso a comparação fosse com o número 9, por exemplo, o display "pularia" a exibição do dígito 9 e mostraria o número 0 no lugar.

Para o projeto, foi considerado o limite máximo de contagem do cronômetro em 59 horas, 59 minutos e 59 segundos. Dessa maneira, assim que o cronômetro atinge esse valor, todos os displays são zerados.

É importante destacar que todos os contadores dos dígitos continuam atuando simultaneamente, mesmo que não estejam sendo exibidos nos 4 displays, conforme demonstra a figura abaixo, onde a hora não é mostrada no display, mas continua sendo incrementada:



## 3.1.1.2 Código do componente "aux\_relogio\_module":

```
1 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 3
    entity aux relogio module is
 4
 5
 6
        Port ( d x : in integer;
          dig_x_internal : out STD_LOGIC_VECTOR (6 downto 0) := "11111111");
 7
 8
 9
    end aux relogio module;
10
11
    architecture Behavioral of aux relogio module is
12
13 begin
14
           dig_x_internal \le "0000001" when d_x = 0 else
15
           "1001111" when d_x = 1 else
16
           "0010010" when dx = 2 else
17
           "0000110" when dx = 3 else
18
           "1001100" when dx = 4 else
19
           "0100100" when d_x = 5 else
20
          "01000000" when d x = 6 else
21
          "0001111" when dx = 7 else
22
          "0000000" when d x = 8 else
23
           "0000100" when d_x = 9 else
24
25
           "11111111";
26
27 end Behavioral;
```

O componente aux\_relogio\_module é declarado no início do programa e serve como auxiliar para o sistema de exibição do relógio, onde d\_x é uma entrada genérica que recebe contadores de d\_1 a d\_6, e dig\_x uma saída de 7 bits que como padrão tem todos os segmentos do display apagados. Com base no sinal conf, é definido se os displays mostrarão as horas e os minutos (conf em nível alto), ou os minutos e os segundos (conf em nível baixo). Além disso, d\_x assumirá o valor de algum contador de dígitos específico de acordo com o estado atual de anodo. Por exemplo, caso conf esteja em nível lógico baixo e o estado de anodo seja "1110",


 $d_x$  irá assumir o inteiro armazenado em  $d_1$ , contador responsável pela unidade dos segundos.

#### 3.1.2 Esquema de pinos e esquemáticos:

A figura abaixo representa o esquema de pinos utilizado:

```
1 NET "pausa" LOC = "G18";
 2 NET "rst" LOC = "H18";
 3 NET "conf" LOC = "K18";
 4 NET "clk" LOC = "B8";
 5 NET "anodo(0)" LOC = "F17";
 6 NET "anodo(1)" LOC = "H17";
 7 NET "anodo(2)" LOC = "C18";
8 NET "anodo(3)" LOC = "F15";
9 NET "dig x(6)" LOC = "L18";
10 NET "dig x(5)" LOC = "F18";
NET "dig_x(4)" LOC = "D17";
12 NET "dig x(3)" LOC = "D16";
13 NET "dig x(2)" LOC = "G14";
14 NET "dig x(1)" LOC = "J17";
15 NET "dig x(0)" LOC = "H14";
16
```

Além disso, o esquemático RTL (Register Transfer Logic) abaixo representa o comportamento do circuito digital a nível de registro:



#### 3.1.3 Teste:


Após o desenvolvimento do código e atribuição dos pinos, um *test bench* foi criado a fim de validar o comportamento do hardware descrito em VHDL, para que fosse possível simular seu funcionamento antes mesmo da implementação física na placa.

```
1 LIBRARY ieee;
   2 USE ieee.std logic 1164.ALL;
   4
      ENTITY relogio_module_tb IS
   5 END relogio_module_tb;
   6
      ARCHITECTURE behavior OF relogio_module_tb IS
   7
   8
   9
           -- Component Declaration for the Unit Under Test (UUT)
  10
           COMPONENT relogio_module
           PORT (
  11
                rst : IN std_logic;
  12
                 clk : IN std logic;
  13
                 pausa : IN std logic;
  14
                 conf : IN std_logic;
dig_x : OUT std_logic_vector(6 downto 0);
anodo : OUT std_logic_vector(3 downto 0)
  15
  16
  17
  18
  19
          END COMPONENT;
  20
           --Inputs
  21
           signal rst : std_logic := '0';
signal clk : std_logic := '0';
  22
  23
           signal pausa : std_logic := '0';
  24
           signal conf : std_logic := '0';
  25
  26
  27
           --Outputs
           signal dig x : std logic vector(6 downto 0);
  28
           signal anodo : std_logic_vector(3 downto 0);
  29
  30
           -- Clock period definitions
  31
           constant clk_period : time := 10 ns;
  32
  33
           -- Counter values for simulation
  34
```


```
-- Counter values for simulation
34
       signal d_1 : integer range 0 to 10 := 0;
35
       signal d_2 : integer range 0 to 10 := 0;
36
37
        signal d_3 : integer range 0 to 10 := 0;
        signal d4 : integer range 0 to 10 := 0;
38
       signal d_5 : integer range 0 to 10 := 0;
39
       signal d 6 : integer range 0 to 10 := 0;
40
41
42 BEGIN
43
44
        -- Instantiate the Unit Under Test (UUT)
       uut: relogio_module PORT MAP (
45
             rst => rst,
46
             clk => clk,
47
             pausa => pausa,
48
             conf => conf,
49
50
             dig_x => dig_x,
51
              anodo => anodo
52
53
       -- Clock process definitions
54
        clk_process :process
55
56
       begin
          clk <= '0';
57
            wait for clk period/2;
58
           clk <= '1';
59
           wait for clk_period/2;
60
       end process;
61
62
63
        -- Stimulus process
        stim_proc: process
64
       begin
65
66
        -- Simulation of counter values
67
```

```
-- Simulation of counter values
            for i in 0 to 599 loop
68
69
                d 1 \le i \mod 10;
                d_2 <= (i / 10) mod 6;
70
                d 3 <= (i / 60) mod 10;
71
                d_4 <= (i / 600) mod 6;
72
                d_5 <= (i / 3600) mod 10;
73
                d 6 <= (i / 36000) mod 6;
                wait for clk period;
75
76
            end loop;
77
            -- Wait for simulation to end
78
79
            wait;
        end process;
81
   END;
82
83
```


Quando diferentes combinações de entradas são inseridas, os resultados abaixo podem ser obtidos:



Podemos observar que quando d\_1 assume o valor "9" o display a esquerda dele "d\_2" assume o valor "1", representando então 10 segundos. Na Figura abaixo é possível observar que quando o d\_1 volta a fazer a contagem, o d\_2 ainda se mantém no valor "1" até que o d\_1 chegue novamente em "9"



o mesmo se repete para os demais displays, como exemplo é possível observar abaixo o d\_3 assumindo valor "1", representando 1 minuto



Abaixo é possível notar que o valor do d\_3 se mantém em 1 até que d\_2 e d\_1 cheguem ao seus respectivos valores de 5 e 9.

Com base no gráfico da simulação e validação executada diretamente na XC3S500E, podemos concluir que o relógio construído em VHDL funciona adequadamente, atendendo aos requisitos estabelecidos.

## 3.1.4 Utilização do dispositivo e considerações:

Abaixo é possível observar o resumo dos recursos lógicos utilizados:

			relogio_module Project Sta	atus (05	/06/2024 - 18	:27:19)					
Project File: relogio_mo		module.xise		Parser Errors:				No Errors			
Module Name: relogio_mo		odule J		[mpleme	mplementation State:				Synthesized		
Target Device: xc3s500e-5		5fg320		• Errors:			No Errors				
Product Version: ISE 14.7				• Warnings:			32 Warnings (1 new)				
Design Goal: Balanced				• Routing Results:							
Design Strategy: Xilinx Defa		ult (unlocked)		•1	• Timing Constraints:						
Environment:	tings		• F	• Final Timing Score:							
		De	vice Utilization Summary (e	stimated	l values)					1	
Logic Utilization	Used			vailable Utilizati			on				
Number of Slices	117			4656					2		
Number of Slice Flip Flops	94			9312			14				
Number of 4 input LUTs	202			9312			29				
Number of bonded IOBs	15			232			69				
Number of GCLKs	1			1 24			41				
			Detailed Repor	ts						1	
Report Name	Status		Generated		Errors	Warnings		Infos			
Synthesis Report	Current		seg 6. mai 18:27:17 2024		0	32 Warnings	32 Warnings (1 new)		3 Infos (0 new)		
Translation Report	Out of Date	sex 3. mai 17:10:25 2024			0	0	0		0		
Map Report	Out of Date	sex 3. mai 17:10:28 2024			0	1 Warning (	1 Warning (0 new)		2 Infos (0 new)		
<u>Place and Route Report</u> Out of Date		sex 3. mai 17:10:36 2024			0 0			2 Infos (0 new)			
Power Report											
Post-PAR Static Timing Report Out of Date			sex 3. mai 17:10:39 2024		0	0		6 Infos	(0 new)		
Bitgen Report Out of Date			sex 3. mai 17:10:52 2024		0	1 Warning (	new)	0			

## 4 RESULTADOS E CONCLUSÃO:

O projeto de desenvolvimento do cronômetro de horas, minutos e segundos teve como base os conceitos vistos nos laboratórios anteriores e os resultados obtidos foram satisfatórios. Mesmo exibindo quatro dos seis parâmetros definidos (dezenas e unidades de horas, minutos e segundos), o cronômetro se mostrou acurado, visto que ao trocar o nível lógico de *conf* o cronômetro mostrou estar incrementando todos os parâmetros simultaneamente. Além disso, ao pausar e retomar a contagem, o dispositivo obteve sucesso ao retomar de onde parou. Nesse projeto, a linguagem VHDL foi utilizada também para escrever o test bench, permitindo com que fosse possível perceber os erros no meio do processo e corrigi-los antes de implementar o programa na placa.

Dessa maneira, os resultados obtidos nos projetos do laboratório demonstram a aplicação prática dos conceitos teóricos estudados, bem como também a importância da simulação dos sistemas antes da implementação desses.

# 5 REFERÊNCIA:

França, S. B. L. (Prof. Dr.). (2024). Aulas de Microeletrônica 1, ministradas pela Prof. Dr. Sibilla Batista da Luz França. UFPR.