# ESCUELA SUPERIOR POLITÉCNICA DEL LITORAL Facultad de Ingeniería en Electricidad y Computación



# LABORATORIO DE SISTEMAS DIGITALES II

Paralelo del laboratorio: 101

**Avance Final de Proyecto** 

Tema de Proyecto: Ordenamiento de Datos por Método de Burbuja de Fertilizantes para el Campo Agricultor

Presentado por:

Ricardo Andrés Romero Baldeon Gabriel Alfredo Sancho Vera

Profesor:

Dr. Víctor Manuel Asanza Armijos

Ayudante:

Carlos Villamar

GUAYAQUIL - ECUADOR II TÉRMINO 2022

# Contenido

CAPÍTULO	0.1	3
1. Int	roducción	3
1.1.	Introducción	3
CAPÍTULO	) 2	5
2. Ob	ojetivos	5
2.1.	Objetivo General	5
2.2.	Objetivos específicos	5
CAPÍTULO	3	6
3. De	escripción	6
3.1.	Descripción del problema	6
3.2.	Descripción de la propuesta escogida	6
3.3.	Diagrama de Bloques	7
3.4.	Diagrama ASM	8
3.5.	Asignación de Pines	9
CAPÍTULO	) 4	11
4. Ap	olicaciones a futuro	11
CAPÍTULO	) 5	12
5. Co	onclusiones y recomendaciones	12
5.1.	Conclusiones	12
5.2	Pecomendaciones	12

#### 1. Introducción

#### 1.1. Introducción

El ordenamiento de datos en simplicidad es colocar información de una manera específica basándose en un criterio de ordenamiento con el fin de facilitar la búsqueda en los registros, el ordenamiento de datos no solamente ayuda a mostrar información de una manera específica debido a esto permite ahorrar recursos como lo es la cantidad de tiempo requerida para ordenarlos manualmente, permitiendo analizar grandes cantidades de datos para su uso.

Como parte de la solución para la selección de fertilizantes se implementaron circuitos sincrónicos que trabajaron con lógica positiva, donde se leerán los datos recolectados de varios fertilizantes utilizados en los cultivos más comunes que existen en el Ecuador. La base de datos constara de 317 datos de los cuales solo se tomara una muestra de los primeros 50 datos para ordenarlos de manera descendente para mostrar la eficiencia de cada fertilizante al omento de utilizarlo.

```
procedimiento DeLaBurbuja (a_0, a_1, a_2, ..., a_{(n-1)})

para i \leftarrow 1 hasta n hacer

para j \leftarrow 0 hasta n-2 hacer

si a_{(j)} > a_{(j+1)} entonces

aux \leftarrow a_{(j)}
a_{(j)} \leftarrow a_{(j+1)}
a_{(j+1)} \leftarrow aux

fin si

fin para

fin para

fin procedimiento
```

Ilustración 1. Pseudocódigo del Tipo de Ordenamiento a Utilizar.

## 1.2. Antecedentes




Ilustración 2. Ejemplo de ordenamiento de datos en una memoria RAM

Para la propuesta de proyecto se utilizaron las bases de un problema de ordenamiento de RAM que se encontraba en el repositorio de GITHUB, el cual se utilizó como guía para desarrollar el proyecto.

## 2. Objetivos

## 2.1. Objetivo General

Ordenar datos numéricos que se encuentran almacenados en una memoria RAM utilizando el método burbuja implementando un circuito digital en un software de simulación para para aplicarlo en la vida real utilizando una tarjeta programable y el circuito esquemático implementado en una protoboard.

## 2.2. Objetivos específicos

- Diseñar un sistema digital que permita ordenar los elementos de la RAM de mayor a menor en el menor tiempo posible.
- Mostrar los datos ordenados de la base de datos por medio de la implementación de 2 displays de 7 segmentos que representaran la eficiencia.
- Optimizar lo más posible dentro de la implementación del programa en general.

#### 3. Descripción

#### 3.1. Descripción del problema


Para el proyecto propuesto se necesita realizar un ordenamiento de datos que está cargado en una memoria RAM donde el ordenamiento se ejecutara de mayor a menor dependiendo de los datos que se encuentren cargados en la RAM, cuyos datos están en un rango de 99 hasta 65 que representado en cantidad de bits seria de 6.

Se trabajó con una base de datos que contenía distintas características de los fertilizantes, en la cual solo se escogió la eficiencia. El ordenamiento de mayor a menor se realizara en base a esta variable.

## 3.2. Descripción de la propuesta escogida

Se procedió a utilizar la RAM que se encuentra en el GITHUB pero se tuvo problemas en el momento de la ejecución ya que no lograba ordenar para solucionar esto se utilizó la RAM proporcionada por en el IP CATALOG pero existía un retraso en el ciclo del reloj, logramos volver a la RAM del GITHUB y para solucionar el problema del ordenamiento agregamos una señal de CLOCK de 50MHz para que coincida con las señales y poder realizar el proceso de ordenamiento.

## 3.3. Diagrama de Bloques




**Contador:** Este bloque realizara el recorrido de los datos registrados para empezar el ordenamiento.

**Comparador de Señal:** Compara el dato de eficiencia de eficiencia en la posición actual con el dato siguiente, su salida determinara cuando se produce el ordenamiento.

**Memoria RAM:** Se utilizara una memoria RAM, donde contendrá los datos de eficiencia de los fertilizantes para posteriormente con el contador realizar el recorrido para ordenar los datos.

**Display:** Representa los displays donde se mostraran los datos ordenados.

# 3.4. Diagrama ASM



#### 1era Parte:

Se presiona el botón Start para dar inicio a la secuencia en caso de presionarlo otra vez existe un anti rebote.

#### 2da Parte:

Proceso de guardar en los registros de sostenimiento el dato de la posición actual y la posición siguiente.

#### 3era Parte:

Comparación entre los valores para realizar el intercambio o la lectura de los datos.

#### 4ta Parte:

Comparación donde se indicará si el recorrido termino de ordenar los datos en caso de no ser así seguirá recorriendo hasta terminar, en caso de que termine se preguntara si el contador "i" ya llego a su final si llega a ser este el caso se mostraran los resultados en los displays.

### 3.5. Asignación de Pines

Se utilizó para la implementación la tarjeta DE-10-Nano de la familia Cyclone V.





Ilustración 3. Tarjeta de Desarrollo para el Proyecto

#### Los pines a utilizar fueron:



uni_led[6]	Output	PIN_AA13	4A	B4A_NO	PIN_AA13	3.3-V LVTTL
uni_led[5]	Output	PIN_E8	8A	B8A_NO	PIN_E8	3.3-V LVTTL
uni_led[4]	Output	PIN_D11	8A	B8A_NO	PIN_D11	3.3-V LVTTL
uni_led[3]	Output	PIN_AH13	4A	B4A_NO	PIN_AH13	3.3-V LVTTL
uni_led[2]	Output	PIN_AH14	4A	B4A_NO	PIN_AH14	3.3-V LVTTL
uni_led[1]	Output	PIN_AH3	3B	B3B_NO	PIN_AH3	3.3-V LVTTL
uni_led[0]	Output	PIN AG14	4A	B4A NO	PIN AG14	3.3-V LVTTL

Ilustración 4.Lista de Asignación de Pines

# Se utilizó la hilera GPIO 0 (JP1)




Ilustración 5.FPGA DE10-Nano




Ilustración 6. GPIO 0

#### 4. Aplicaciones a futuro

- Una mejora que se puede realizar es implementar la posibilidad de que se pueda ingresar los propios datos por el usuario y al no importar cuando se ingrese ya que debido a que la RAM realiza el proceso de ordenamiento se mostraran los números ordenados con los nuevos datos ingresados.
- Una aplicación al futuro podría ser que no solamente se reciba los datos de eficiencia sino también de cantidad o mostrar la calidad mediante letras siendo: "A" de alta calidad, "B" calidad aceptable, "C" calidad media, "D" baja calidad.
- Adicionando también que se pueda realizar un conteo especifico de cuantas son de alta calidad, de calidad aceptable y así sucesivamente para saber si la base de datos cuenta con información que será útil ya que para el sector agricultor siempre se buscara una mejor calidad.

#### 5. Conclusiones y recomendaciones

#### 5.1. Conclusiones

- Se diseñó un sistema digital para obtener la solución desea a la problemática planteada implementando el ordenamiento de burbuja, para que el usuario pueda ordenar los datos de eficiencia de los fertilizantes de mayor a menor.
- Se logró ordenar los datos de mayor a menor y presentarlos mediante displays de 7 segmentos en el menor tiempo posible.

#### 5.2. Recomendaciones

- En el momento de la implementación tener una sección para cada elemento a utilizar, una sección para las botoneras, una sección de leds y otras de estados que no se choquen entre si ya que al momento de conectar el bus de datos pueden unirse los cables y realizar el proceso puede ser complicado.
- Asignar un switch de la DE10-Nano como clock para que este en subida y no tener que ingresar el clock manual mente mediante botoneras

#### Anexos

Links al Repositorio de Github con todos los códigos empleados y vídeo de sustentación:

https://github.com/RicRomBald/PROYECTO-FINAL-SD2 https://youtu.be/hCLq9N2mrcl




Ilustración 7. Protoboard con Circuito Implementado




Ilustración 8. Circuito Implementado con FPGA