

# Estimação em Tempo Real de Fasores Harmônicos com Banco de Filtros Flat-Top em FPGA usando Soft-Core<sup>\*</sup>

Ricardo Rodrigues Rapozo<sup>\*</sup> Vinicius Ribeiro da Silva<sup>\*</sup>  
Victor Valadares de Moraes<sup>\*</sup> Leandro Rodrigues Manso Silva<sup>\*</sup>  
Carlos Augusto Duque<sup>\*</sup>

<sup>\*</sup> Departamento de Engenharia Elétrica, Universidade Federal de Juiz de Fora, MG, Brasil (e-mails: ricardo.rapozo@estudante.ufjf.br, vinicius.ribeiro@estudante.ufjf.br, victor.moraes@ufjf.br).

**Abstract:** This paper presents an architecture for real-time harmonic phasor estimation based on a Flat-Top filter bank with polyphase decomposition, implemented on FPGA using a multicore approach with soft-core processors. The solution combines dynamic resampling via B-spline interpolation and zero-crossing frequency estimation, enabling the synchronous extraction of the fundamental component and odd harmonics up to the 49th order with low computational complexity, making it suitable for embedded and edge computing platforms. Validation through simulations according to the IEC/IEEE 60255-118-1:2018 standard showed low TVE values under steady-state and modulation conditions, and performance still compatible with monitoring applications under frequency ramp scenarios. The results highlight the potential of the proposed architecture for synchronized harmonic monitoring in modern power systems.

**Resumo:** Este artigo apresenta uma arquitetura para estimação de fasores harmônicos em tempo real baseada em banco de filtros Flat-Top com decomposição polifásica, implementada em FPGA com abordagem multicore e processadores soft-core. A solução combina reamostragem dinâmica por interpolação B-spline e estimação de frequência por cruzamento por zero, permitindo a extração síncrona da componente fundamental e de harmônicos ímpares até a 49ª ordem com baixa complexidade computacional, adequada a plataformas embarcadas e computação de borda. A validação por simulações conforme a norma IEC/IEEE 60255-118-1:2018 demonstrou baixos valores de TVE em condições estacionárias e de modulação, e desempenho ainda compatível com aplicações de monitoramento em cenários de rampa de frequência. Os resultados evidenciam o potencial da arquitetura para monitoramento harmônico sincronizado em sistemas elétricos modernos.

**Keywords:** Harmonic Phasor Estimation, FPGA, Flat-Top Filter Bank, Polyphase Decomposition.

**Palavras-chaves:** Estimação de Fasores Harmônicos, FPGA, Banco de Filtros Flat-Top, Decomposição Polifásica.

## 1. INTRODUÇÃO

O monitoramento e a medição em Sistemas Elétricos de Potência (SEP) tradicionalmente têm dependido de tecnologias convencionais que oferecem desempenho satisfatório para funções operacionais e de proteção básicas. No entanto, o rápido crescimento da demanda por eletricidade, combinado com a crescente penetração de fontes renováveis intermitentes e geração distribuída, aumentou significativamente a complexidade do sistema, tornando os SEP mais dinâmicos e difíceis de monitorar. Como resultado, técnicas avançadas para supervisão em tempo real, controle e gerenciamento confiável do sistema tornaram-se essenciais para garantir a estabilidade e resiliência da rede.

Sistemas de supervisão convencionais, como o SCADA, fornecem medições elétricas e estados operacionais, porém

sua baixa resolução temporal tipicamente de vários segundos restringe seu uso à análise em regime permanente e dificulta a captura de fenômenos dinâmicos rápidos (Phadke and Thorp, 2017). Embora técnicas de estimação baseadas em modelos possam ser aplicadas, elas costumam apresentar alto custo computacional e robustez limitada. Os Sistemas de Medição de Área Ampla (WAMS), baseados em fasores sincronizados, ampliaram significativamente a observabilidade dos SEP. As Unidades de Medição Fasorial (PMUs) realizam medições sincronizadas de tensões e correntes em locais geograficamente dispersos usando referência de tempo comum (GPS), integradas a PDCs para agregação e gerenciamento dos dados. Esses sistemas possibilitam monitoramento quase em tempo real de oscilações eletromecânicas, estabilidade angular e qualidade de energia, sendo fundamentais para o desenvolvimento de *smart grids* (IEEE, 2011).

Embora as PMUs estejam bem estabelecidas em sistemas de transmissão (von Meier et al., 2017; Phadke and Thorp, 2017), sua extensão para redes de distribuição e para a estimação sincronizada de fasores harmônicos ainda apresenta desafios significativos: PMUs convencionais são custosas, limitando a implantação em larga escala em sistemas de distribuição e motivando o desenvolvimento de soluções embarcadas de baixo custo. Além disso, as redes de distribuição são mais suscetíveis à distorção harmônica, ruído de medição e variações rápidas de carga, exigindo algoritmos de estimação com maior robustez. Ademais, a estimação sincronizada de fasores harmônicos é particularmente desafiadora devido aos erros de fase em ordens harmônicas mais altas, que são exacerbados por ruído, desvios da frequência fundamental e limitações inerentes aos filtros de extração. Apesar desses desafios, os sincrofases harmônicos oferecem um potencial substancial para aplicações como estimação de estado harmônico, localização de fontes de distorção, coordenação de filtros ativos e monitoramento de qualidade de energia (de Oliveira et al., 2018; Delgado de Melo et al., 2016).

A norma IEC 60255-118-1:2018 (IEC and IEEE, 2018) padroniza o desempenho de PMUs para sincrofases, frequência e ROCOF, mas não contempla HPMUs. Isso ocorre porque aplicações com fasores harmônicos ainda estão em desenvolvimento e sua estimação, sobretudo sob ruído e condições não estacionárias, permanece um desafio técnico significativo.

A maioria das metodologias de estimação de fasores harmônicos baseia-se no projeto de bancos de filtros (Zečević and Krstajić, 2021; Radulović et al., 2020). Sob variações harmônicas dinâmicas, essas abordagens exigem o redesenho dos filtros à medida que a frequência varia, o que torna o custo computacional elevado e frequentemente proibitivo para aplicações em tempo real. Como alternativa, pode-se projetar um interpolador capaz de reamostrar dinamicamente o sinal, conforme proposto em (Aleixo et al., 2022).

Dentro desse contexto, o presente trabalho propõe a implementação em Field and Programmable Gate Arrays (FPGA) de um algoritmo de estimação de fasores harmônicos baseado na técnica de interpolação proposta em (Aleixo et al., 2022) e no banco de filtros Flat-Top proposto em (Duda et al., 2020). A implementação será realizada utilizando processadores soft-core, e a técnica de decomposição polifásica será empregada para reduzir o custo computacional do banco de filtros.

O restante do artigo está dividido da seguinte forma: a Seção 2 apresenta o método de estimação de fasores harmônicos utilizado no artigo; a Seção 3 detalha a implementação em FPGA; a Seção 4 mostra os resultados obtidos e a Seção 5 traz as conclusões do trabalho.

## 2. ESTIMAÇÃO DE FASORES HARMÔNICOS: B-SPLINE + BANCO DE FILTROS FLAT-TOP

### 2.1 Estimação de Fasores Harmônicos

A Figura 1 apresenta um fluxograma das operações realizadas pelo método de estimação de fasores harmônicos utilizado neste trabalho.




Figura 1. Fluxograma do Estimação de Fasores Harmônicos (HPE).

### 2.2 Estimação da Frequência

Os parâmetros de entrada do interpolador são o sinal de entrada e a sua frequência fundamental. Para a estimação dessa frequência, foi empregada uma versão adaptada do algoritmo de Cruzamento por Zero (ZC), escolhida devido ao seu baixo custo computacional, simplicidade de implementação e elevada eficiência em aplicações em tempo real. Inicialmente, o sinal de entrada é submetido a uma etapa de filtragem passa-faixa centrada na frequência fundamental, com o objetivo de atenuar componentes harmônicas, inter-harmônicas e ruído de medição. Essa etapa é essencial para aumentar a robustez do processo de detecção dos instantes de cruzamento por zero.

Uma vez obtido o sinal filtrado, a estimação da frequência é realizada com base na teoria de cruzamento por zero (Ribeiro et al., 2013). O método consiste em identificar os instantes de cruzamento por zero e calcular o intervalo de tempo entre cruzamentos consecutivos. A partir desses intervalos, é possível estimar o período instantâneo do sinal e, conseqüentemente, sua frequência fundamental. Para aumentar a precisão da estimação, a versão adaptada do algoritmo emprega interpolação linear entre amostras adjacentes ao ponto de cruzamento, reduzindo o erro associado à discretização temporal. Além disso, técnicas de suavização temporal podem ser aplicadas à sequência de estimativas de período, mitigando variações espúrias e ruído residual.

### 2.3 Interpolador B-spline

O processo de interpolação utilizado é baseado no interpolador B-spline com pré-filtragem, conforme descrito em (Aleixo et al., 2022). Esse algoritmo utiliza funções spline cúbicas, que apresentam características desejáveis para a reamostragem dinâmica de sinais elétricos. O estágio de pré-filtro é fundamental para compensar uma característica inerente a esse tipo de interpolação: como o B-spline não passa necessariamente pelos valores originais dos nós, ele introduz um erro de suavização no sinal interpolado. Esse efeito pode ser mitigado pela aplicação de um pré-filtro adequado ou, alternativamente, por uma formulação baseada em mínimos quadrados.

Na implementação proposta, o interpolador é realizado por meio da estrutura de Farrow, também apresentada em (Aleixo et al., 2022). Essa estrutura permite implementar filtros de atraso fracionário variável de forma eficiente, o que é essencial para a reamostragem não uniforme requerida pelo processo de sincronização temporal. A estrutura de Farrow expressa o filtro interpolador como uma combi-

nação polinomial de subfiltros de coeficientes fixos, sendo o parâmetro fracionário de atraso aplicado apenas como coeficiente do polinômio. Dessa forma, evita-se o redesenho contínuo do filtro para cada novo valor de atraso, reduzindo significativamente o custo computacional e tornando a arquitetura especialmente adequada para implementação em hardware.

#### 2.4 Banco de Filtros Flat-top

Dentre os métodos de estimação de fasores harmônicos reportados na literatura, aqueles baseados em bancos de filtros FIR Flat Top (Duda et al., 2020) têm mostrado resultados promissores, mas exigem um alto custo computacional para implementação. Este tipo de filtro é particularmente atraente devido à sua resposta de magnitude muito plana em torno da frequência central e sua alta atenuação fora da banda de passagem. Além disso, sua característica de fase linear é uma propriedade importante para a estimação de fasores harmônicos, pois preserva as informações de fase do sinal.

De forma a reduzir o custo computacional da implementação do banco de filtros, este trabalho utiliza a técnica da decomposição polifásica como descrito em (Luiz et al., 2024). O filtro base  $H_0(z)$  selecionado para a decomposição e subsequente implementação do banco de filtros é um filtro FIR Flat Top. Contudo, é importante enfatizar que a técnica proposta permite o uso de qualquer filtro base, seja FIR ou IIR.

A técnica de decomposição polifásica (Vaidyanathan, 2006; Mitra and Kuo, 2006) representou um marco importante no campo do processamento de sinais, pois possibilitou a simplificação de resultados teóricos complexos e reduziu significativamente o esforço computacional necessário para a implementação de filtros de decimação/interpolação e bancos de filtros, tanto de taxa única quanto multitaxa. A decomposição polifásica permite particionar um filtro em subfiltros, conhecidos como componentes polifásicos. Detalhes sobre a implementação do banco de filtros polifásico para estimação de fasores harmônicos podem ser encontrados em (Luiz et al., 2024). Neste artigo, apresenta-se apenas a estrutura final da implementação utilizada no HPE proposto.

A representação polifásica do banco de filtros é escrita como:

$$H(z) = \sum_{l=0}^{M-1} z^{-l} E_l(z^M) \quad (1)$$

onde:  $E_l(z) = \sum_{n=-\infty}^{\infty} h(Mn+l)(n)z^{-n} \quad 0 \leq l \leq M-1$ .

Esta representação também é conhecida como polifásica do Tipo 1 e é válida para qualquer filtro FIR ou IIR, seja causal ou não causal. A 2 mostra o diagrama de blocos da implementação do banco de filtros utilizando a decomposição polifásica.

Em termos de complexidade computacional, considere a implementação direta de um banco de filtros uniforme. Nesse caso, são necessárias  $N \times M$  multiplicações por amostra de saída do banco, onde  $N$  é o número de coeficientes




Figura 2. Implementação polifásica do banco de filtros.

do filtro protótipo e  $M$  o número de canais. Quando a decomposição polifásica é empregada, a filtragem passa a ser realizada a uma taxa reduzida, e a implementação pode ser estruturada por meio de uma FFT de  $M$  pontos, resultando em aproximadamente  $N + M \log_2 M$  multiplicações. Assim, o custo computacional é significativamente reduzido.

Como exemplo, neste trabalho utiliza-se um filtro protótipo Flat-Top com  $4N_{\text{ppc}}$  coeficientes, sendo  $N_{\text{ppc}} = 256$ , e um fator de decimação  $M = 256$ . Assim, o filtro possui  $N = 4N_{\text{ppc}} = 1024$  coeficientes. Na implementação direta, seriam necessárias  $N \times M = 1024 \times 256 = 262144$  multiplicações para produzir uma amostra de saída em todos os canais do banco de filtros. Em contrapartida, utilizando a estrutura polifásica, são necessárias aproximadamente  $N + M \log_2(M) = 1024 + 256 \log_2(256) = 1024 + 2048 = 3072$  multiplicações, o que representa uma redução de aproximadamente 98,8%.

Além disso, em muitas aplicações, as saídas do banco de filtros podem ser decimadas por um fator  $M$ , uma vez que a largura de banda de cada sub-banda é aproximadamente  $M$  vezes menor que a do sinal de entrada, permitindo processamento adicional em taxa reduzida.

### 3. IMPLEMENTAÇÃO EM FPGA

Para a validação experimental do método proposto, uma arquitetura de hardware dedicada foi implementada em uma FPGA. Visando otimizar a utilização de recursos lógicos e preservar a flexibilidade arquitetônica, adotou-se uma estratégia *multicore* baseada em processadores *soft-core* como descrito em (Kapisch et al., 2026). A Figura 3 mostra os principais blocos e suas interconexões.




Figura 3. Estrutura de hardware desenvolvida para implementar o banco de filtros em uma FPGA.

A arquitetura geral do sistema é organizada em dois estágios de processamento sequenciais, dispostos em uma configuração de *pipeline* e interconectados através de *buffers* de desacoplamento do tipo FIFO. O primeiro processador, denominado SAPHO 1 realiza a estimação da frequência e a interpolação B-Spline, enquanto o segundo processador, SAPHO 2, implementa o banco de filtros.

### 3.1 Processador SAPHO 1

O processador SAPHO 1 realiza interpolação do sinal, convertendo o sinal de entrada  $x[n]$ , amostrado a uma taxa fixa  $f_s$ , em um sinal reamostrado  $x_i[k]$  sincronizado com sua frequência fundamental.

Inicialmente, o sinal de entrada é processado por um filtro passa-baixas para atenuar harmônicos de alta frequência e ruídos, evitando assim detecções espúrias. Em seguida, um algoritmo de detecção de cruzamento por zero (*zero-crossing*) identifica os instantes precisos de transição de polaridade para estimar o período instantâneo da rede. Para aumentar a robustez contra *jitter* de medição e flutuações naturais, a frequência estimada  $\hat{f}$  é suavizada por meio de um filtro de média móvel, garantindo uma atualização estável dos parâmetros de reamostragem antes do cálculo de interpolação.

Com base em  $\hat{f}$ , o sistema realiza a reamostragem para manter um número fixo de amostras por ciclo. Um interpolador cúbico B-Spline foi implementado utilizando uma Estrutura de Farrow de terceira ordem, a qual permite o cálculo de amostras em instantes fracionários arbitrários sem a necessidade de recálculo dinâmico dos coeficientes. Um estágio de pré-filtragem IIR compensa a atenuação em altas frequências inerente à função base B-Spline. O controle de amostragem é gerenciado por um acumulador de fase, cujo incremento de passo é ajustado dinamicamente pela razão entre a frequência nominal do sistema ( $f_0$ ) e a frequência instantânea estimada ( $\hat{f}$ ).

### 3.2 Interface de Desacoplamento e Sincronização (FIFOs)

Devido aos distintos regimes de operação dos núcleos, faz-se necessária uma interface de desacoplamento. Enquanto o interpolador SAPHO 1 gera amostras  $x_i[k]$  em um fluxo contínuo e aperiódico (dependente da frequência da rede), o estágio de análise espectral SAPHO 2, por trabalhar um processamento multitaxa (processo de decimação) apresenta uma característica de tempo de processamento não uniforme, necessitando de um tempo maior de processamento a cada  $M$  amostras do sinal  $x_i$ .

Duas memórias FIFO viabilizam essa operação concorrente: a FIFO de Sinal armazena as amostras interpoladas, permitindo que o SAPHO 1 gerando novos dados enquanto o SAPHO 2 está realizando o processamento das amostras anteriores. Simultaneamente, a FIFO de Frequência armazena a frequência instantânea associada a cada amostra do sinal, assegurando o alinhamento temporal preciso para a subsequente correção fasorial.

### 3.3 Processador: SAPHO 2

O processador SAPHO 2 consome os dados provenientes das FIFOs para realizar a extração dos fasores harmônicos por meio de um banco de filtros de análise implementado via decomposição polifásica, conforme ilustrado na Figura 2. Após a aquisição das amostras  $x[n]$ , o sinal é distribuído por um comutador e por uma cadeia de atrasos  $z^{-1}$ , formando os ramos polifásicos do sistema.

Cada ramo é submetido a uma operação de decimação por  $M$  seguida da filtragem por um dos componentes

polifásicos do filtro protótipo Flat-Top, representados por  $E_0(z), E_1(z), \dots, E_{M-1}(z)$ . Essa organização corresponde à forma típica de um banco de filtros uniforme em estrutura polifásica, na qual a filtragem ocorre já em taxa reduzida, diminuindo significativamente a complexidade computacional quando comparada à implementação direta.

As saídas dos filtros polifásicos alimentam uma IFFT de  $M = 256$  pontos. Nessa arquitetura, a IFFT atua como um banco de moduladores que realiza a translação em frequência da resposta do filtro protótipo para os centros das sub-bandas, produzindo simultaneamente as saídas  $v_0[n], v_1[n], \dots, v_{M-1}[n]$ . Essa estrutura proporciona a estimação dos fasores dos componentes harmônicos de interesse.

## 4. RESULTADOS E DISCUSSÕES

Para validar a implementação do método em FPGA, são apresentados resultados de simulação funcional do hardware desenvolvido. Foram realizados testes em quatro cenários definidos pela norma IEC 60255-118-1:2018 (IEC and IEEE, 2018): frequência off-nominal, rampa de frequência, modulação AM e modulação PM. Todos os ensaios consideraram a presença de harmônicos ímpares até a ordem 49, com amplitude igual a 5% da amplitude da componente fundamental.

Para a avaliação dos resultados, utilizou-se a métrica *Total Vector Error* (TVE). Como não há normatização específica para os limites de erro dos componentes harmônicos, adotou-se o limite estabelecido para a componente fundamental como referência para a avaliação de todos os harmônicos.

### 4.1 Frequência Off-Nominal

Para o cenário *off-nominal*, foram gerados sinais de teste com frequências fundamentais de 55, 57, 59, 61, 63 e 65 Hz e amplitude harmônica de 5% em relação à componente fundamental. A Figura 4 apresenta os valores de TVE médio (em laranja) e TVE máximo (em azul) por componente harmônica, considerando todas as frequências avaliadas.




Figura 4. Valores máximo e médio de TVE por componente harmônica para os cenários de frequência fora do nominal (*off-nominal*).

Observa-se que, para todos os harmônicos analisados (do 1º ao 49º), os valores de TVE permaneceram abaixo do limite de 1% adotado como referência normativa, evidenciando a eficácia da etapa de interpolação e correção temporal na redução dos erros de estimação, mesmo nos

harmônicos de ordem mais elevada, que tendem a ser mais sensíveis a desvios de frequência.

#### 4.2 Rampa de Frequência

O teste de rampa de frequência, previsto pela norma IEC 60255-118-1, avalia o comportamento do estimador fasorial diante de um sinal cuja frequência varia continuamente de forma linear ao longo do tempo. Esse ensaio é particularmente importante porque representa uma condição dinâmica típica de sistemas elétricos de potência, na qual a frequência se desloca da nominal de forma sustentada, e por isso costuma ser um dos testes mais exigentes entre os definidos pela norma. A Figura 5 mostra o TVE máximo e médio por componente harmônica no teste de rampa.




Figura 5. TVE máximo e médio por componente harmônica para o teste de rampa. A linha tracejada indica o limite normativo de 1%.

Diferentemente do teste off-nominal, apresentou erros máximos dentro dos limites estabelecidos pela norma, o ensaio de rampa de frequência apresentou crescimento aproximadamente linear do TVE com a ordem harmônica, atingindo valores máximos próximos de 1,75% nos harmônicos de ordem mais elevada. Vale ressaltar que apesar do erro máximo ultrapassar o limite de 1%, o TVE médio atingiu o limite máximo apenas para o harmônico de ordem 49.

Uma possível explicação para esse comportamento está associada à implementação em tempo real do interpolador sob aritmética de precisão finita. Nessa arquitetura, a frequência estimada é quantizada e posteriormente utilizada para controlar o processo de reamostragem dinâmica. Pequenos erros introduzidos pelo truncamento ou arredondamento dessa frequência podem se acumular ao longo do tempo, resultando em um desvio progressivo no posicionamento temporal das amostras reamostradas. Em cenários de rampa de frequência, esse efeito tende a se tornar mais pronunciado, pois a frequência varia continuamente e o erro de quantização passa a atuar de forma cumulativa.

Esse desalinhamento temporal se traduz principalmente em erro de fase, cujo impacto cresce com a ordem harmônica, justificando o aumento aproximadamente linear do TVE observado nos resultados. Assim, torna-se necessária uma investigação mais aprofundada do impacto da aritmética finita na implementação do interpolador, visando avaliar a possível acumulação de erro decorrente do truncamento da frequência estimada e propor estratégias de mitigação.

#### 4.3 Modulações

Para avaliar o desempenho do estimador proposto diante de sinais com variações dinâmicas de amplitude e fase, foram realizados testes com sinais contendo Modulação de Amplitude (AM) e Modulação de Fase (PM). Conforme sugerido pela norma IEC 60255-118-1, as frequências de modulação utilizadas foram  $f_m \in \{0,2; 5,0\}$  Hz, com amplitude de modulação igual a 0,1. Os sinais de teste foram gerados com amplitude harmônica correspondente a 5% da componente fundamental e relação sinal-ruído (SNR) de 100 dB. Para esse tipo de cenário, a norma estabelece um limite máximo de TVE de 3%.

A Figura 6 apresenta os valores de TVE máximo e TVE médio por componente harmônica para os sinais com modulação AM, considerando as duas frequências de modulação avaliadas.




Figura 6. Valores máximo e médio de TVE por componente harmônica para sinais com modulação de amplitude (AM), com frequências de modulação de 0,2 Hz e 5,0 Hz.

Observa-se que, para todos os 25 harmônicos ímpares analisados (do 1º ao 49º), os valores de TVE permaneceram significativamente abaixo do limite de 3% estabelecido pela norma, com valores máximos da ordem de 0,07%. Esse resultado evidencia que a resposta de magnitude plana em torno da frequência central do filtro Flat-Top permite estimar adequadamente as componentes harmônicas e suas respectivas componentes laterais de modulação, sem introduzir distorções significativas na estimação fasorial. Além disso, nota-se que a variação da frequência de modulação entre 0,2 Hz e 5,0 Hz não produziu diferenças expressivas nos valores de TVE, indicando a robustez do método proposto frente a diferentes taxas de modulação de amplitude.

A Figura 7 apresenta os resultados correspondentes para os sinais com modulação de fase (PM). De forma análoga ao caso AM, todos os valores de TVE obtidos mantiveram-se bem abaixo do limite normativo de 3%, com valores máximos próximos a 0,09%.

Em ambos os cenários de modulação, os resultados obtidos demonstram que a metodologia proposta, baseada no banco de filtros Flat Top com decomposição polifásica, atende com ampla margem os requisitos de desempenho sugeridos pela norma para sinais com modulação, reforçando a viabilidade da arquitetura para aplicações em tempo real.




Figura 7. Valores máximo e médio de TVE por componente harmônica para sinais com modulação de fase (PM), com frequências de modulação de 0,2 Hz e 5,0 Hz.

## 5. CONCLUSÃO

Este trabalho apresentou uma arquitetura eficiente para estimação de fasores harmônicos em tempo real baseada em banco de filtros Flat-Top com decomposição polifásica, implementada em FPGA por meio de uma abordagem multicore com processadores soft-core.

Os resultados demonstraram que o método proposto atende aos requisitos de desempenho em condições off-nominal e em cenários com modulações de amplitude e fase, mantendo o TVE significativamente abaixo dos limites de referência. Além disso, a utilização da decomposição polifásica proporcionou uma redução expressiva da complexidade computacional, viabilizando sua aplicação em sistemas embarcados e em cenários de computação de borda.

No teste de rampa de frequência, observou-se maior erro em harmônicos de ordem elevada, possivelmente devido à implementação em tempo real do interpolador com aritmética de precisão finita. A quantização da frequência estimada pode introduzir erros que se acumulam ao longo do tempo, causando desalinhamento progressivo das amostras reamostradas, efeito mais evidente quando a frequência varia continuamente.

Como trabalhos futuros, propõe-se aprofundar a análise do interpolador em cenários de rampa, investigar técnicas de aumento da precisão numérica e estratégias de compensação de erro, além de validar experimentalmente a implementação em FPGA em laboratório e com sinais reais de sistemas elétricos de potência.

## AGRADECIMENTOS

Os autores agradecem à UFJF, ao CNPq, à CAPES e à FAPMIG, que financiaram este trabalho.

## REFERÊNCIAS

Aleixo, R.R., Lomar, T.S., Silva, L.R.M., Monteiro, H.L.M., and Duque, C.A. (2022). Real-time b-spline interpolation for harmonic phasor estimation in power systems. *IEEE Transactions on Instrumentation and Measurement*, 71, 1–9. doi:10.1109/TIM.2022.3175054.

de Oliveira, B.C., Pereira, J.L., de O. Alves, G., Melo, I.D., de Souza, M.A., and Garcia, P.A.

(2018). Decentralized three-phase distribution system static state estimation based on phasor measurement units. *Electric Power Systems Research*, 160, 327–336. doi:https://doi.org/10.1016/j.epsr.2018.03.010. URL https://www.sciencedirect.com/science/article/pii/S0378779618300828.

Delgado de Melo, I., Rezende Pereira, J.L., Variz, A.M., and Oliveira, B.C. (2016). Harmonic state estimation for distribution systems based on synchrophasors. In *2016 IEEE 16th International Conference on Environment and Electrical Engineering (EEEIC)*, 1–6. doi:10.1109/EEEIC.2016.7555590.

Duda, K., Zieliński, T.P., Bień, A., and Barczentewicz, S.H. (2020). Harmonic phasor estimation with flat-top fir filter. *IEEE Transactions on Instrumentation and Measurement*, 69(5), 2039–2047. doi:10.1109/TIM.2019.2918370.

IEC and IEEE (2018). Iec/ieee 60255-118-1:2018 - measuring relays and protection equipment - part 118-1: Synchrophasor for power systems - measurements. Technical report, International Electrotechnical Commission (IEC) and Institute of Electrical and Electronics Engineers (IEEE). URL https://standards.ieee.org/. Norma Internacional.

IEEE (2011). Ieee standard for synchrophasor measurements for power systems. *IEEE Std C37.118.1-2011 (Revision of IEEE Std C37.118-2005)*, 1–61. doi:10.1109/IEEESTD.2011.6111219.

Kapisch, E.B., Aguiar, M.S., de Andrade Filho, L.M., and Silva, L.R.M. (2026). Sapho—scalable-architecture processor for hardware optimization: An fpga customizable implementation approach. *IEEE Access*, 14, 6820–6832. doi:10.1109/ACCESS.2026.3652855.

Luiz, M.M., Silva, L.R.M., Duque, C.A., and Ribeiro, P.F. (2024). Harmonic phasor estimation based on flat-top filter bank using polyphase decomposition. In *2024 IEEE Power Energy Society General Meeting (PESGM)*, 1–5. doi:10.1109/PESGM51994.2024.10689013.

Mitra, S.K. and Kuo, Y. (2006). *Digital signal processing: a computer-based approach*, volume 2. McGraw-Hill New York.

Phadke, A. and Thorp, J. (2017). *Synchronized Phasor Measurements and Their Applications*. doi:10.1007/978-3-319-50584-8.

Radulović, M., Zečević, v., and Krstajić, B. (2020). Dynamic phasor estimation by symmetric taylor weighted least square filter. *IEEE Transactions on Power Delivery*, 35(2), 828–836. doi:10.1109/TPWRD.2019.2929246.

Ribeiro, P., Duque, C., {Da Silveira}, P., and Cerqueira, A. (2013). *Power systems signal processing for smart grids*. Wiley, United States. doi:10.1002/9781118639283.

Vaidyanathan, P.P. (2006). *Multirate systems and filter banks*. Pearson Education India.

von Meier, A., Stewart, E., McEachern, A., Andersen, M., and Mehrmanesh, L. (2017). Precision micro-synchrophasors for distribution systems: A summary of applications. *IEEE Transactions on Smart Grid*, 8(6), 2926–2936. doi:10.1109/TSG.2017.2720543.

Zečević, v. and Krstajić, B. (2021). Dynamic harmonic phasor estimation by adaptive taylor-based bandpass filter. *IEEE Transactions on Instrumentation and Measurement*, 70, 1–9. doi:10.1109/TIM.2020.3016708.