

Plano de escrita da dissertação

Estimação de fasores harmônicos em tempo real com Zero Crossing, interpolação B-Spline, banco de filtros Flat-Top polifásico e implementação em FPGA.

Método + FPGA

Banco polifásico

B-Spline

SAPHO

Validação IEC/IEEE

Contribuição principal

Método de estimação harmônica em tempo real.

Validação prática

Arquitetura FPGA como prova de viabilidade.


Cuidado

Não tratar timing como Fmax final sem SDC.

1. Diagnóstico do estado atual

Resumo direto

O projeto já tem base técnica suficiente para iniciar a escrita da dissertação. O foco deve ser método + validação em FPGA. A parte de FPGA deve ser apresentada como arquitetura e evidência funcional, não como fechamento definitivo de timing.



Ideia central: sincronizar a estimação harmônica em tempo real com frequência variável e viabilizar a arquitetura em FPGA.

Bloco	Estado atual	Como usar na dissertação
Código Python	DSPEPS.py concentra as funções principais. principal_Naiara.py monta o fluxo completo. sinaisIEC60255_118.py gera os testes.	Serve como base da Metodologia e dos Resultados. Descrever o fluxo e usar os scripts para reproduzir os cenários.
Diagrama do projeto	projeto.excalidraw mostra o pipeline, atrasos, filtros, ZC, B-Spline e banco polifásico.	Serve como figura-guia da metodologia. Recriar em versão limpa para o Capítulo 3.
Artigo base	conference_101719.tex já cobre introdução, banco Flat-Top, decomposição polifásica, HPE, FPGA e resultados.	Reaproveitar como ponto de partida, expandindo para linguagem de dissertação.
FPGA	Há proc_interp, proc_banco, SAPHOHDL, TopLevel e relatórios Quartus.	Usar como capítulo próprio, destacando arquitetura, divisão entre processadores e FIFOs.
Timing Quartus	Há slack negativo e projeto sem HPE.sdc.	Não prometer Fmax final. Escrever como limitação atual e trabalho futuro.

Cuidado com o repositório

O worktree está sujo. Há arquivos modificados e não rastreados. Não faça reset cego. Antes de qualquer mudança grande, salvar uma cópia ou criar uma branch de organização.

2. Mensagem central da dissertação

Tese narrativa

A contribuição principal é um método de estimação de fatores harmônicos em tempo real que combina rastreamento de frequência por ZCD, reamostragem/interpolação B-Spline e banco de filtros Flat-Top polifásico. A implementação em FPGA entra como validação arquitetural e prova de viabilidade prática.

Elemento	Papel no texto	Frase-base para guiar a escrita
ZCD adaptado	Rastrear variação de frequência e fornecer base temporal para reamostragem.	O ZCD fornece a frequência instantânea usada para adaptar a etapa de reamostragem.
Interpolação B-Spline	Reconstruir ou reamostrar o sinal em instantes adequados.	A interpolação B-Spline reduz o erro causado pelo desalinhamento temporal em condições dinâmicas.
Banco Flat-Top polifásico	Extraí componentes harmônicas com menor custo computacional.	A decomposição polifásica permite implementar o banco de filtros de forma mais eficiente.
FPGA/SAPHO	Mostrar que a estrutura pode ser mapeada em hardware.	A divisão em soft-cores permite separar sincronização/reamostragem e análise espectral.
Ensaio IEC/IEEE	Organizar validação: off-nominal, rampa, AM e PM.	Os testes são usados como referência metodológica, com extensão para harmônicos.

O texto deve evitar parecer apenas uma implementação. A dissertação precisa mostrar uma sequência lógica: problema de frequência dinâmica, necessidade de sincronização, proposta de reamostragem, extração harmônica eficiente e validação em software/hardware.

3. Estrutura recomendada dos capítulos

Capítulo	Função	Conteúdo mínimo
Capítulo 1 - Introdução	Contextualizar PMUs, fatores harmônicos, condições dinâmicas e motivação para hardware em tempo real.	Problema, motivação, hipótese, objetivos, contribuições e organização do texto.
Capítulo 2 - Fundamentação teórica	Dar base para o leitor entender o método.	Fatores, TVE, erro de magnitude/fase, ZC, interpolação B-Spline, filtros Flat-Top, decomposição polifásica, FPGA/soft-core.
Capítulo 3 - Metodologia proposta	Capítulo mais importante. Explicar o pipeline completo.	Geração de sinais, estimação de frequência, reamostragem B-Spline, banco polifásico, extração harmônica e métricas.
Capítulo 4 - Implementação em FPGA	Mostrar como o método foi dividido em hardware.	SAPHO 1, SAPHO 2, FIFO, TopLevel, fluxo de dados, recursos Quartus e limitações de timing.
Capítulo 5 - Resultados e discussão	Apresentar validações por cenário.	Off-nominal, rampa, AM, PM, TVE, erro de magnitude, erro de fase, análise crítica e comparação software/hardware.
Capítulo 6 - Conclusão	Fechar contribuição e limitações.	Resumo dos achados, limitações atuais, próximas etapas, fechamento de timing e expansão normativa.

4. Ordem prática de escrita

A melhor ordem não é começar pela Introdução. Primeiro escreva o que já está mais concreto no projeto.



Ordem	Escrever	Por quê
1	Capítulo 3 - Metodologia	É o centro da dissertação e já está refletido nos códigos e no diagrama.
2	Capítulo 4 - FPGA	A arquitetura já existe no repositório. Precisa ser descrita com cuidado e sem prometer timing final.
3	Capítulo 2 - Fundamentação	Depois da metodologia, fica claro qual teoria realmente precisa entrar.
4	Capítulo 1 - Introdução	A introdução fica melhor quando as contribuições já estão claras.
5	Capítulo 5 - Resultados	Depende de figuras, tabelas e critérios de validação consolidados.
6	Conclusão	Deve ser escrita por último, com base no que foi realmente demonstrado.

Regra de escrita

Sempre que escrever uma seção, responda três perguntas: qual problema esta seção resolve? qual arquivo/figura/código comprova isso? qual resultado ou argumento será usado depois?

5. Plano detalhado por capítulo

Capítulo 3 - Metodologia proposta

- Abrir com uma visão geral do pipeline completo.
- Explicar a geração dos sinais de teste e os cenários: off-nominal, rampa de frequência, modulação AM e modulação PM.
- Descrever o ZCD adaptado, incluindo a interpolação do instante de cruzamento e a alteração para meio ciclo em rampa.
- Explicar o pré-filtro e a média móvel usados para estabilizar a frequência estimada.
- Descrever o interpolador B-Spline e o papel do pré-filtro B-Spline.
- Apresentar o banco Flat-Top polifásico e como ele se conecta à extração harmônica.
- Fechar com as métricas: TVE, erro de magnitude e erro de fase.

Capítulo 4 - Implementação em FPGA

- Começar com a motivação da implementação em FPGA: paralelismo, tempo real e custo computacional.
- Apresentar a divisão em dois processadores: proc_interp e proc_banco.
- Explicar o papel do SAPHO 1 na sincronização/reamostragem e do SAPHO 2 na análise espectral.
- Mostrar a comunicação por FIFO e o TopLevel.
- Apresentar recursos utilizados: logic elements, registradores e memória.
- Inserir uma subseção explícita de limitações: projeto sem SDC, timing não fechado e slack negativo.

Capítulo 5 - Resultados e discussão

- Organizar os resultados por ensaio, não por arquivo de código.
- Para cada ensaio, mostrar sinal/frequência, fasor estimado, erro de magnitude, erro de fase e TVE.
- Separar resultados de software e de FPGA, se ainda não houver equivalência completa.
- Discutir os efeitos de frequência dinâmica, atraso de grupo, pré-filtros e descarte de amostras.
- Não esconder limitações. Use-as para justificar trabalhos futuros.

6. Mapa entre arquivos e texto da dissertação

Arquivo ou pasta	Usar em qual parte?	O que extrair
Python/python_interpolador/DSP EPS.py	Cap. 3	Funções do pipeline: ZCD, B-Spline, banco Flat-Top, banco polifásico e tendência/filtro.
Python/python_interpolador/principal_Naiara.py	Cap. 3 e 5	Fluxo completo, correção de fase, cálculo de erros e TVE.
Python/python_interpolador/sinaisIEC60255_118.py	Cap. 3 e 5	Definição dos cenários de validação.
Python/python_interpolador/projeto.excalidraw	Cap. 3 e 4	Figura principal da arquitetura e anotações sobre atrasos, filtros e ZC.
Docs/ICHQP2026_Ricardo/conferece_101719.tex	Cap. 1, 2, 3, 4 e 5	Texto-base, equações, descrição do método e figuras já maduras.
proc_interp e proc_banco	Cap. 4	Descrição da divisão dos processadores e fluxo interno.
SAPHOHDL e TopLevel	Cap. 4	Arquitetura de integração, soft-core, FIFO e módulos HDL.
quartus/output_files	Cap. 4	Uso de recursos. Timing apenas como estado atual, não como resultado final.

Figura principal que falta

Transforme o projeto.excalidraw em uma figura limpa para a dissertação: Entrada -> ZCD -> frequência filtrada -> B-Spline -> banco polifásico -> fasores harmônicos -> métricas. Essa figura pode guiar todo o Capítulo 3.

7. Checklist antes de escrever cada seção

Item	Pergunta de controle
Fonte	Qual arquivo, figura ou resultado sustenta esta seção?
Termos	Estou usando sempre os mesmos nomes: ZCD, B-Spline, banco Flat-Top polifásico, SAPHO?
Escopo	Estou falando de harmônicos sem prometer que a norma define todos os limites para harmônicos?
FPGA	Estou separando arquitetura/viabilidade de fechamento final de timing?
Resultados	Cada gráfico tem métrica clara: TVE, magnitude, fase ou frequência?
Contribuição	A seção reforça a contribuição principal ou apenas descreve implementação?

Próximo passo recomendado

Comece escrevendo o Capítulo 3 com uma figura geral do pipeline. Depois escreva uma subseção para cada bloco do método. Só depois transforme o artigo-base em fundamentação e introdução.

8. Frases úteis para começar a escrita

Uso	Frase inicial
-----	---------------

Abertura da metodologia	A metodologia proposta é composta por uma cadeia de processamento voltada à estimação de fasores harmônicos sob condições dinâmicas de frequência.
ZCD	A etapa de rastreamento de frequência utiliza um detector de cruzamento por zero adaptado, no qual o instante de cruzamento é refinado por interpolação.
B-Spline	A reamostragem baseada em interpolação B-Spline é empregada para reduzir o desalinhamento temporal entre as amostras do sinal e a base de estimação fasorial.
Banco polifásico	O banco de filtros Flat-Top em estrutura polifásica é utilizado para reduzir o custo computacional da extração harmônica.
FPGA	A implementação em FPGA foi organizada em blocos funcionais, separando a etapa de sincronização/reamostragem da etapa de análise espectral.
Limitação de timing	Os resultados de síntese indicam uso de recursos compatível com a arquitetura proposta, porém o fechamento de timing depende da inclusão de restrições temporais adequadas.

RESUMO FINAL

Este plano organiza a dissertação em torno de uma narrativa simples: existe um problema de estimação harmônica em condições dinâmicas; o método proposto combina sincronização por ZCD, reamostragem B-Spline e banco Flat-Top polifásico; a implementação em FPGA demonstra viabilidade arquitetural; os resultados devem validar o método por ensaio e por métrica.