



Microtecnología y  
Sistemas Embebidos

# Instituto Politécnico Nacional

## Centro de Investigación en Computación

Lenguajes de descripción de hardware

### Tarea 1 - Sumadores

PROFESOR:

M. EN C. OSVALDO ESPINOZA SOSA

POR:

ING. RICARDO ALDAIR TIRADO TORRES

CIUDAD DE MÉXICO, 14 DE MARZO DE 2024

# Tabla de contenido

1. Objetivos	2
2. Sumador con acarreo de entrada	3
3. Sumador completo	5
4. Sumador/restador	7
5. Conclusiones	9
6. Anexos	11
6.1. Descripciones del hardware . . . . .	11
6.2. Bancos de pruebas ( <i>Test Benches</i> ) . . . . .	14

# 1. Objetivos

- Aprender acerca de los elementos básicos en los lenguajes de descripción, como lo son los comentarios, las palabras reservadas, los números y bases numéricas y los operadores lógicos, aritméticos y relacionales.
- Entender la operación de concatenación y su importancia en operaciones como la suma.
- Aplicar los conocimientos anteriores para la generación de circuitos combinatorios como el sumador con acarreo de entrada, el sumador completo y el sumador/restador.

## 2. Sumador con acarreo de entrada

### Actividad 1

Completar el código de la lámina 10 para implementar el sumador con acarreo de entrada (*Ci*) y compilar. Usar el visor RTL para verificar cómo se implementa dicho sumador. ¿Cuántos sumadores se utilizan? Utilizar los dos lenguajes.

La visualización RTL del sumador con acarreo de entrada en VHDL se muestra en la Figura 1 y en Verilog en la Figura 2. Como se observa, si se realiza una descripción por comportamiento, el entorno utiliza dos instancias de sumadores de 2 entradas, ya que en el primero realiza la suma de A y B (ambos de 8 bits), mientras que el segundo sumador realiza la operación entre el resultado anterior y el acarreo de entrada (nótese que al ser el acarreo de entrada de un solo bit, pone los otros 7 bits restantes en cero con GND). Las simulaciones para el código en VHDL se visualizan en la Figura 3 en base binaria y en la Figura 4 en base decimal. En cambio, las simulaciones para el código en Verilog se visualizan en la Figura 5 en base binaria y en la Figura 6 en base decimal. Cabe resaltar que los valores utilizados para los bancos de pruebas fueron obtenidos de un generador de números aleatorios entre 0 y 255 [1].




Figura 1: Diagrama RTL del sumador con acarreo de entrada en VHDL.




Figura 2: Diagrama RTL del sumador con acarreo de entrada en Verilog.




Figura 3: Simulación del sumador con acarreo de entrada en VHDL con el visor de formas de onda de ModelSim (Base binaria).




Figura 4: Simulación del sumador con acarreo de entrada en VHDL con el visor de formas de onda de ModelSim (Base decimal).




Figura 5: Simulación del sumador con acarreo de entrada en Verilog con el visor de formas de onda de ModelSim (Base binaria).




Figura 6: Simulación del sumador con acarreo de entrada en Verilog con el visor de formas de onda de ModelSim (Base decimal).

### 3. Sumador completo

#### Actividad 2

Codificar el sumador completo (con acarreo de entrada y acarreo de salida) indicado en la lámina 11, en los dos lenguajes y compilar. Alguno presenta algún error durante la compilación. ¿Cómo se soluciona el problema?

Se presenta un error en VHDL, como se observa en la Figura 7, esto surge debido a que se necesita que los operandos sean del mismo tamaño que la variable en donde se almacenará el resultado. Para solucionarlo, únicamente se necesita concatenar un bit, en bajo, en la posición más significativa de ambos operandos. Este error no sucede con Verilog, ya que el propio lenguaje concatena el bit faltante automáticamente.

```
✖ 10344 VHDL expression error at Full_Adder_VHDL.vhd(18): expression has 8 elements, but must have 9 elements
✖ 12153 Can't elaborate top-level user hierarchy
✖ Quartus Prime Analysis & Synthesis was unsuccessful. 2 errors, 1 warning
✖ 293001 Quartus Prime Full Compilation was unsuccessful. 4 errors, 1 warning
```

Figura 7: Error obtenido al utilizar el código de la lámina 11 sin modificar.

La visualización RTL del sumador completo en VHDL se muestra en la Figura 8 y en Verilog en la Figura 9. Las simulaciones para el código en VHDL se visualizan en la Figura 10 en base binaria y en la Figura 11 en base decimal. En cambio, las simulaciones para el código en Verilog se visualizan en la Figura 12 en base binaria y en la Figura 13 en base decimal. Los valores empleados son los mismos que los de la Actividad 1.




Figura 8: Diagrama RTL del sumador completo en VHDL.




Figura 9: Diagrama RTL del sumador completo en Verilog.




Figura 10: Simulación del sumador completo en VHDL con el visor de formas de onda de ModelSim (Base binaria).




Figura 11: Simulación del sumador completo en VHDL con el visor de formas de onda de ModelSim (Base decimal).




Figura 12: Simulación del sumador completo en Verilog con el visor de formas de onda de ModelSim (Base binaria).




Figura 13: Simulación del sumador completo en Verilog con el visor de formas de onda de ModelSim (Base decimal).

## 4. Sumador/restador

### Actividad 3

Codificar el sumador/restador presentado en la lámina 12 y verificar como se implementa utilizando el visor RTL.

La visualización RTL del sumador/restador en VHDL se muestra en la Figura 14 y en Verilog en la Figura 15. Como se observa, la implementación del sumador/restador se hace utilizando un multiplexor que selecciona la salida deseada con la variable C. Las simulaciones para el código en VHDL se visualizan en la Figura 16 en base binaria y en la Figura 17 en base decimal. En cambio, las simulaciones para el código en Verilog se visualizan en la Figura 18 en base binaria y en la Figura 19 en base decimal. Los valores empleados son los mismos que los de la Actividad 1.




Figura 14: Diagrama RTL del sumador/restador en VHDL.






Figura 15: Diagrama RTL del sumador/restador en Verilog.




Figura 16: Simulación del sumador/restador en VHDL con el visor de formas de onda de ModelSim (Base binaria).




Figura 17: Simulación del sumador/restador en VHDL con el visor de formas de onda de ModelSim (Base decimal).




Figura 18: Simulación del sumador/restador en Verilog con el visor de formas de onda de ModelSim (Base binaria).




Figura 19: Simulación del sumador/restador en Verilog con el visor de formas de onda de ModelSim (Base decimal).

## 5. Conclusiones

En conclusión, se implementaron los 3 circuitos en ambos lenguajes de manera exitosa.

Para el sumador con acarreo de entrada, se implementó la descripción por comportamiento, usando el operador aritmético “+” y con el visor RTL se entendió como es que el lenguaje interpreta la suma de más de dos variables de entrada.

Para el sumador completo, se comprendió como es que se debe manipular la concatenación para realizar una correcta descripción de operaciones (en este caso, la suma con acarreo de salida) y evitar errores en el tamaño de las variables utilizadas.

Para el sumador/restador, se utilizaron las sentencias *if-else-then* para generar un multiplexor, el cual selecciona que resultado visualizar en la salida, con una variable de control evaluada en las sentencias mencionadas.

En los Anexos se pueden encontrar los códigos implementados junto con sus respectivos bancos de pruebas.

## Referencias

- [1] PiliApp, “Generador de números aleatorios,” <https://es.piliapp.com/random/number/>.

## 6. Anexos

### 6.1. Descripciones del hardware

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.std_logic_arith.all;
4 use ieee.std_logic_unsigned.all;
5
6 entity Adder_Cin_VHDL is
7   port( Cin : in  std_logic;
8         A, B : in  std_logic_VECTOR(7 downto 0);
9         Sum : out std_logic_VECTOR(7 downto 0));
10 end Adder_Cin_VHDL;
11
12 architecture behavior of Adder_Cin_VHDL is
13 begin
14   Sum <= A + B + Cin;
15 end behavior;
```

Programa 1: Descripción en VHDL de un sumador de 8 bits con acarreo de entrada.

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.std_logic_arith.all;
4 use ieee.std_logic_unsigned.all;
5
6 entity Full_Adder_VHDL is
7   port( Cin : in  std_logic;
8         A, B : in  std_logic_vector(7 downto 0);
9         Sum : out std_logic_vector(7 downto 0);
10        Cout : out std_logic);
11 end Full_Adder_VHDL;
12
13 architecture behavior of Full_Adder_VHDL is
14   signal Temp : std_logic_vector(8 downto 0);
15 begin
16   process(A, B, Cin)
17   begin
18     Temp <= ('0' & A) + ('0' & B) + Cin;
19   end process;
20   Sum <= Temp(7 downto 0);
```

```

21 Cout <= Temp(8);
22 end behavior;

```

Programa 2: Descripción en VHDL de un sumador completo de 8 bits.

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6 entity Adder_Subtractor_VHDL is
7     Port ( C      : in std_logic;
8           A, B    : in std_logic_vector(7 downto 0);
9           Total   : out std_logic_vector(8 downto 0)
10        );
11 end Adder_Subtractor_VHDL;
12
13 architecture Behavioral of Adder_Subtractor_VHDL is
14 begin
15     process(A, B, C)
16     begin
17         if (C = '0') then
18             Total <= ('0' & A) + ('0' & B);
19         else
20             Total <= ('0' & A) - ('0' & B);
21         end if;
22     end process;
23 end Behavioral;

```

Programa 3: Descripción en VHDL de un sumador-restador de 8 bits.

```

1 module Adder_Cin_Verilog(
2     input    Cin,
3     input    [7:0] A,
4     input    [7:0] B,
5     output   [7:0] Sum
6 );
7
8     assign Sum = A + B + Cin;
9
10 endmodule

```

Programa 4: Descripción en Verilog de un sumador de 8 bits con acarreo de entrada.

```

1 module Full_Adder_Verilog (
2     input    Cin,
3     input    [7:0] A,
4     input    [7:0] B,
5     output   [7:0] Sum,
6     output   Cout
7 );
8
9 reg [8:0] Temp;
10 always @(Cin, A, B)
11 begin
12     Temp <= A + B + Cin;
13 end
14 assign Sum  = Temp[7:0];
15 assign Cout = Temp[8];
16
17 endmodule

```

Programa 5: Descripción en Verilog de un sumador completo de 8 bits.

```

1 module Adder_Subtractor_Verilog(
2     input  C,
3     input  [7:0] A,
4     input  [7:0] B,
5     output reg [8:0] Total
6 );
7
8 always @(A, B, C)
9 begin
10     if(!C)
11         Total <= {1'b0, A} + {1'b0, B};
12     else
13         Total <= {1'b0, A} - {1'b0, B};
14 end
15
16 endmodule

```

Programa 6: Descripción en Verilog de un sumador-restador de 8 bits.

## 6.2. Bancos de pruebas (*Test Benches*)

```
1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3 use ieee.std_logic_arith.all;
4 use ieee.std_logic_unsigned.all;
5
6 ENTITY Adder_Cin_VHDL_vhd_tst IS
7 END Adder_Cin_VHDL_vhd_tst;
8
9 ARCHITECTURE Adder_Cin_VHDL_arch OF Adder_Cin_VHDL_vhd_tst IS
10 SIGNAL Cin : STD_LOGIC:= '0';
11 SIGNAL A : STD_LOGIC_VECTOR(7 downto 0) := "00000000";
12 SIGNAL B : STD_LOGIC_VECTOR(7 downto 0) := "00000000";
13 SIGNAL Sum : STD_LOGIC_VECTOR(7 downto 0);
14 COMPONENT Adder_Cin_VHDL
15 PORT (
16     Cin : IN STD_LOGIC;
17     A : IN STD_LOGIC_VECTOR(7 downto 0);
18     B : IN STD_LOGIC_VECTOR(7 downto 0);
19     Sum : OUT STD_LOGIC_VECTOR(7 downto 0)
20 );
21 END COMPONENT;
22 BEGIN
23 i1 : Adder_Cin_VHDL
24 PORT MAP (
25     Cin => Cin,
26     A => A,
27     B => B,
28     Sum => Sum
29 );
30
31 init : PROCESS
32 BEGIN
33     WAIT;
34 END PROCESS init;
35
36 always : PROCESS
37 BEGIN
38     WAIT FOR 50ns;
39     Cin <= '0'; A <= "10000111"; B <= "11001110"; -- 135 + 206
40     WAIT FOR 50ns;
41     Cin <= '0'; A <= "01111010"; B <= "00110100"; -- 122 + 52
42     WAIT FOR 50ns;
43     Cin <= '0'; A <= "10110010"; B <= "00010010"; -- 178 + 18
```

```

44 WAIT FOR 50ns;
45 Cin <= '0'; A <= "10101010"; B <= "01110011"; -- 170 + 115
46 WAIT FOR 50ns;
47 Cin <= '0'; A <= "00010111"; B <= "01001101"; -- 23 + 77
48 WAIT FOR 50ns;
49 Cin <= '1'; A <= "00000000"; B <= "00000000"; -- 0 + 0 + 1
50 WAIT FOR 50ns;
51 Cin <= '1'; A <= "10000111"; B <= "11001110"; -- 135 + 206 + 1
52 WAIT FOR 50ns;
53 Cin <= '1'; A <= "01111010"; B <= "00110100"; -- 122 + 52 + 1
54 WAIT FOR 50ns;
55 Cin <= '1'; A <= "10110010"; B <= "00010010"; -- 178 + 18 + 1
56 WAIT FOR 50ns;
57 Cin <= '1'; A <= "10101010"; B <= "01110011"; -- 170 + 115 + 1
58 WAIT FOR 50ns;
59 Cin <= '1'; A <= "00010111"; B <= "01001101"; -- 23 + 77 + 1
60 WAIT;
61 END PROCESS always;
62 END Adder_Cin_VHDL_arch;

```

Programa 7: Banco de prueba para el Programa 1.

```

1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3
4 ENTITY Full_Adder_VHDL_vhd_tst IS
5 END Full_Adder_VHDL_vhd_tst;
6
7 ARCHITECTURE Full_Adder_VHDL_arch OF Full_Adder_VHDL_vhd_tst IS
8 SIGNAL Cin : STD_LOGIC:= '0';
9 SIGNAL A : STD_LOGIC_VECTOR(7 downto 0) := "00000000";
10 SIGNAL B : STD_LOGIC_VECTOR(7 downto 0) := "00000000";
11 SIGNAL Temp : STD_LOGIC_VECTOR(8 downto 0);
12 SIGNAL Sum : STD_LOGIC_VECTOR(7 downto 0);
13 SIGNAL Cout : STD_LOGIC;
14 COMPONENT Full_Adder_VHDL
15 PORT (
16 Cin : IN STD_LOGIC;
17 A : IN STD_LOGIC_VECTOR(7 downto 0);
18 B : IN STD_LOGIC_VECTOR(7 downto 0);
19 Sum : OUT STD_LOGIC_VECTOR(7 downto 0);
20 Cout : OUT STD_LOGIC
21 );
22 END COMPONENT;
23 BEGIN
24 i1 : Full_Adder_VHDL

```



```

25 PORT MAP (
26     Cin  => Cin,
27     A    => A,
28     B    => B,
29     Sum  => Sum,
30     Cout => Cout
31 );
32
33 init : PROCESS
34 BEGIN
35     WAIT;
36 END PROCESS init;
37
38 always : PROCESS
39 BEGIN
40     WAIT FOR 50ns;
41     Cin <= '0'; A <= "10000111"; B <= "11001110"; -- 135 + 206
42     WAIT FOR 50ns;
43     Cin <= '0'; A <= "01111010"; B <= "00110100"; -- 122 + 52
44     WAIT FOR 50ns;
45     Cin <= '0'; A <= "10110010"; B <= "00010010"; -- 178 + 18
46     WAIT FOR 50ns;
47     Cin <= '0'; A <= "10101010"; B <= "01110011"; -- 170 + 115
48     WAIT FOR 50ns;
49     Cin <= '0'; A <= "00010111"; B <= "01001101"; -- 23 + 77
50     WAIT FOR 50ns;
51     Cin <= '1'; A <= "00000000"; B <= "00000000"; -- 0 + 0 + 1
52     WAIT FOR 50ns;
53     Cin <= '1'; A <= "10000111"; B <= "11001110"; -- 135 + 206 + 1
54     WAIT FOR 50ns;
55     Cin <= '1'; A <= "01111010"; B <= "00110100"; -- 122 + 52 + 1
56     WAIT FOR 50ns;
57     Cin <= '1'; A <= "10110010"; B <= "00010010"; -- 178 + 18 + 1
58     WAIT FOR 50ns;
59     Cin <= '1'; A <= "10101010"; B <= "01110011"; -- 170 + 115 + 1
60     WAIT FOR 50ns;
61     Cin <= '1'; A <= "00010111"; B <= "01001101"; -- 23 + 77 + 1
62     WAIT;
63 END PROCESS always;
64 END Full_Adder_VHDL_arch;

```

Programa 8: Banco de prueba para el Programa 2.

```

1 LIBRARY ieee;
2 USE ieee.std_logic_1164.all;
3

```

```

4 ENTITY Adder_Subtractor_VHDL_vhd_tst IS
5 END Adder_Subtractor_VHDL_vhd_tst;
6
7 ARCHITECTURE Adder_Subtractor_VHDL_arch OF Adder_Subtractor_VHDL_vhd_tst
  IS
8   SIGNAL C    : STD_LOGIC:= '0';
9   SIGNAL A    : STD_LOGIC_VECTOR(7 DOWNTO 0) := "00000000";
10  SIGNAL B    : STD_LOGIC_VECTOR(7 DOWNTO 0) := "00000000";
11  SIGNAL Total : STD_LOGIC_VECTOR(8 DOWNTO 0);
12  COMPONENT Adder_Subtractor_VHDL
13    PORT (
14      C    : IN  STD_LOGIC;
15      A    : IN  STD_LOGIC_VECTOR(7 DOWNTO 0);
16      B    : IN  STD_LOGIC_VECTOR(7 DOWNTO 0);
17      Total : OUT STD_LOGIC_VECTOR(8 DOWNTO 0)
18    );
19  END COMPONENT;
20 BEGIN
21  i1 : Adder_Subtractor_VHDL
22  PORT MAP (
23    C  => C,
24    A  => A,
25    B  => B,
26    Total => Total
27  );
28
29  init : PROCESS
30  BEGIN
31    WAIT;
32  END PROCESS init;
33
34  always : PROCESS
35  BEGIN
36    WAIT FOR 50ns;
37    C <= '0'; A <= "10000111"; B <= "11001110"; -- 135 + 206
38    WAIT FOR 50ns;
39    C <= '0'; A <= "01111010"; B <= "00110100"; -- 122 + 52
40    WAIT FOR 50ns;
41    C <= '0'; A <= "10110010"; B <= "00010010"; -- 178 + 18
42    WAIT FOR 50ns;
43    C <= '0'; A <= "10101010"; B <= "01110011"; -- 170 + 115
44    WAIT FOR 50ns;
45    C <= '0'; A <= "00010111"; B <= "01001101"; -- 23 + 77
46    WAIT FOR 50ns;
47    C <= '1'; A <= "00000000"; B <= "00000000"; -- 0 - 0

```

```

48 WAIT FOR 50ns;
49 C <= '1'; A <= "10000111"; B <= "11001110"; -- 135 - 206
50 WAIT FOR 50ns;
51 C <= '1'; A <= "01111010"; B <= "00110100"; -- 122 - 52
52 WAIT FOR 50ns;
53 C <= '1'; A <= "10110010"; B <= "00010010"; -- 178 - 18
54 WAIT FOR 50ns;
55 C <= '1'; A <= "10101010"; B <= "01110011"; -- 170 - 115
56 WAIT FOR 50ns;
57 C <= '1'; A <= "00010111"; B <= "01001101"; -- 23 - 77
58 WAIT;
59 END PROCESS always;
60 END Adder_Subtractor_VHDL_arch;

```

Programa 9: Banco de prueba para el Programa 3.

```

1  'timescale 1 ns/ 1 ps
2  module Adder_Cin_Verilog_vlg_tst();
3      reg    Cin;
4      reg [7:0] A;
5      reg [7:0] B;
6      wire  [7:0] Sum;
7
8      Adder_Cin_Verilog i1 (
9          .Cin(Cin),
10         .A(A),
11         .B(B),
12         .Sum(Sum)
13     );
14
15     initial
16     begin
17         Cin = 0; A = 0; B = 0;
18         $display("Running testbench at CIC");
19     end
20
21     always
22     begin
23         #50; Cin = 0; A = 135; B = 206; // 135 + 206
24         #50; Cin = 0; A = 122; B = 52;  // 122 + 52
25         #50; Cin = 0; A = 178; B = 18;   // 178 + 18
26         #50; Cin = 0; A = 170; B = 115;  // 170 + 115
27         #50; Cin = 0; A = 23;  B = 77;   // 23 + 77
28         #50; Cin = 1; A = 0;   B = 0;    // 0 + 0 + 1
29         #50; Cin = 1; A = 135; B = 206;  // 135 + 206
30         #50; Cin = 1; A = 122; B = 52;   // 122 + 52

```

```

31  #50; Cin = 1; A = 178; B = 18; // 178 + 18
32  #50; Cin = 1; A = 170; B = 115; // 170 + 115
33  #50; Cin = 1; A = 23; B = 77; // 23 + 77
34  end
35
36 endmodule

```

Programa 10: Banco de prueba para el Programa 4.

```

1  `timescale 1 ns/ 1 ps
2  module Full_Adder_Verilog_vlg_tst();
3      reg      Cin;
4      reg [7:0] A;
5      reg [7:0] B;
6      wire [7:0] Sum;
7      wire      Cout;
8
9      Full_Adder_Verilog i1 (
10         .Cin(Cin),
11         .A(A),
12         .B(B),
13         .Sum(Sum),
14         .Cout(Cout)
15     );
16
17     initial
18     begin
19         Cin = 0; A = 0; B = 0;
20         $display("Running testbench at CIC");
21     end
22
23     always
24     begin
25         #50; Cin = 0; A = 135; B = 206; // 135 + 206
26         #50; Cin = 0; A = 122; B = 52; // 122 + 52
27         #50; Cin = 0; A = 178; B = 18; // 178 + 18
28         #50; Cin = 0; A = 170; B = 115; // 170 + 115
29         #50; Cin = 0; A = 23; B = 77; // 23 + 77
30         #50; Cin = 1; A = 0; B = 0; // 0 + 0 + 1
31         #50; Cin = 1; A = 135; B = 206; // 135 + 206
32         #50; Cin = 1; A = 122; B = 52; // 122 + 52
33         #50; Cin = 1; A = 178; B = 18; // 178 + 18
34         #50; Cin = 1; A = 170; B = 115; // 170 + 115
35         #50; Cin = 1; A = 23; B = 77; // 23 + 77
36     end
37

```

```
38 endmodule
```

Programa 11: Banco de prueba para el Programa 5.

```
1  `timescale 1 ns/ 1 ps
2  module Adder_Subtractor_Verilog_vlg_tst();
3      reg  C;
4      reg  [7:0]  A;
5      reg  [7:0]  B;
6      wire  [8:0]  Total;
7
8      Adder_Subtractor_Verilog i1 (
9          .C(C),
10         .A(A),
11         .B(B),
12         .Total(Total)
13     );
14
15     initial
16     begin
17         C = 0; A = 0; B = 0;
18         $display("Running testbench at CIC");
19     end
20
21     always
22     begin
23         #50; C = 0; A = 135; B = 206; // 135 + 206
24         #50; C = 0; A = 122; B = 52;  // 122 + 52
25         #50; C = 0; A = 178; B = 18;   // 178 + 18
26         #50; C = 0; A = 170; B = 115;  // 170 + 115
27         #50; C = 0; A = 23;  B = 77;   // 23 + 77
28         #50; C = 1; A = 0;    B = 0;    // 0 - 0
29         #50; C = 1; A = 135; B = 206;  // 135 - 206
30         #50; C = 1; A = 122; B = 52;   // 122 - 52
31         #50; C = 1; A = 178; B = 18;   // 178 - 18
32         #50; C = 1; A = 170; B = 115;  // 170 - 115
33         #50; C = 1; A = 23;  B = 77;   // 23 - 77
34     end
35
36 endmodule
```

Programa 12: Banco de prueba para el Programa 6.