



Instituto Politécnico Nacional Centro de Investigación en Computación

Lenguajes de descripción de hardware

Tarea 3 - Subprogramas

PROFESOR:

M. EN C. OSVALDO ESPINOSA SOSA

Por:

ING. RICARDO ALDAIR TIRADO TORRES

Tabla de contenido

1.	Objetivos	2
2.	Subprogramas en VHDL: Funciones y procedimientos	3
3.	Funciones y tareas en Verilog	6
	3.1. Definiciones	6
	3.2. Sintaxis	6
	3.3. Comparación	8
	3.4. Variantes	8
4.	Subprogramas en Verilog: Funciones y tareas	9
5.	Conclusiones	11
6.	Anexos	13
	6.1. Descripciones del hardware	13
	6.2. Bancos de pruebas (<i>Test Benches</i>)	16

1. Objetivos

- Comprender el funcionamiento de los procedimientos y las funciones en VHDL, y las tareas y funciones en Verilog.
- Indagar sobre los subprogramas de Verilog y diferenciar su forma de operar así como su sintaxis.
- Implementar 3 sumadores independientes de 4 bits, utilizando los subprogramas de VHDL y Verilog, y compararlos con el visor RTL y el simulador ModelSim.

2. Subprogramas en VHDL: Funciones y procedimientos

Actividad 1

Capturar los códigos escritos en VHDL vistos en clase, compilarlos y simularlos (se proporcionan en la presentación y en el documento anexo). Ver el resultado de la síntesis con el visor RTL.

La visualización RTL de los 3 sumadores de 4 bits en VHDL se muestra en la Figura 1. Como se observa, la implementación se realiza utilizando 3 instancias de sumadores de 4 bits, independientes una de otra. Las simulaciones se visualizan en la Figura 2 en base binaria y en la Figura 3 en base decimal, en donde se muestra que la suma se hace de manera correcta en cada elemento.

En los Anexos se localiza la descripción de los 3 sumadores de 4 bits. Las 3 implementaciones comparten la misma declaración de bibliotecas y de entidad, difiriendo en la definición de la arquitectura.

- Para el caso de la función: Se genera el prototipo y la cabecera de la función, declarando dos parámetros que servirán como operadores de apoyo para la suma (Op1 y Op2) y una variable que devolverá la función como resultado (Total). En el cuerpo de la función se realiza la suma de los dos operandos y se asigna con ":=" el resultado a la variable que se va a retornar. Finalmente, en el cuerpo de la arquitectura se llama a la función, dándole los parámetros necesarios y asignando con "<=" el resultado a la señal correspondiente.</p>
- Para el caso del procedimiento (caso 1): Se genera el prototipo y la cabecera del procedimiento, declarando tres parámetros, dos de ellos serán las entradas que sirven como operadores de apoyo para la suma (Op1 y Op2) y otra variable que será la salida que almacena el resultado (Total). En el cuerpo del procedimiento unicamente se realiza la suma, asignando con ":=" el resultado. Finalmente, en el cuerpo de la arquitectura se declaran tanto una lista sensible para las entradas como las variables en donde se guardará el resultado de cada suma. Dentro del bloque process se llaman a los procedimientos para después asignar a las señales de salida el valor de las variables declaradas previamente (usando "<=").

■ Para el caso del procedimiento (caso 2): Es muy parecido al caso 1, solo que en el prototipo y cabecera del procedimiento se declara a la salida como señal. Esto provoca que en el cuerpo del procedimiento se use "<=" para asignar el resultado y en el cuerpo de la arquitectura desaparece la lista sensible y la declaración de variables, haciendo que solo se llame al procedimiento, colocando a las señales como parámetros.




Figura 1: Diagrama RTL de los 3 sumadores de 4 bits implementados en VHDL. Se tiene el mismo resultado si se usan funciones o procedimientos.

- 令 A	0001	0001	1000	1110	0111
-🔷 В	0010	0010	0111	0001	0111
-🔷 S1	0011	0011	1111		1110
- ♦ C	0011	0011	0111	1101	0011
- ♦ D	0100	0100	0110	0010	0011
-🔷 S2	0111	0111	1101	1111	0110
- ♦ E	0101	0101	0110	1100	0001
- ♦ F	0110	0110	0101	0011	0001
- ♦ S3	1011	1011		1111	0010

Figura 2: Simulación de los 3 sumadores de 4 bits con el visor de formas de onda de ModelSim (base binaria).

- ♦ A	1	1	8	14	7
- ♦ B	2	2	7	1	7
	3	3	15		14
- ♦ C	3	3	7	13	3
- ♦ D	4	4	6	2	3
- ♦ S2	7	7	13	15	6
- ♦ E	5	5	6	12	1
- ♦ F	6	6	5	3	1
- ♦ S3	11	11		15	2

Figura 3: Simulación de los 3 sumadores de 4 bits con el visor de formas de onda de ModelSim (base decimal).

3. Funciones y tareas en Verilog

Actividad 2

En verilog existen las funciones (functions) y las tareas (tasks) como subprogramas. Hacer una breve descripción de sus características (como la que aparece al inicio de la presentación y del documento para subprogramas).

En Verilog, una función o tarea es un grupo de declaraciones que realiza alguna acción específica. Se puede llamar a ambos en varios puntos para realizar una determinada operación. También se utilizan para dividir código grande en partes más pequeñas para facilitar su lectura y depuración. [1]

3.1. Definiciones

Las tareas se utilizan en todos los lenguajes de programación, generalmente conocidas como procedimientos o subrutinas. Los datos se pasan a la tarea, se realiza el procesamiento y se devuelve el resultado. Tienen que ser llamados específicamente, con datos de entrada y salidas. Incluidos en el cuerpo principal del código, se pueden llamar muchas veces, lo que reduce la repetición del código.

Ahora bien, una función es lo mismo que una tarea, con muy pequeñas diferencias, como que la función no puede controlar más de una salida y no puede contener retrasos.

3.2. Sintaxis

La sintaxis de una tarea se observa en el Programa 1.

- Una tarea comienza con la palabra clave *task* y termina con la palabra clave *endtask*.
- Las entradas y salidas se declaran después de la palabra clave task.
- Las variables locales se declaran después de la declaración de entradas y salidas. [2]

```
1 // Style 1
2 task <task_name > (input <port_list >, inout <port_list >, output <port_list >);
3 ...
4 endtask
5 // Style 2
7 task <task_name >;
8 input <port_list >;
9 inout <port_list >;
10 output <port_list >;
11 ...
12 endtask
```

Programa 1: Sintaxis de la descripción de una tarea en Verilog. [1]

La sintaxis de una función se observa en el Programa 2.

- Una función comienza con la palabra clave function y termina con la palabra clave endfunction.
- Las entradas se declaran después de la palabra clave endfunction. [2]

Programa 2: Sintaxis de la descripción de una función en Verilog. [1]

3.3. Comparación

- La tarea puede tener cero o más de un argumento. La función debe tener al menos un argumento.
- Una tarea puede tener declaraciones de retraso en su interior. Una función no puede tener una declaración de retraso. Debería devolver un valor en el mismo paso de tiempo.
- Una tarea no tiene un tipo de retorno. Sin embargo, los argumentos de salida ayudan a devolver valores. Una función tiene un tipo de retorno.
- Una tarea puede devolver más de un valor, ya que puede haber cualquier número de argumentos de salida. Una función puede devolver solo un valor ya que los argumentos de salida no se pueden usar en funciones.
- Una tarea puede llamar a otra función o tarea desde su cuerpo. Una función sólo puede llamar a otra función desde su cuerpo. No se puede llamar a una tarea porque puede consumir tiempo y no se permite que la función consuma tiempo.

3.4. Variantes

Un dato interesante es que las tareas y funciones son de 2 tipos, estáticas y automáticas.

De forma predeterminada, todas las funciones y tareas son estáticas en Verilog. Las tareas estáticas significan que las variables declaradas dentro de una tarea conservarán su valor anterior cada vez que se llame a la tarea. Por tanto, se puede decir que la memoria asignada para la función o tarea permanece igual durante cada llamada, volviéndola estática.

Mientras que en la función o tarea automática, se asigna una nueva ubicación de memoria cada vez que se llaman. Por lo tanto, cualquier variable interna presente dentro de la tarea no conservará su valor anterior. [3]

4. Subprogramas en Verilog: Funciones y tareas

Actividad 1

Codificar en verilog la versión del circuito de los tres sumadores usando primero una función (function) y después usando una tarea (task). Compilar y simular.

La visualización RTL de los 3 sumadores de 4 bits en Verilog se muestra en la Figura 4. Como se observa, la implementación se realiza utilizando 3 instancias de sumadores de 4 bits, independientes una de otra. Las simulaciones se visualizan en la Figura 5 en base binaria y en la Figura 6 en base decimal, en donde se muestra que la suma se hace de manera correcta en cada elemento.

En los Anexos se localiza la descripción de los 3 sumadores de 4 bits. Las 2 implementaciones solo comparten la misma declaración de entradas y salidas del módulo.

- Para el caso de la función: Se usa la palabra reservada function y se declara en esa misma linea el tipo de valor que va a retornar, así como el nombre de la función. Después se declaran a las entradas y en el cuerpo se describe la operación de suma. Finalmente, dentro de una lista sensible se llama a la función, asignando el valor de retorno a la señal de salida correspondiente.
- Para el caso de la tarea: Se usa la palabra reservada task y se coloca el nombre de la tarea. Después se declaran a las entradas y salidas y en el cuerpo se describe la operación de suma. Finalmente, dentro de una lista sensible se llama a la tarea, unicamente colocando a las señales como parámetros de la tarea.




Figura 4: Diagrama RTL de los 3 sumadores de 4 bits implementados en Verilog. Se tiene el mismo resultado si se usan funciones o tareas.

- 令 A	0001	0001	1000	1110	0111
- ♦ B	0010	0010	0111	0001	0111
-🤷 S1	0011	0011	1111		1110
- ♦ C	0011	0011	0111	1101	0011
-🔷 D	0100	0100	0110	0010	0011
-🔷 S2	0111	0111	1101	1111	0110
-🔷 E	0101	0101	0110	1100	0001
-🔷 F	0110	0110	0101	0011	0001
- > S3	1011	1011		1111	0010

Figura 5: Simulación de los 3 sumadores de 4 bits con el visor de formas de onda de ModelSim (base binaria).

- ♦ A	1	1	8	14	7
- ♦ B	2	2	7	1	7
- 令 S1	3	3	15		14
- ♦ C	3	3	7	13	3
- ♦ D	4	4	6	2	3
- ♦ S2	7	7	13	15	6
- ♦ E	5	5	6	12	1
- ♦ F	6	6	5	3	1
- ♦ S3	11	11		15	2

Figura 6: Simulación de los 3 sumadores de 4 bits con el visor de formas de onda de ModelSim (base decimal).

5. Conclusiones

En conclusión, se implementaron los circuitos en VHDL y en Verilog de forma correcta.

Se comprendió y se diferenció a los procedimientos y a las funciones en VHDL por medio del análisis de la sintaxis de cada uno. De igual forma, se hizo lo mismo con las tareas y funciones en Verilog.

Se investigó de manera concisa la definición, las sintaxis, las similitudes y las diferencias entre las funciones y las tareas en Verilog.

Se implementó la descripción de 3 sumadores de 4 bits empleando los subprogramas de cada lenguaje y se observó con el visor RTL que el modulo es igual en todos los casos y por medio de las simulaciones de forma de onda en ModelSim se visualizó que la operación es la misma.

En los Anexos se pueden encontrar los códigos implementados junto con sus respectivos bancos de pruebas. Cabe señalar que los *Test benches* no variaron mucho entre una implementación y otra.

Referencias

- [1] VLSIVerify, "Tasks and functions in verilog," https://vlsiverify.com/verilog/tasks-and-functions/.
- [2] ASICWORLD, "Task and function," https://www.asic-world.com/verilog/task-func1.html, 2014.
- [3] TheOctetInstitute, "Verilog functions and tasks," https://www.theoctetinstitute.com/content/verilog/function-task/, 2021.

6. Anexos

6.1. Descripciones del hardware

```
1 library ieee;
use ieee.std_logic_1164.all;
3 use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
6 entity Subprogram_Function1 is
   port( A, B, C, D, E, F : in std_logic_vector(3 downto 0);
     S1, S2, S3 : out std_logic_vector(3 downto 0));
  end Subprogram_Function1;
architecture behavior of Subprogram_Function1 is
13 function Sum(Op1, Op2: std_logic_vector) return std_logic_vector;
14 function Sum(Op1, Op2: std_logic_vector) return std_logic_vector is
   variable Total: std_logic_vector(3 downto 0);
   begin
16
   Total := 0p1 + 0p2;
17
   return Total;
19 end Sum;
21 begin
22 S1 <= Sum(A, B);
23 S2 <= Sum(C, D);
24 S3 <= Sum(E, F);
25 end behavior;
```

Programa 3: Descripción en VHDL de los 3 sumadores de 4 bits usando funciones.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity Subprogram_Procedure1 is
port( A, B, C, D, E, F : in std_logic_vector(3 downto 0);
S1, S2, S3 : out std_logic_vector(3 downto 0));
end Subprogram_Procedure1;

architecture behavior of Subprogram_Procedure1 is
```

```
procedure Sum(Op1, Op2 : in std_logic_vector;
        Total : out std_logic_vector);
procedure Sum(Op1, Op2 : in std_logic_vector;
        Total : out std_logic_vector) is
   begin
   Total := 0p1 + 0p2;
19 end Sum;
20
21 begin
   process(A, B, C, D, E, F)
  variable Sum1, Sum2, Sum3 : std_logic_vector(3 downto 0);
   begin
24
    Sum(A, B, Sum1);
    Sum(C, D, Sum2);
    Sum(E, F, Sum3);
27
    S1 <= Sum1;
    S2 <= Sum2;
29
   S3 <= Sum3;
end process;
32 end behavior;
```

Programa 4: Descripción en VHDL de los 3 sumadores de 4 bits usando procedimientos (caso 1).

```
1 library ieee;
use ieee.std_logic_1164.all;
3 use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
6 entity Subprogram_Procedure2 is
   port( A, B, C, D, E, F : in std_logic_vector(3 downto 0);
                : out std_logic_vector(3 downto 0));
     S1, S2, S3
9 end Subprogram_Procedure2;
architecture behavior of Subprogram_Procedure2 is
13 procedure Sum(Op1, Op2 : in std_logic_vector;
    signal Total : out std_logic_vector);
procedure Sum(Op1, Op2 : in std_logic_vector;
           Total : out std_logic_vector) is
    signal
   begin
17
   Total <= Op1 + Op2;
19 end Sum;
21 begin
22 Sum(A, B, S1);
```

```
23 Sum(C, D, S2);
24 Sum(E, F, S3);
25 end behavior;
```

Programa 5: Descripción en VHDL de los 3 sumadores de 4 bits usando procedimientos (caso 2).

```
1 module Subprogram_Function2(
  input
            [3:0] A, B, C, D, E, F,
3 output reg [3:0] S1, S2, S3
4);
6 function [3:0] Sum;
            [3:0] Op1, Op2;
   input
   begin
   Sum = Op1 + Op2;
11 endfunction
13 always @(*)
14 begin
S1 = Sum(A, B);
S2 = Sum(C, D);
17 S3 = Sum(E, F);
18 end
20 endmodule
```

Programa 6: Descripción en Verilog de los 3 sumadores de 4 bits usando funciones.

```
1 module Subprogram_Task(
            [3:0] A, B, C, D, E, F,
 input
  output reg [3:0] S1, S2, S3
4);
6 task Sum;
7 input
            [3:0]
                   Op1, Op2;
  output reg [3:0] Result;
   begin
   Result = 0p1 + 0p2;
  end
11
12 endtask
14 always 0(*)
15 begin
 Sum(A, B, S1);
```

```
17  Sum(C, D, S2);
18  Sum(E, F, S3);
19  end
20
21  endmodule
```

Programa 7: Descripción en Verilog de los 3 sumadores de 4 bits usando tareas.

6.2. Bancos de pruebas (Test Benches)

```
1 library ieee;
use ieee.std_logic_1164.all;
4 entity Subprogram_Function1_vhd_tst is
5 end Subprogram_Function1_vhd_tst;
6 architecture Subprogram_Function1_arch of Subprogram_Function1_vhd_tst is
7 signal A : std_logic_vector(3 downto 0);
8 signal B : std_logic_vector(3 downto 0);
9 signal C
           : std_logic_vector(3 downto 0);
           : std_logic_vector(3 downto 0);
10 signal D
           : std_logic_vector(3 downto 0);
11 signal E
signal F : std_logic_vector(3 downto 0);
13 signal S1 : std_logic_vector(3 downto 0);
signal S2 : std_logic_vector(3 downto 0);
signal S3 : std_logic_vector(3 downto 0);
17 component Subprogram_Function1
   port ( A : in std_logic_vector(3 downto 0);
        : in std_logic_vector(3 downto 0);
19
        : in std_logic_vector(3 downto 0);
        : in std_logic_vector(3 downto 0);
21
      Ε
       : in std_logic_vector(3 downto 0);
2.2
              std_logic_vector(3 downto 0);
         : out std_logic_vector(3 downto 0);
      S1
24
         : out std_logic_vector(3 downto 0);
         : out std_logic_vector(3 downto 0));
  end component;
28
29 begin
  i1 : Subprogram_Function1
   port map (A => A,
31
       В
         =>
             В,
       C
         =>
              С,
33
       D
         =>
              D,
          =>
             Ε,
```

```
F \Rightarrow F,
       S1 \Rightarrow S1,
       S2 \Rightarrow S2,
38
       S3 => S3);
   init : process
40
41
   begin
    wait;
   end process init;
43
   always : process
   begin
45
    A <= "0001"; B <= "0010"; C <= "0011"; D <= "0100"; E <= "0101"; F <= "
     0110"; -- 1 + 2 | 3 + 4 | 5 + 6
    wait for 50ns;
47
    A <= "1000"; B <= "0111"; C <= "0111"; D <= "0110"; E <= "0110"; F <= "
     0101"; -- 8 + 7 | 7 + 6 | 6 + 5
    wait for 50ns;
    A <= "1110"; B <= "0001"; C <= "1101"; D <= "0010"; E <= "1100"; F <= "
     0011"; -- 14 + 1 | 13 + 2 | 12 + 3
    wait for 50ns;
51
    A <= "0111"; B <= "0111"; C <= "0011"; D <= "0011"; E <= "0001"; F <= "
     0001"; -- 7 + 7 | 3 + 3 | 1 + 1
    wait for 50ns;
end process always;
55 end Subprogram_Function1_arch;
```

Programa 8: Banco de prueba para el Programa 3 y el ??.

```
1 library ieee;
use ieee.std_logic_1164.all;
4 entity Subprogram_Procedure1_vhd_tst is
5 end Subprogram_Procedure1_vhd_tst;
6 architecture Subprogram_Procedure1_arch of Subprogram_Procedure1_vhd_tst
     is
7 signal A : std_logic_vector(3 downto 0);
8 signal B : std_logic_vector(3 downto 0);
9 signal C : std_logic_vector(3 downto 0);
signal D : std_logic_vector(3 downto 0);
signal E : std_logic_vector(3 downto 0);
signal F : std_logic_vector(3 downto 0);
signal S1 : std_logic_vector(3 downto 0);
signal S2 : std_logic_vector(3 downto 0);
signal S3 : std_logic_vector(3 downto 0);
17 component Subprogram_Procedure1
port ( A : in std_logic_vector(3 downto 0);
```

```
: in
                 std_logic_vector(3 downto 0);
19
      С
         : in
                 std_logic_vector(3 downto 0);
         : in
                 std_logic_vector(3 downto 0);
21
         : in
                 std_logic_vector(3 downto 0);
22
      F
         : in
                 std_logic_vector(3 downto 0);
23
         : buffer std_logic_vector(3 downto 0);
      S1
24
          : buffer std_logic_vector(3 downto 0);
          : buffer std_logic_vector(3 downto 0));
      S3
26
  end component;
27
28
29 begin
   i1 : Subprogram_Procedure1
30
   port map (A => A,
       В
          =>
               В,
32
       C
          =>
               C,
33
       D
          =>
               D,
34
       Ε
          => E,
35
       F
          => F,
       S1
           => S1,
37
           => S2,
       S2
38
       S3
           =>
               S3);
39
   init : process
40
   begin
41
    wait;
42
   end process init;
43
   always : process
44
   begin
    A \le "0001"; B \le "0010"; C \le "0011"; D \le "0100"; E \le "0101"; F \le "0101"
46
     0110"; -- 1 + 2 | 3 + 4 | 5 + 6
    wait for 50ns;
47
    A \le "1000"; B \le "0111"; C \le "0111"; D \le "0110"; E \le "0110"; F \le "0110"
48
     0101"; -- 8 + 7 | 7 + 6 | 6 + 5
    wait for 50ns;
49
    A <= "1110"; B <= "0001"; C <= "1101"; D <= "0010"; E <= "1100"; F <= "
     0011"; -- 14 + 1 | 13 + 2 | 12 + 3
    wait for 50ns;
51
    A <= "0111"; B <= "0111"; C <= "0011"; D <= "0011"; E <= "0001"; F <= "
     0001"; -- 7 + 7 | 3 + 3 | 1 + 1
    wait for 50ns;
   end process always;
55 end Subprogram_Procedure1_arch;
```

Programa 9: Banco de prueba para el Programa 4 (Obsérvese que la S1, S2 y S3 se manejan en el componente instanciado como *buffer*).

```
'timescale 1 ns/ 1 ps
```

```
2 module Subprogram_Function2_vlg_tst();
   reg [3:0]
               A;
  reg [3:0]
               В;
   reg [3:0]
               C;
  reg [3:0]
               D;
   reg [3:0]
              Ε;
   reg [3:0]
   wire
          [3:0]
                 S1;
   wire
          [3:0]
                 S2;
   wire
          [3:0]
                 S3;
11
12
   Subprogram_Function2 i1 (
13
    .A(A),
14
    .B(B),
15
    .C(C),
16
    .D(D),
17
    .E(E),
18
    .F(F),
19
    .S1(S1),
20
    .S2(S2),
21
    .S3(S3)
22
   );
23
   initial
25
   begin
27
    A = 1; B = 2; C = 3; D = 4; E = 5; F = 6;
    $display("Running testbench at CIC");
   end
29
30
   always
31
   begin
32
    #50; A = 8; B = 7; C = 7; D = 6; E = 6; F = 5;
33
    #50; A = 14; B = 1; C = 13; D = 2; E = 12; F = 3;
34
    #50; A = 7; B = 7; C = 3; D = 3; E = 1; F = 1;
35
   end
36
38 endmodule
```

Programa 10: Banco de prueba para el Programa 6 y el Programa 7.