
# Versao 2

## Universidade de Aveiro Dep. de Electrónica, Telecomunicaçõe

4	0	0	4	21	10	^
1	D-	u.		71	3113	ч

	Arquitectura de Comunicações e Informática				
No	Arquitectura de Computadores I		16-	-01-	-20
	N° Me			Τ.	
1.		1	X		С
	The state of the s	2	10		1
	escolha na tabela ao lado. Por cada resposta incorrecta e assinale com uma cruz a sua da cotação da respectiva pergunta.	1	-	V	*
2.	da cotação da respectiva pergunta.  Durante, a realização da respectiva pergunta.	1	-	^	
	Durante a realização do teste não é permitida a permanência na sala de calculadoras, telemóveis ou outros dispositivos electrónicos.	-	X	1	-
-	telemóveis ou outros dispositivos electrónicos.	6		X	-
		7	~	-	
	Court	8	^	~	+
1/	Grupo I	9	Y	^	+
d.	Uma arquitectura do tipo Harvard é caracterizada por:	10	-	-	1
	tel segmentos de memoria independentes pare de l	11		×	0
	b. ter dois barramentos de dados e um barramento de endereços.	12	1	X	+
	c. partilhar a mesma memória entre dados e instruções.	13 7	_	1	+
	d. permitir o acesso a instruções de	14	1	+	1
1	d. permitir o acesso a instruções e dados no mesmo ciclo de relógio.	15			10
7.	Quando um endereço se obtém da adição do conteúdo de um registo com	16 7	ct		1
	a. diz-se que estamos perante um endereçamento imediato.			b c	d
	b. diz-se que estamos perante um endereçamento directo a registo com offset.	17		1	X
	diz-se que estamos perante um endereçamento indirecto a registo com offset.	18	1		X
	d. diz-se que estamos perante um endereçamento indirecto a registo com deslocamento.	19	1	X	
1	a. die se que estamos perante um endereçamento indirecto relativo a PC.	20 -	+	-	
1.	Na convenção adoptada pela arquitectura MIPS, a realização de uma operação de pop da stack	21 X			
	do valor do registo \$ra é realizada pela seguinte sequência de instruções:	22	×		
	a. addu \$sp,\$sp,4 seguida de lw \$ra,0(\$sp).	23		×	
	1 lw \$ra,0(\$sp) seguida de addu \$sp,\$sp,4.	24	X		
		a	b	c	d
		25		X	
,	a. Dana top, top, a seguina de an traje (top).	26		X	
4	A detecção de averflow numa operação de adição de números com sinal faz se através.	27		×	-
/	a do "ou" exclusivo entre o carry in e o carry out da célula de 1 bit mais significativa.	-		<b>±</b>	1
	b. da avaliação do bit mais significativo do resultado.				
	c. do "ou" exclusivo entre os 2 bits mais significativos do resultado.				
	d. da avaliação do carry out do bit mais significativo do resultado.				
/					
8.	Considerando que o código ASCII do caracter '0' é 0x30 e que os valores das três words armaz	enac	las	en	n
/	memória a partir do endereço 0x10010000 são 0x30313200, 0x33343536 e 0x37380	039	, 1	nun	1
	computador MIPS little endian a string ASCII armazenada a partir do endereço 0x10010001 é:				
	°21065439" C. "12".				
1	65439".				
6	Considerando que \$t0=-4 e \$t1=5, o resultado da instrução mult \$t0,\$t1 é:	200			
/	TT-0-200000000 LO=0x000000EC.				
/	La Zan a cubirations, de modas	Boot	h,	da	
A.	A decomposição numa sequencia de adições				
	quantidade binária $010110_{(2)}$ : $+ \% - \frac{1}{2} + 2^3 + 2^4 - 2^3$ .				
	A decomposição numa sequência de adições e subtracções, quantidade binária $010110_{(2)}$ : $10^{-2^{1}+2^{3}-2^{4}+2^{5}+-\frac{1}{2}} = 1 + - + \emptyset = 0$ $10^{-2^{1}+2^{3}-2^{4}+2^{5}+-\frac{1}{2}} = 1 + - + \emptyset = 0$ $10^{-2^{1}+2^{3}-2^{4}+2^{5}+-\frac{1}{2}} = 1 + - + \emptyset = 0$ $10^{-2^{1}+2^{3}+2^{4}-2^{5}} = 1 + - + \emptyset = 0$ $10^{-2^{1}+2^{3}+2^{4}-2^{5}} = 1 + - + \emptyset = 0$ $10^{-2^{1}+2^{3}-2^{4}+2^{5}+-\frac{1}{2}} = 0$ $10^{-2^{1}+2^{2}+2$				
	+ 20 - 22 de salto incondicional ("j") da are	wite	·tu	ro	
1	b. +20-22.  Os endereços mínimo e máximo para os quais uma instrução de salto incondicional ("j") da arquis endereços mínimo e máximo para os quais uma instrução de salto incondicional ("j") da arquis endereços oxogogogogogogogogogogogogogogogogogogo		tu	a	
/8	Os endereços mínimo e maximo para social de conservado endereço 0x0043FFFC pode saltar são:				
1	c. 0x0000000,				



Numa implementação single-cycle da arquitectura MIPS:

- a. existe uma única ALU para realizar todas as operações aritméticas e lógicas necessárias para executar num único ciclo de relógio qualquer uma das instruções suportadas.
- b. existem registos à saída dos elementos operativos fundamentais para guardar valores a utilizar no ciclo de relógio seguinte.
- c. todas as operações de leitura e escrita são síncronas com o sinal de relógio.
- d.) existem memórias específicas para código e dados para possibilitar o acesso a ambos os tipos de informação num único ciclo de relógio.
- A frequência de relógio de uma implementação single cycle da arquitectura MIPS:
- a. é limitada pelo maior dos tempos de atraso dos elementos operativos Memória, ALU e File Register.
- b. varia em função da instrução que está a ser executada.
- © é limitada pelo maior dos atrasos cumulativos dos elementos operativos envolvidos na execução da instrução mais longa.
- d. é limitada pelo menor dos tempos de atraso dos elementos operativos Memória, ALU e File Register.

A unidade de controlo de uma implementação multi-cycle da arquitectura MIPS:

- a. é um elemento combinatório que gera os sinais de controlo em função do campo opcode do código
- b) é uma máquina de estados em que o primeiro e o segundo estados são comuns à execução de todas as
- c. é uma máquina de estados com um número de estados igual ao número de fases da instrução mais longa.
- d. é um elemento combinatório que gera os sinais de controlo em função do campo funct do código máquina
- Numa implementação multi-cycle da arquitectura MIPS, na segunda e terceira fases de execução de uma instrução de salto condicional ("beq/bne"), a ALU é usada, pela ordem indicada, para:
- (a) calcular o valor do Branch Target Address e comparar os registos (operandos da instrução).
- b. calcular o valor de PC+4 e comparar os registos (operandos da instrução). c. comparar os registos (operandos da instrução) e calcular o valor do Branch Target Address.
- d. calcular o valor de PC+4 e o valor do Branch Target Address.
- Uma implementação pipelined de uma arquitectura possui, relativamente a uma implementação single-cycle
- a. diminuir o tempo de execução de cada uma das instruções.
- b. permitir a execução de uma nova instrução a cada novo ciclo de relógio.
- c. aumentar o débito de execução das instruções.
- A frequência de relógio de uma implementação pipelined da arquitectura MIPS: a. é limitada pelo maior dos atrasos cumulativos dos elementos operativos envolvidos na execução da d) todas as anteriores.

  - c. é limitada pelo menor dos tempos de atraso dos elementos operativos Memória, ALU e File Register. b. é definida de forma a evitar stalls, assim como delay slots. d é limitada pelo maior dos tempos de atraso dos elementos operativos Memória, ALU e File Register.

  - a utilizar como operando de uma instrução um resultado produzido por outra instrução que se encontra numa

    - b. trocar a ordem de execução das instruções de forma a resolver um hazard de dados. b. trocar a como operando de uma instrução um resultado produzido por outra instrução que se encontra numa como mais avançada do ninclina.

    - d. escrever o resultado de uma instrução no File Register antes de ela chegar à etapa WB.

Zona de rascunho:

#### Grupo II

O código máquina da instrução sw \$3,-128(\$4), representado em hexadecimal, é (considerando que para esta instrução opcode=0x2B):

a. 0xAC838080.

b. 0xAC648080.

0xAC64FF80.

0xAC83FF80

V8. Considere que a=0xC0D00000 representa uma quantidade codificada em hexadecimal segundo a norma IEEE 754 precisão simples. O valor representado em "a" é, em notação decimal:

a. -3,25 x 21.

c. -0,1625 x 21.

b. -0,1625 x 23.

(d) -16,25 x 21.

\$f4=0xBA600000, o resultado \$f2=0x3A600000 instrução Considerando que sub.s \$f0,\$f2,\$f4 6:

a. \$f0=0x39E00000.

@ \$f0=0x00000000.

b. \$f0=0x80000000.

d. \$f0=0x3AE00000.

20. Numa implementação single cycle da arquitectura MIPS, a frequência máxima de operação imposta pela instrução de leitura da memória de dados é, assumindo os atrasos a seguir indicados:

Memórias externas: leitura - 9ns, escrita - 11ns; File register: leitura - 3ns, Escrita - 4ns; Unidade de Controlo: 2ns; ALU (qualquer operação): 7ns; Somadores: 4ns; Outros: 0ns.

a. 32,25 MHz (T=31ns).

c. 29,41 MHz (T=34ns).

b. 31,25 MHz (T=32ns).

d. 25,00 MHz (T=40ns).

21. Considerando as seguintes frequências relativas de instruções de um programa a executar num processador MIPS: lw - 20%; sw - 10%; tipo R - 50%; beq/bne - 15%; j - 5%, a melhoria de desempenho proporcionada por uma implementação multi-cycle a operar a 100 MHz relativamente a uma single-cycle a operar a 20 MHz é de: c. 1,25.

(a) 5.

d. 0,8.

1011 -4= 11m - 1100 Zona de rascunho: 4=0100 1128

1 "111100 6000 960 00000 100

128 1000 0000 1000 0000

OP 10 100 100 100 100 11 001110100/100000

80 10000000 101 0000 0000 129-07-2 125 = 0,625 1,625 x22 -6 x 25x2' @

1.110 ×2-11 1011 10 109/10 0000 LW" xa-11

do rosolo - 3ma

\$-000pc

9mo

Dus 1245122 1286432 16 3031320

64×2 - 128 128×3

134

123

12

14

23

FFFFCCCC

- 22. Um hazard de controlo numa implementação pipelined de um processador ocorre quando:
  - a. um dado recurso de hardware é necessário para realizar no mesmo ciclo de relógio duas ou mais operações relativas a instruções em diferentes etapas do pipeline.
    - b. é necessário fazer o instruction fetch de uma nova instrução e existe numa etapa mais avançada do pipeline uma instrução que ainda não terminou e que pode alterar o fluxo de execução.
    - c. existe uma dependência entre o resultado calculado por uma instrução e o operando usado por outra que segue mais atrás no pipeline.
    - d. por azar, a unidade de controlo desconhece o opcode da instrução que se encontra na etapa ID.
  - 23. O seguinte trecho de código, a executar sobre uma implementação pipelined da arquitectura MIPS, apresenta os seguintes hazards: \$t0, 0(\$t1) 345 L1: 1w
    - a. um hazard de controlo na quarta instrução e um hazard de dados na segunda instrução que pode ser resolvido por forwarding.
    - b. um hazard estrutural na primeira instrução e um hazard de controlo na quarta instrução.
    - c. um hazard de controlo na quarta instrução e hazards de dados na segunda, terceira e na quarta instruções que podem ser resolvidos por forwarding.
    - d. um hazard de controlo na quarta instrução e hazards de dados na terceira e na quarta instruções que podem ser resolvidos por forwarding.
    - 24. Considere o datapath e a unidade de controlo fornecidos na figura da última página (com ligeiras alterações relativamente à versão das aulas teórico-práticas) correspondendo a uma implementação multi-cycle simplificada da arquitectura MIPS. Admita que os valores indicados no datapath fornecido correspondem à "fotografia" tirada no decurso da execução de uma instrução. Tendo em conta todos os sinais, pode-se concluir que está em execução a instrução:
      - a. lw \$6,0x2020(\$5) na terceira fase.
      - b. add \$4,\$5,\$6 na quarta fase.

c. add \$4,\$5,\$6 na terceira fase.

add

or

beq

d. 1w \$6,0x2020(\$5) na quinta fase.

\$t2, \$t3, \$t4 # 2

\$t1, \$t2, \$t0 # 3

\$t5, \$t1, L1

## Grupo III

Considere o trecho de código apresentado na Figura 1, bem como as tabelas os valores dos registos que aí se apresentam. Admita que o valor presente no registo \$PC corresponde ao endereço da primeira instrução, que nesse instante o conteúdo dos registos é o indicado, e que vai iniciar-se o instruction fetch dessa instrução. Considere ainda o datapath e a unidade de controlo fornecidos na Figura 2 (última página).


Endereço	Dados
0x1001009C	0xFFFF0000
0x100100A0	0x021B581A
0x100100A4	0x00008000
0x100100A8	0x1B54E790
0x100100AC	0x00FE7F00
0x100100B0	0x5FF38C29

Opcode	Funct	Operação
0	0x20	add
0	0x22	sub
0	0x24	and
0	0x25	or
0x02		j
0x04		beq
0x05		bne
0x08		addi
0x0C		andi
0x23		lw
0x2B		sw

\$5	0xFF0180FF
\$6	0x100100A0
\$7	0x1001009C
\$8	0x00001E00
\$PC	0x00400048
	CPU

	Figi	ura 1	
L1:	lw and beq sw addi	\$6,0(\$7) \$8,\$6,\$5 \$8,\$0,L2 \$8,4(\$7) \$7,\$7,8	SA MAY
L2:		L1	

- 25. Para as 3 primeiras instruções do trecho de código apresentado na Figura 1, os sinais de controlo representados no seguinte diagrama temporal correspondem, pela ordem indicada, a:
  - a. "ALUSelB", "ALUOp" e "PCSource".
- c. "PCSource", "ALUSelB" e "ALUOp".
- b. "PCSource", "ALUOp" e "ALUSelB".
- d. "ALUSelB", "PCSource" e "ALUOp".



1111 0000 0001 0000 0000 1010 0100 coel coco cco c Cox ccco ccoo cocc 1000

\$6-

0 00000 -21000


0101-

1010--6


1011 -5

1100 -6

- 26. Também para as 3 primeiras instruções do trecho de código apresentado na Figura 1, os sinais de controlo representados no seguinte diagrama temporal correspondem, pela ordem indicada, a:
  - a. "RegWrite", "PCWriteCond" e "RegDst".
  - b. "RegDst". "RegWrite" e "PCWriteCond".
  - c. "PCWriteCond", "RegWrite" e "RegDst".
  - d. "RegDst", "PCWriteCond" c "RegWrite".



- 27. Para a primeira instrução do trecho de código apresentado na Figura 1, e supondo que os valores dos registos do CPU são os que se indicam na mesma figura, os sinais do datapath representados no seguinte diagrama temporal correspondem, pela ordem indicada, a:
  - a. "A". "InstRegister" e "PC".
  - b. "B", "PC" e "ALUOut".
  - c. "A", "PC" e "ALUOut".
  - d. Nenhuma das anteriores.



- 28. Face aos valores presentes no segmento de dados (tabela da esquerda) e nos registos, o número total de ciclos de relógio que demora a execução completa do trecho de código apresentado, numa implementação multicycle do MIPS, é (desde o instante inicial do instruction fetch da primeira instrução até ao momento em que vai iniciar-se o instruction fetch da instrução presente em "L2:"):
  - a. 58 ciclos de relógio.

c. 6 ciclos de relógio.


b. 12 ciclos de relógio.


d. 35 ciclos de relógio.

Zona de rascunho:

1100 0101 0x0040004C 0100 0x00400048 10010080 - 20 100100 AC Oxochcoc4C Cx 0040004C

11722 2812





1. Uma arquitectura do tipo Harvard é caracterizada por:

### Teste 1

b. permitir o acesso a instruções e dados no mesmo ciclo de relogio

1000	10
incompany and the same	T
-	+
2 2	
3	×
The latest to th	Г
Santan Branch Branch	Н
8	_
	×
7 X	
To the last of the	
10 X	
The state of the s	100
12	
	ΧЦ
14 X	
	-
	1
12 1	
8 5 6 6	1
	4
27 10 10 10 10 10 10 10 10 10 10 10 10 10	4
12	
- N - 10 - 10 - 10 - 10 - 10 - 10 - 10 -	1
	_
20 ×	
21 /	
	1
	1
22	
24 X	
till had had had had	
THE RESERVE AND ADDRESS OF THE PERSON NAMED IN	

#### Teste 2

d permitir o acesso a instruções e dados no mesmo ciclo de relógio.

