



7

计算系统概述




计算机系统基本元素

Processor

**I/O
Modules**

**Main
Memory**

**System
Bus**







处理器

控制计算机的各种操作

执行数据处理功能




称为中央处理单元
(CPU)





微处理器

- 桌面电脑和手持计算设备流行;
- 单芯片处理器;
- 高速通用处理器;
- 每个芯片(socket) 包含多个处理器(cores), 多核;
- 多处理器;





图形处理器 (GPU)

- 利用SIMD技术实现向量数据的高效计算；
- 用于通用数据处理；
- 用于游戏模拟；
- 处理大规模数据；





数字信号处理器


- 用于处理流式信号如音频和视频;
- 用于嵌入式设备例如调制解调;
- 用于编解码语音和视频;
- 支持加密和安全策略;





片上系统(System on Chip, SoC)

- 为了满足手持设备/移动设备的需求, 微处理器开始向SoC方向发展;
- 在SoC设备中, 芯片上除了有CPU和高速缓存以外, 还有DSP、GPU、主存、USB驱动等;






主存

► 易失性


- 内存中的内容在计算机关闭后会失效;

► 称为主存







I/O模块





系统总线


提供CPU、主存与I/O模块之间的通信通道；





计算系统

- 一个或多个CPU、设备控制器通过系统公共总线连接，提供对共享内存的访问；
- CPU和设备竞争内存，并发执行；





计算系统




Figure 1.1 Computer Components: Top-Level View



计算系统

- ❖ I/O设备和CPU可以并行执行
- ❖ 每个设备控制器负责特定的设备类型
- ❖ 每个设备控制器都有一个本地缓冲区
- ❖ 每个设备控制器类型都有一个操作系统设备驱动程序来管理它
- ❖ CPU将数据从主存移动到本地缓冲区，或从主存移动到本地缓冲区
- ❖ I/O从设备到控制器的本地缓冲区
- ❖ 设备控制器通过引起中断来通知CPU它已完成其操作




中断

- ❖ 操作系统启动之后，等待事件发生，事件发生通常是通过**中断**完成；
- ❖ 中断的目的是提高计算系统的性能（CPU与外设之间的速度不匹配）；
- ❖ 中断通常通过包含所有服务例程地址的中断向量，将控制转移到中断服务例程（BIOS中断，8259中断等）；
- ❖ 中断分为软件中断（系统调用）和硬件中断（设备中断）；
- ❖ 中断体系结构必须保存中断指令的地址；
- ❖ **陷阱或异常**是由错误或用户请求引起的软件生成的中断；
- ❖ 操作系统是中断驱动的；




中断时间线



- 操作系统通过存储寄存器和程序计数器来保持CPU的状态；
- 确定发生了哪种类型的中断：
- 独立的代码段决定了对每种类型的中断应该采取什么措施



中断I/O的周期





存储结构

- ❖ 主存储器 - 只有CPU可以直接访问的**大型存储介质**
 - 随机存取 (load/store)
 - 典型的易失性
 - 通常为动态随机存取存储器 (DRAM) 形式的随机存取存储器
- ❖ 辅助存储器 - 主存储器的扩展, 提供较大的非易失性存储容量 (硬盘)
- ❖ 硬盘驱动器 (HDD) - 覆盖有磁记录材料的硬质金属或玻璃盘
 - 磁盘表面按逻辑划分为磁道, 磁道又细分为扇区
 - 磁盘控制器确定设备和计算机之间的逻辑交互
- ❖ 非易失性存储器 (NVM) 设备 - 比硬盘快, 非易失性
 - 各种技术 (SSD、NVME、SCM、3Dxpoint、Flash等);
 - 随着容量和性能的提高, 价格也会下降, 这一点越来越受欢迎



存储结构

❖ 按层次结构组织的存储系统

- 速度
- 价格
- 容量


❖ 缓存—将信息复制到更快的存储系统中；主存可以看作是辅助存储的缓存



存储结构


storage capacity

access time





存储结构





局部性原理

- 时间局部性和空间局部性；
- 被处理器访问的内存往往是聚簇的（空间）；
- 程序数据被组织成这样的结构，使后续访问较低层次存储的百分比尽可能少于访问高层次存储；
- 可以应用到多于两层的存储系统中；



中山大學


SUN YAT-SEN UNIVERSITY

计算机学院 (软件学院)

SCHOOL OF COMPUTER SCIENCE AND ENGINEERING



局部性原理



Donald J. Hatfield, Jeanette Gerald: Program Restructuring for Virtual Memory. IBM Systems Journal 10(3): 168-192

的



I/O结构

- ❖ 通用计算机都由CPU 和多个设备控制器组成，通过总线连接，每个设备管理某一特定类型的设备；
- ❖ 操作系统为每一个设备控制器，提供一个设备驱动程序；
- ❖ 用于管理I/O的每个设备控制器的设备驱动程序
 - 在控制器和内核之间提供统一的接口
- ❖ 处理I/O的两种方法
 - I/O启动后，设备控制器仅在I/O完成后返回到用户程序(同步I/O)；
 - I/O启动后，设备控制器返回到用户程序，而无需等待I/O完成(异步I/O)；



I/O结构

- ❖ I/O启动后，设备控制器仅在I/O完成后返回到用户程序
 - 等待指令使CPU空闲，直到下一个中断；
 - 等待循环（内存访问争用）；
 - 一次最多有一个I/O请求未完成，没有并发的I/O处理；

- ❖ I/O启动后，设备控制器返回到用户程序，而无需等待I/O完成
 - 系统调用 - 请求操作系统允许用户等待I/O完成；
 - **设备状态表**包含每个I/O设备的条目，指示其类型、地址和状态；
 - 操作系统索引到I/O设备表中，以确定设备状态并修改表项以包含中断；



I/O技术

当处理器遇到与I/O相关的指令时，它通过向相应的I/O模块发出命令来执行该指令

Three techniques are possible for I/O operations:

Programmed
I/O

Interrupt-
Driven I/O

Direct Memory
Access (DMA)



编程式I/O

- I/O模块执行请求的操作，然后在I/O状态寄存器中设置适当的标志位；
- 处理器定期检查I/O模块的状态，直到确定指令已完成；
- 通过编程I/O，整个系统的性能水平严重降低；



中断驱动的I/O

处理器向I/O
模块发出I/O
命令，然后继
续执行一些其
他有用的工作

处理器执行数
据传输，然后
恢复以前的处
理

当I/O模块准备好
与处理器交换数据
时，它中断处理器
以请求服务

比编程I/O更高效，
但仍需要处理器的
主动干预才能在存
储器和I/O模块之
间传输数据



中断驱动I/O的缺点

- I/O速度取决于处理器测试和服务于设备的速率；
- 处理与I/O传输过程绑定即处理器需要执行一串指令以完成I/O；



直接内存访问 (DMA)

由系统总线上的单独模块执行或并入I/O模块;

当处理器希望读取或写入数据时，它向DMA模块发出包含以下内容的命令：

- 是请求读取还是写入
- 所涉及的I/O设备的地址
- 内存中读取/写入的起始位置
- 要读/写的字数



直接内存 (DMA) 访问

- ❖ 用于能够以接近内存速度传输信息的高速I/O设备;
- ❖ 设备控制器将数据块从缓冲存储器直接传输到主存储器, 无需CPU干预;
- ❖ 每个块只生成一个中断, 而不是每个字节生成一个中断;
- ❖ 需要设置好I/O设备的缓冲、指针和计数器;




高速缓存 (Cache)


- 对操作系统而言是不可见的;
- 与其他内存管理硬件交互;
- 处理器每执行一条指令至少进行一次内存访问;
- 处理器的执行速度受到内存访问周期时间的限制;
- 利用小且快的存储实现局部性访问, 减少内存访问;



Cache与主存之间的关系



(a) Single cache



(b) Three-level cache organization

Figure 1.16 Cache and Main Memory


大小查看:

```
ls -l
```


```
/sys/devices/system  
/cpu/cpu0/cache/ind  
ex0/
```



Cache与主存结构



(a) Cache



(b) Main memory

Figure 1.17 Cache/Main-Memory Structure



Cache读操作





Figure 1.18 Cache Read Operation



Cache设计





Cache 大小和块大小

Cache 大小

小空间cache对系统性能的影响非常明显

块大小

cache 与 主存进行交换的单位



映射函数

用于确定数据放置到cache的哪一个数据块

影响设计的两个条件:

当读入一个块时，可能需要替换另一个块

映射功能越灵活，搜索缓存所需的电路就越复杂



置换策略


- Least Recently Used (LRU) Algorithm
 - effective strategy is to replace a block that has been in the cache the longest with no references to it
 - hardware mechanisms are needed to identify the least recently used block
 - **chooses which block to replace when a new block is to be loaded into the cache**



写策略


Dictates when the memory write operation takes place

- can occur every time the block is updated
- can occur when the block is replaced
 - minimizes write operations
 - leaves main memory in an obsolete state






现代计算机工作原理





指令执行

- ▶ 一个程序包含一组指令集合，并且存储在内存中；



操作系统是如何保持一直运行的？



基本的指令周期




- CPU 从主存中获取指令;
- 程序计数器 (PC) 保存下一条指令的地址;
 - 每取一条指令后, PC增加1;



指令寄存器

获取的指令加载到指令寄存器 (IR)



➤ 处理器解释指令并执行所需操作:


- Processor-memory
- Processor-I/O
- Data processing
- Control



指令构成



(a) Instruction format



(b) Integer format

Program counter (PC) = Address of instruction
Instruction register (IR) = Instruction being executed
Accumulator (AC) = Temporary storage

(c) Internal CPU registers

0001 = Load AC from memory
0010 = Store AC to memory
0101 = Add to AC from memory

(d) Partial list of opcodes

Figure 1.3 Characteristics of a Hypothetical Machine



指令执行样例




Figure 1.4 Example of Program Execution
(contents of memory and registers in hexadecimal)



对称多处理器 (SMP)

■ 具有以下特征的独立计算机系统：

- 两个或两个以上具有同等能力的相似处理器
- 处理器共享相同的主存储器，并通过总线或其他内部连接方案互连
- 处理器共享对I/O设备的访问
- 所有处理器都可以执行相同的功能
- 该系统由集成操作系统控制，该系统在作业、任务、文件和数据元素级别提供处理器及其程序之间的交互



对称多处理器 (SMP)




Figure 1.19 Symmetric Multiprocessor Organization



对称多处理器 (SMP)

Performance

- a system with multiple processors will yield greater performance if work can be done in parallel

Scaling

- vendors can offer a range of products with different price and performance characteristics

Availability

- the failure of a single processor does not halt the machine

Incremental Growth

- an additional processor can be added to enhance performance

对称多处理器的优势



多核处理器






Figure 1.20 Intel Core i7-990X Block Diagram



非统一内存访问 (NUMA)



UMA = Uniform Memory Access
SMP = Symmetric MultiProcessor

NUMA = Non-Uniform Memory Access



集群系统

- Like multiprocessor systems, but multiple systems working together
 - Usually sharing storage via a **storage-area network (SAN)**
 - Provides a **high-availability** service which survives failures
 - **Asymmetric clustering** has one machine in hot-standby mode
 - **Symmetric clustering** has multiple nodes running applications, monitoring each other
 - Some clusters are for **high-performance computing (HPC)**
 - Applications must be written to use **parallelization**
 - Some have **distributed lock manager (DLM)** to avoid conflicting operations



集群系统





集群系统-存储网络

