### Xilinx 7系列FPGA收发器架构之发送器 (TX) (九)

原创 FPGA技术实战 FPGA技术实战 2020-04-26

收录于话题

#Xilinx7系列收发器详解

20个

引言:本章继续介绍7系列FPGA收发器TX结构,通过本文可以学习以下内容:

- TX时钟输出控制结构
- TX配置驱动器结构

# 1.TX时钟输出控制结构

## 1.1概述

TX时钟分频器控制模块有两个主要的组件:串行时钟分频器控制模块和并行时钟分频器及选择器控制。图1给出了时钟分频器和选择器详细的结构。




图1、时钟分频器和选择器详细的结构

#### 在图1中,注意一下几点:

- [1]. TXOUTCLKPCS和TXOUTCLKFABRIC是冗余输出。TXOUTCLK时钟一般用于FPGA内部逻辑设计。
- [2]. REF\_CTRL选项由软件自动控制的,用户不可选择。用户只能使用使用IBUFDS GTE2中的O或者ODIV2通过CMT、BUFH或者BUFG输出到FPGA逻辑资源。
- [3]. IBUFDS\_GTE2可以看做冗余时钟,增加了收发器时钟方案的灵活性。
- **[4].** CPLL在GTXE2\_CHANNEL/GTHE2\_CHANNEL中只有一个。来自GTXE2\_COMMON/GTH2\_COMMON的QPLL可以用于收发器通道(之前文章有详细介绍)。
- [5]. /2或者/4分频器模块由GTXE2\_CHANNEL/GTHE2\_CHANNEL的 TX\_INT\_DATAWIDTH属性控制。TX\_INT\_DATAWIDTH = 0时, /2用于收发器内部2字节数据路径; TX\_INT\_DATAWIDTH = 1时, /4用户收发器内部4字节数据路径。
- [6]. /4或者/5分频器模块由GTXE2\_CHANNEL/GTHE2\_CHANNEL的 TX\_DATA\_WIDTH属性控制。TX\_DATA\_WIDTH = 16, 32, 64时, 选择/4分频器; TX\_DATA\_WIDTH = 20, 40, 80时, 选择/5分频器。

### 1.2 串行时钟分频器

每个发送器PMA模块有一个D分频器,用来将PLL时钟分频为较低的线速率要求的时钟。该分频器可以用于设置为固定线速率或者动态线速率。静态(或固定)线速率和动态线速率配置如图2所示。

D分频器	静态 (或固定)线速率设置	动态线速率设置
1	TXOUT_DIV=1	TXOUT_DIV=忽略
	TXRATE = 3'b000	TXRATE = 3'b001
2	TXOUT DIV=2	TXOUT_DIV=忽略
	TXRATE = 3'b000	TXRATE = 3'b010
4	TXOUT_DIV=4	TXOUT_DIV=忽略
	TXRATE = 3'b000	TXRATE = 3'b011
8	TXOUT_DIV=8	TXOUT_DIV=忽略
	TXRATE = 3'b000	TXRATE = 3'b100
16	TXOUT_DIV=16	TXOUT_DT = 忽略
	TXRATE = 3'b000	TXRATE = 3°b101

图2、静态(或固定)线速率和动态线速率配置

# 1.3 并行时钟分频器和选择器

从TX时钟分频器模块输出的并行时钟可以用于FPGA逻辑时钟, Xilinx推荐的FPGA逻辑时钟为TXOUTCLK(该时钟应用方案在第(六)篇有介绍)或者使用MGTREFCLK管脚输入时钟直接作为FPGA逻辑资源时钟。TX时钟输出控制端口定义如图3所示。

端口	方向 input	时钟域	描述 该端口控制复用器选择: 3'b000: 静态 1 3'b001: TXOUTCLKPCS 路径 3'b010: TXOUTCLKPMA 路径 3'b011: TXPLLREFCLK_DIV1 路 径 3'b100: TXPLLREFCLK_DIV2 路 径 其他: 预留		
TXOUTCLKSEL[2:0]		异步			
TXRATE[2:0]	input TXUSRCLI		该端口动态控制 TX 串行时钟分频器 D, 并和 TXOUT_DIV 属性配合使用。 3'b000: 使用 TXOUT_DIV 值3'b001: 设置 D分频器值为 13'b010: 设置 D分频器值为 23'b011: 设置 D分频器值为 43'b100: 设置 D分频器值为 83'b101: 设置 D分频器值为 83'b101: 设置 D分频器值为 16		
TXOUTCLKFABRIC	output	时钟	预留输出,用于测试。		
TXOUTCLK	output	时钟	TXOUTCLK 为推荐的 FPGA 逻辑 时钟。		
TXOUTCLKPCS	output	时钟	冗余输出时钟。		
TXRATEDONE	output	TXUSRCLK2	高电平用于指示 TXRATE 改变完成。		
TXDLYBYPASS	input	异步	TX 延迟对齐旁路: 0: 使用 TX 延迟对齐电路, 当 TX Buffer 旁路时设置为 0; 1: 旁路 TX 延迟对齐电路方式		

图3、TX时钟输出控制端口定义

# 2.TX配置驱动器




图4、TX配置驱动器模块

GTX/GTH收发器的TX驱动器是一个高速电流模式差分输出缓冲器。为了最大信号完整性,它包括以下特性:

- 差分电压控制
- Pre-cursor和Post-cursor发送器预加重
- 校准端接电阻

TX配置驱动器端口如图5所示。

端口	方向	时钟域	描述		
TXBUFDIFFCTRL[2:0]	input	TXUSRCLK2	Pre-driver 摆幅控制, 默认 3'b100(正常		
	30 P. M. 10 P. 10	no-testa de la sistema de la circa del circa de la circa del circa de la circa	值),不要修改		
TXDEEMPH	input	TXUSRCLK2	The state of the s	TX PCIe 去加重控制接口。	
TXDIFFCLRL[3:0]	input	异步	驱动器摆幅控制。		
	p.u.	310	9E-97 an 12 (M12.91)	2	
			[3:0]	VPPD	
			4'b0000	0.269	
			4'b0001	0.336	
			4'b0010	0.407	
			4'b0011	0.474	
			4'b0100	0.543	
			4'b0101 4'b0110	0.609	
			4'b0110	0.677	
			4'b1000	0.807	
			4'b1001	0.866	
			4'b1010	0.924	
			4'b1011	0.973	
			4'b1100	1.018	
			4'b1101	1.056	
			4'b1110	1.092	
			4'b1111	1.119	
TXELECIDLE	input	TXUSRCLK2	MGTXTXN/MGTHTXN强制为共模模式 产生电气初始化信号。		
TXINHIBIT	input	TXUSRCLK2	高电平时,该信号模块发送 TXDATA,强 制 MGTXTXP/MGTHTXP 为 0, MGTXTXN/MGTHTXN 为 1。		
TXMAINCURSOR[6:0]	input	异步	允许直接设置 main cursor 系数。		
TXMARGIN[2:0]	input	异步	PCIe 接口 TX 余量控制。		
TXQPIBIASEN	input	异步	使能到 GND 偏置 TX 输出		
TXQPISENN	output	异步	检测 MGTXTXN/GTHTXN 输出		
TXQPISENP	output	异步	检测 MGTXTXP		
TXQPISTRONGPDOWN	input	异步	强制 TX 输出到 GND		
TXQPIWEAKPUP	input	异步	TX 输出弱上拉到 MGTAVTT		
TXPOSTCURSOR[4:0]	input	异步	发送器 post-cursor TX 预加重控制		
TXPOSTCURSORINV	input	异步	1: 翻转 TXPOSTCURSOR 系数极性		
TXPRECURSOR[4:0]	input	异步	发送器 pre-cursor TX 预加重控制		
TXPRECURSORINV	input	异步	1: 翻转 TXPRECURSOR 系数极性		
MGTXTXP/MGTHTXP	output	TX串行时钟	收发器发送管脚		
MGTXTXN/MGTHTXN	\$35655 <b>#</b> 1/705	sometime of the			
TXSWING			PCIe 接口摆幅控制。 0: 满摆幅 1: 低摆幅		
			1: 低摆幅		
TXDIFFD	input	异步	1: 低摆幅 预留	EPGA技术实战	

图5、TX配置驱动器端口

延伸阅读: Xilinx 7系列FPGA收发器架构之发送器 (TX) (八)



### 欢迎关注FPGA技术实战公众号,持续更新原创!

收录于话题 #Xilinx7系列收发器详解·20个

上一篇 下一篇

(RX) (十)

Xilinx 7系列FPGA收发器架构之接收器 Xilinx 7系列FPGA收发器架构之发送器 (八) (XT)

阅读 76

分享 收藏 赞 在看 1