### 利用IBERT IP核实现GTX收发器硬件测试

原创 FPGA技术实战 FPGA技术实战 2020-04-05

收录于话题

#Xilinx7系列收发器详解

20个

**引言:** Xilinx公司的Vivado开发软件提供了IBERT IP核,可以实现GTX收发器硬件测试。通过该IP核我们可以对FPGA高速收发器硬件接口进行误码率测试、调整收发器参数配置、验证硬件PCB信号完整性以及硬件数据传输的可靠性。本文我们基于Xilinx公司xc7z035ffg676-2芯片进行测试。通过本文可以了解到:

- GTX收发器IBERT眼图测试原理
- GTX收发器IBERT眼图测试方法

#### 1.IBERT测试原理

Bit Error Ratio Tester简称IBERT,即误码率测试,其测试原理框图如图1所示。我们使用光纤将收发器的TX和RX进行短接,实现Loopback。图1中可以看到在近端回环测试中,可以实现PCS回环(图中①所示)和PMA回环测试(图中②所示)。




图1、IBERT回环测试原理图(点击看大图)

#### 2.工程建立

### 2.1新建IP核工程




图2、电路板芯片选择

## 2.2 IBERT IP核配置



图3、IBERT IP核查找

图4为IBERT协议配置定义界面,IP核有一些预置的协议,我们选择用户自定义Custom1,收发器线速率选择1.25Gbps,位宽32bit,收发器参考时钟为原理图MGT112REFCLK0输入时钟125MHz。




图4、IP核协议配置界面

图5为要测试的GTX收发器位置定义及参考时钟来源选择。本设计两路SFP+均来自Quad112,参考时钟来自MGTREFCLK1\_112。




图5、GTX收发器位置及参考时钟来源

图6为IBERT IP核工作时钟,本设计将GTX收发器参考输入时钟作为其系统时钟。




图6、IBERT IP核系统工作时钟选择

配置完成后,点击 "OK",然后生成IP核,如图7所示。

Generate Output Products	X
The following output products will be generated.	A
Preview	
Q ¥ \$	
→ p ibert_7series_gtx_0.xci (Global)	
nstantiation Template	
RTL Sources	
☐ Change Log	
Synthesis Options	
Out of context per IP	
Run Settings	
Number of jobs: 2	
? Apply Generate	S <u>k</u> ip

图7、IBERT IP核生成

# 2.3建立GTX收发器测试工程

生成IBERT IP核后,我们在工程名上右键,选择生成example design,如图8所示。




图8、生成IBERT example design

如图9所示,打开顶层文件,为了使能电路板上的SFP+模块,需要添加部分代码。同时,修改.xdc约束文件,如图10所示。

```
21 @ module example_ibert_7series_gtx_0
22 : (
     // GT top level ports
23
    output [(4* C_NUM_QUADS)-1:0] TXN_0,
24
25 : output [(4* C_NUM_QUADS)-1:0]
                                 TXP_0,
     input [(4* C_NUM_QUADS)-1:0]
26:
                                    RXN_I,
    input [(4*°C_NUM_QUADS)-1:0]
                                    RXP_I,
28
    input [ C_REFCLKS_USED-1:0]
                                       GTREFCLKOP_I,
     input [C_REFCLKS_USED-1:0]
                                       GTREFCLKON_I,
29
    input [C_REFCLKS_USED-1:0]
                                       GTREFCLK1P_I,
    input [ C_REFCLKS_USED-1:0]
                                       GTREFCLK1N_I,
      //User add
    output wire [1:0] sfp_disable
                                              用户添加
35
36 O //
     // Ibert refelk internal signals
38 ( //
39 | wire [ C_NUM_QUADS-1:0]
                                    gyrefclk0_i;
     wire [ C_NUM_QUADS-1:0]
                                     trefclkl_i;
     wire [ C_REFCLKS_USED-1:0]
                                       refclk0_i;
    wire [ C_REFCLES_USED-1:0]
                                       refclkl_i;
42
43
44 0 //
45 : //User add
4 assign sfp_disable = 2 b0;
49 E //
     // Refelk IBUFDS instantiations
     收发器参考输入时钟必须经过IBUFDS GTE2
52
       IBUFDS_GTE2 u_buf_q3_c1k0
53
        (
54
                       (refclk0_i[0]),
55
           .0
           .ODIV2
56
                       (GTREFCLKOP_I[0]),
58
           . I
                        (GIREFCLKON I[0])
59
           . IB
60
        ):
61
       IBUFDS_GTE2 u_buf_q3_clk1
62
        (
63
                      (refclkl_i[0]),
         .0
           .ODIV2
65
          . CEB
                       (1'b0).
66
           . I
                       (GTREFCLK1P_I[0]),
67
68
           .IB
                       (GTREFCLK1N_I[0])
        );
69
70 :
71 0 //
     // Refelk connection from each IBUFDS to respective quads depending on the source selected in gui
     assign gtrefclk0_i[0] = refclk0_i[0];
     assign gtrefclkl_i[0] = refclkl_i[0];
                  ------
```

```
// IBERT core instantiation ) 例化IBERT IP核
      ibert_7series_gtx_0 u_ibert_core
80
81
          .TXN_O(TXN_O),
82
         .TXP_0(TXP_0),
83
         .RXN_I(RXN_I),
84
          .RXP_I(RXP_I),
85
         .GTREFCLKO_I (gtrefclk0_i),
86
         .GTREFCLK1_I(gtrefclk1_i)
87
88
                                                                        三 FPGA技术实战
89
90 endmodule
```

图9、测试文件代码

图10、添加用户I/O约束

上述操作完成后,生成bit流文件,完成FPGA配置文件生成。

## 3.实物测试

## 3.1误码率测试

按照测试原理,我们将两路SFP+的光纤模块各自将其TX和RX短接。如图11所示。连接好硬件,将bit文件下载到硬件电路板,下载完成后,如图12所示。



图11、测试实物图

从图12中,可以看到,逻辑分析仪已经发现链接的两路收发器链路。




图12、下载完成后发现两路收发器链路

如图13、我们点击"Serial I/O Links",如果未出现如图所示链路,右键"Refresh Serial I/O objects"。在图13中,可以看到出现很多Errors,此时,我们需要将IBERT 进行复位,重新测试。复位之后,如图14所示,我们可以看到收发器串行链路稳定,未出现误码。



图13


图14中只显示了有链接的串行接口,未链接的MGT\_X0Y12和MGT\_X0Y13收发器未显示。



图14、复位IBERT之后的测试结果

## 3.2眼图测试

按照图15,选择需要查看眼图的链路,眼图参数可以使用默认参数,第一路收发器眼图测试结果如图16所示。第二路眼图扫描结果如图17所示。



#### 图15、收发器眼图设置




图16、第一路收发器眼图测试结果




图17、第二路收发器眼图测试结果

如图18所示,我们可以通过修改收发器串行I/O参数,优化连接链路信号质量(眼图张开大小)。可以选择Loopback模式,进行所需要的回环测试。



图19为将Loopback模式选择为近端PMA测试结果,对比图16,可以看到图19比图16 眼图更好,之所以更好,这是因为数据流只在FPGA内部进行回环,未经过外部光纤。从信号完整性角度来看,眼图中间蓝色区域越大,表明PCB板信号完整性越好。



图19、收发器近端PMA回环测试



#### 欢迎关注FPGA技术实战公众号,持续更新原创!

声明:转载请声明来源公众号,作者等,欢迎转载,收藏



FPGA技术实战

"亲,意思意思就行了。"

#### 喜欢作者

#### 收录于话题 #Xilinx7系列收发器详解·20个

上一篇

Xilinx FPGA收发器参考时钟设计应用 Xilinx 7系列FPGA收发器架构之接收器 (RX) (十一)

下一篇

阅读 152

分享 收藏 赞 1 在看