Xilinx 7系列SelectIO结构之SelectIO逻辑资源(二)

原创 FPGA技术实战 FPGA技术实战 2020-06-08

收录于话题

#SelectIO结构详解

7个

引言:本文我们介绍SelectIO重要的IDELAY及IDELAYCTRL资源,它们主要用于调整I/O时序延迟,比如调整ADC采集时钟和ADC采集数据I/O之间的时序关系等等。具体内容包括:

- IDELAY资源概述、端口及使用
- IDELAYCTRL资源概述、端口及使用

1.输入延迟资源(IDELAY)

每个I/O模块都包含了一个可编程的延迟原句,称作IDELAYE2。IDELAY可以连接到ILOGICE2/ISERDESE2或者ILOGICE3/ISERDESE2模块。IDELAY2是一个可编程的31阶延迟原句,延迟参数可以参考7系列FPGA对应器件家族的器件手册。它既可以应用于组合逻辑也可以应用于时序逻辑或者同时用于两者。另外,它也可以直接被FPGA逻辑访问。IDELAY允许即将输入的信号在各自的输入管脚上做延迟处理,该延迟由IDELAYCTRL原句控制,延迟参考时钟频率在7系列器件手册有明确定义。

1.1 IDELAYE2原句

IDELAYE2原句如图1所示。




图1、IDELAYE2原句

IDELAYE2端口列表如图表1所示。

端口名称	方向	位宽	功能描述	
С	input	1	VARIABLE、VAR_LOAD 或者 VAR_LOAD 模式下时钟输入管脚。 斯有的控制输入(REGRST、LD、CE 和 INC)都同步于该时 钟。该管脚时钟可以通过管脚进行反向,必须通过全局或者区 域时钟 buffer 提供源时钟。	
REGRST	input	1	流水寄存器复位。只在 VAR_LOAD_PIPE 模式中使用。	
LD	input	1	在 VAR_LOAD 模式中,加载 CNTVALUEIN 值; 在 VAR_LOAD PIPE 模式中加载当前流水线寄存器中的值。	
INC	input	1	增加/减少 tap 延迟	
CINVCTRL	input	1	动态翻转时钟(C)极性	
CNTVALUEIN	input	5	来自 FPGA 逻辑的动态加载 tap 延迟值	
IDATAIN	input	1	来自 IBUF 的数据输入	
DATAIN	input	1	来自 FPGA 逻辑的数据输入	
LDPIPEEN	input	1	使能流水寄存器	
DATAOUT	output	1	来自 IDATAIN 或者 DATAIIN 的延迟数汽冷堆PGA技术实战	
CNTVALUEOUT	output	5	送入 FPGA 的计数值, 监控 tap 值	

表1、IDELAYE2端口列表

1.2 IDELAY端口

1.IDATAIN:来自IOB的数据输入

IDATAIN端口由IOB块进行驱动。IDELAY可以将数据输出至ILOGICE2/ISERDESE2或者ILOGICE3/ISERDESE2块,或者直接送入FPGA逻辑或者使用IDELAY_VALUE属性设置一定延迟后通过DATAOUT端口输出。

2.DATAIN:来自FPGA逻辑的数据

DATAIN输入直接来自FPGA逻辑,提供一个逻辑可访问的延迟线。该输入使用IDELAY_VALUE属性延迟一定时间后,通过DATAOUT端口返回至FPGA逻辑,DATAIN可以在本地翻转。该端口数据不能来自IOB。

3.DATAOUT:数据输出

从上述两个端口介绍,显而易见延迟输出数据DATAOUT来自两个数据输入端口: IDATAIN或者DATAIN。该端口可以输出至ILOGICE2/ISERDESE2或者ILOGICE3/ISERDESE2块,或者直接送入FPGA逻辑或者使用IDELAY VALUE属性设置一定延迟后通过DATAOUT端口输出。

4.C: 时钟输入

所有输入到IDELAYE2原句的控制信号都同步于时钟输入C。当IDELAY配置为VARIABLE、VAR_LOAD或者VAR_LOAD_PIPE模式时,该端口必须连接时钟。该时钟可以在本地翻转,但必须由全局时钟或者区域时钟buffer缓冲器驱动。如果ODELAYE2原句和IDELAYE2原句在同一个Bank内使用,C端口时钟必须使用相同的时钟网络。

5.LD:加载

当使用VARIABLE模式时,IDELAY加载端口LD加载IDELAY_VALUE属性设置值。默认来自IDELAY_VALUE的值为0。LD信号高有效,且同步于时钟输入端口C。

当使用VAR_LOAD模式时,LD端口加载CNTVALUEIN设置值,CNTVALUEIN为新的延迟值。当使用VAR_LOAD_PIPE模式时,LD端口加载当前流水线寄存器里的延迟值作为新的时间延迟。

6.CINVCTRL: C端口极性翻转控制

CINVCTRL可以动态控制时钟端口C的极性。

7.CNIVLUEN: 计数值输入

该端口用于动态的切换加载延迟值。

8.CNTVALUEOUT: 计数值输出

该端口用于监控加载延迟值。

9.LDPIPEEN: 流水寄存器使能控制

高电平使能流水线寄存器,加载流水线寄存器内的值到CNTVALUEIN端口。

10.REGRST: 流水线寄存器复位

高电平时,复位流水线寄存器内的值为0。

11.CE、INC: 增减信号

延迟的增大或者减少由CE使能管脚CE控制。该接口只在IDELAY为 VARIABLE、VAR LOAD或者VAR LOAD PIPE模式下才可用。

当CE为高电平时,使能延迟控制,当INC为高电平(1)时,增加延迟;当INC为低电平(0)时,减少延迟。如果CE为低电平,则忽略INC值。

流水线寄存器模式VAR_LOAD_PIPE在总线架构设计中非常有用。可以使用LDPIPIEEN单独设置延迟,所有的延迟使用LD管脚同时更新到新的延迟值。

1.3 IDELAY属性

IDELAY的可配置属性和端口如图2所示。

```
. CINWCTRL_SEL ("FALSE"),
                                        Enable dynamic clock inversion (FALSE, TRUE)
   .DELAY_SRC ("IDATAIN"),
                                         Delay input (IDATAIN, DATAIN)
   . HIGH_PERFORMANCE_MODE ("FALSE"), //
                                        Reduced jitter ("TRUE"), Reduced power ("FALSE")
   . IDELAY_TYPE ("FIXED"),
                                     // FIXED, VARIABLE, VAR_LOAD, VAR_LOAD_PIPE
                                    // Input delay tap setting (0-31)
   . IDELAY_VALUE(0),
   .PIPE_SEL("FALSE"),
                                     // Select pipelined mode, FALSE, TRUE
                                     //IDELAYCTRL clock input frequency in MHz (190, 0-210.0, 290.0-
   REFCLK_FREQUENCY (200. 0),
   . SIGNAL_PAITERN("DATA"
                                     // DATA, CLOCK input signal
IDELAYE2 inst (
   .CNTVALUEOUT(CNTVALUEOUT), // 5-bit output: Counter value output
  . DATAOUT (DATAOUT),
                              // 1-bit output: Delayed data output
  .C(C),
                              // I-bit input: Clock input
  .CE(CE).
                              // 1-bit input: Active high enable increment/decrement input
  .CINVCTRL(CINVCTRL),
                              // 1-bit input: Dynamic clock inversion input
   .CNTVALUEIN(CNTVALUEIN),
                            // 5-bit input: Counter value input
                                                                                    端口
  . DATAIN (DATAIN),
                             // I-bit input: Internal delay data input
  . IDATAIN(IDATAIN).
                              // 1-bit input: Data input from the I/O
  .INC(INC),
                             // 1-bit input: Increment / Decrement tap delay input
                              // 1-bit input: Load IDELAY_VALUE input
   .LD(LD),
  .LDPIPEEN(LDPIPEEN).
                              // 1-bit input: Enable PIPELINE register to load data input
                              // 1-bit input: Active-high reset tap-delay _AutFPGA技术实战
  . REGRST (REGRST)
);
```

图2、IDELAY原句例化

1.4 IDELAY模式

IDELAY主要有四种操作模式,下面我们分别来介绍。

1.固定延迟模式 (IDELAY_TPYE=FIXED)

在该模式下数据延迟由属性IDELAY_VALUE设置,且延迟固定,不可更改。在该模式下,IDELAYCTRL原句必须例化。

2.可变延迟模式 (IDELAY_TPYE=VARIABLE)

在该模式下,延迟值可以在配置后通过CE和INC端口进行动态配置。同样,在该模式下,IDELAYCTRL原句也必须例化。该模式下的逻辑控制对应关系如表 2所示。

С	LD	CE	INC	TAP Setting	
0	х	х	x	No Change	
1	1	х	х	IDELAY_VALUE	
1	0	0	x	No Change	
1	0	1	1	Current Value +1	
1	0	1	0	Current Value –1	
1	0	0	0	No Change 全 FPGA技术实	

表2、可变模式下逻辑控制关系

3.可加载可变延迟模式 (IDELAY_TYPE=VAR_LOAD)

该模式下功能与VARIABLE模式下类似,只不过可以通过CNTVALUEIN加载延迟节拍数。多了一种延迟加载方法。当LD端口有效时可以加载新的延迟CNTVALUE值到控制模块。该模式下逻辑功能关系如表3所示。

С	LD	CE	INC	CNTVALUEIN	CNTVALUEOUT	TAP Setting
0	х	х	х	x	No Change	No Change
1	1	X	X	CNTVALUEIN	CNTVALUEIN	CNTVALUEIN
1	0	0	х	x	No Change	No Change
1	0	1	1	x	Current Value +1	Current Value +1
1	0	1	0	x	Current Value -1	Current Value -1
1	0	0	0	0	No Change	K. Chang 技术实员

表3、可加载可变延迟模式逻辑控制关系

1.5 IDELAY时序

图3给出了可变模式下的延迟时序图,可参考表2了解控制关系。




图3、可变模式下的延迟时序图

在图3所示位置①处,当LD脉冲有效时,自动加载IDELAY_VALUE属性值;在②位置处当CE和INC有效时,延迟自动增1Tap。

图4给出了在VAR_LOAD模式下延迟时序图。




图4、VAR LOAD模式下延迟时序图

在该模式下,参照表2功能,在①位置当LD脉冲有效时,加载CNTVALUE值;在②处,当INC和CE有效时,在原CNTVALUE值基础上自动加1个Tap延迟;在③位置时,当LD再次有效时,自动加载CNTVALUE的值。

从图3和图4的时序图中我们可以清晰的了解到**可变延迟模式和可加载可变延迟模式的区别**:LD脉冲有效时,加载的延迟值来源是不同的,这一点在FPGA软件设计时要注意。

2.输入延迟控制(IDELAYCTRL)

2.1 IDELAYCTRL概述

如果IDELAYE2或者ODELAYE2原句例化时,IDELAYCTRL原句也必须例化。 该模块的用途是对IDELAYE2或者ODELAYE2进行校准,减少处理、电压和温 度的影响。该模块使用REFCLK时钟精细校准。

2.2 IDELAYCTRL原句及端口




图5、IDELAYCTRL图

1.RST: 复位信号

RST端口高电平复位,异步复位。为了确保恰当的IDELAY和ODELAY操作,在REFCLK时钟稳定后,必须对IDELAYCTRL进行复位。

2.REFCLK:参考时钟

REFCLK时钟为IDELAYCTRL提供校准时钟。该时钟必须由BUFG或者BUFH时钟缓冲器驱动。REFCLK可以直接来自用户提供的时钟源或者MMCM,但都必须布线到全局时钟buffer。

3.RDY: Ready信号

RDY信号指示IDELAY和ODELAY模块已经完成校准。如果RDY信号变为低电平,IDELAYCTRL模块必须进行复位处理。

2.3 IDELAYCTRL时序

IDELAYCTRL控制时序图如图6所示。




图6、IDELAYCTRL时序图

2.4 IDELAYCTRL位置

IDELAYCTRL位于I/O行的的每个时钟域。一个IDELAYCTRL完成它所在时钟域的所有IDELAYE2和ODELAYE2块的校准。图7显示了IDELAYCTRL位置相关位置示意图。




图7、IDELAYCTRL位置

收录于话题 #SelectIO结构详解·7个

分享 收藏 赞1 在看