

Xilinx 7系列FPGA收发器架构之收发器和工具概述（一）

原创 FPGA技术实战 FPGA技术实战 2020-03-24

收录于话题

#Xilinx7系列收发器详解

20个

引言： 高速串行收发器在5G通信、机器视觉、图像处理及数据中心等众多领域广泛应用，FPGA开发人员熟练掌握该接口使用能够提升自己的专业竞争力。本系列文章针对Xilinx 7系列FPGA GTX/GTH收发器的架构进行介绍。作为系列开篇，本博文主要对GTX/GTH收发器进行总体概述。通过该文档，了解以下内容：

- GTX/GTH收发器的特性，支持的协议
- GTX/GTH收发器的整体框架结构
- GTX/GTH收发器的实现需要做哪些工作
- GTX/GTH收发器在器件封装的布局

1. 概述及7系列FPGAG特性

1.1 收发器速率及特性

Xilinx公司的收发器主要包括以下四种，如图1所示。四种收发器支持的最大线速率不同，每种收发器位于的器件也不同。

GTP	GTX	GTH	GTZ
Artix-7	Kintex-7	Virtex7-VX	Virtex7-VH
Maximum Line Rates			
GTP = 6.6 Gb/s			
GTX = 12.5 Gb/s			
GTH = 13.1 Gb/s			
GTZ = 28.05 Gb/s			

图1、Xilinx 7系列FPGA收发器种类

GTX/GTH收发器具有高度可配置性，并与FPGA的可编程逻辑资源紧密集成。7系列FPGA GTX/GTH收发器特性如表1-1所示。

Group	Feature	GTX	GTH
PCS	2-byte and 4-byte internal datapath to support different line rate requirements	X	X
	8B/10B encoding and decoding	X	X
	64B/66B and 64B/67B support	X	X
	Comma detection and byte and word alignment	X	X
	PRBS generator and checker	X	X
	FIFO for clock correction and channel bonding	X	X
	Programmable FPGA logic interface	X	X
	100 Gb Attachment Unit Interface (CAUI) support		X
	Native multi-lane support for buffer bypass		X
	TX Phase Interpolator PPM Controller for external voltage-controlled crystal oscillator (VCXO) replacement		X
PMA	Shared LC tank phase-locked loop (PLL) per Quad for best jitter performance	X	X
	One ring PLL per channel for best clocking flexibility	X	X
	Power-efficient adaptive linear equalizer mode called the low-power mode (LPM)	X	X
	5-tap decision feedback equalization (DFE)	X	
	7-tap DFE		X
	Reflection cancellation for enhanced backplane support		X
	TX Pre-emphasis	X	X
	Programmable TX output	X	X
	Beacon signaling for PCI Express® designs	X	X
	Out-of-band (OOB) signaling including COM signal support for Serial ATA (SATA) designs	X	X
	Line rate support up to 12.5 Gb/s	X	X
	Line rate support up to 13.1 Gb/s		X

表1-1: FPGA GTX/GTH收发器特性

首次使用收发器的开发者推荐阅读《**High-Speed Serial I/O Made Simple**》（**有需要的可以关注私信我，中文版**）文献，其描述了高速串行收发器技术和应用。Xilinx开发工具CORE Generator™工具提供了一个自动配置GTX/GTH收发器向导（如图6），可以实现不同协议的用户应用。

图1举例了XC7K325T器件GTX收发器布局，该系列器件具有16个收发器。图中只显示了TOP部分的8个收发器，BOT部分还有对称的8个收发器。




图2、XC7K325T器件GTX收发器布局（点击看大图）

在Xilinx FPGA中，收发器按照Quad进行组织结构。4个GTXE2_CHANNEL原句和一个GTXE2_COMMON原句成为一个Quad。图3举例了一个Quad内收发器结构。




图3、Quad内收发器结构 (点击看大图)

图4给出了GTXE2_CHANNEL原句内部结构，从图中可以看到收发器通道包括发送 (TX) 和接收 (RX) 两部分，对于该部分内容详细介绍，将在后续文章介绍。




图4、GTXE2_CHANNEL原句内部结构（点击看大图）

1.2收发器IP核支持的常见协议

IP核支持的常见协议如图5所示。

- PCI Express, Revision 1.1/2.0/3.0
- 10GBASE-R
- Interlaken
- 10 Gb Attachment Unit Interface (XAUI), Reduced Pin eXtended Attachment Unit Interface (RXAUI), 100 Gb Attachment Unit Interface (CAUI), 40 Gb Attachment Unit Interface (XLAUI)
- Common Packet Radio Interface (CPRI™)/Open Base Station Architecture Initiative (OBSAI)
- OC-48/192
- OTU-1, OTU-2, OTU-3, OTU-4
- Serial RapidIO (SRIO)
- Serial Advanced Technology Attachment (SATA)/Serial Attached SCSI (SAS)
- Serial Digital Interface (SDI)
- SFF-8431 (SFP+)

图5、IP核支持的常见协议

2. FPGA收发器向导

7系列FPGAs收发器向导（以下称为向导）是生成封装文件（wrapper）以及实例化GTX/GTH收发器原语的首选工具。向导位于CORE Generator™工具中。




图6、GTX/GTH收发器向导

3. 仿真

该部分内容，在后续收发器设计实例相关文章中，会给大家做详细介绍，本概述中暂不介绍。

4. 实现

4.1 功能描述

在设计早期定义GTX/GTH收发器Quad的位置是推荐的设计原则，以确保时钟资源的正确使用，并便于在电路板设计期间进行信号完整性分析。实现过程通过在XDC中使用位置约束来完成Quad位置分配验证。

该部分介绍映射7系列GTX/GTH收发器到器件资源所需的信息，主要包括三部分：

- GTX/GTH收发器Quad在可用器件和封装的位置
- GTX/GTH收发器Quad外部信号的pad编号
- 如何使用XDC文件约束GTX/GTH收发器通道原句和时钟资源到可用位置

每个GTX/GTH收发器信道和COMMON原语的位置由描述列号和该列内相对位置的XY坐标系指定（如图7）。目前所有的7系列器件家族中，GTX/GTH收发器Quads都位于单一的列中，并且位于芯片Die的一侧。




图7、收发器在FFG900封装布局

有两种方法可以为GTX/GTH收发器的创建XDC约束：

- 首选方法是使用7系列FPGAs收发器向导。向导会自动生成XDC模板，然后可以编辑向导生成的XDC，以自定义应用程序的操作参数和放置信息。
- 第二种方法是手工创建XDC约束。使用此方法时，设计者必须输入控制收发器操作的配置属性以及位置参数。必须注意确保正确输入配置GTX/GTH收发器所需的所有参数。

注意：收发器约束举例可以参照我的上一篇文档：《Xilinx FPGA管脚XDC约束之：物理约束》

4.2 串行收发器器件封装

该部分内容可以参照官方UG475文档，7 Series FPGAs Packaging and Pinout Specification，该文档描述了Xilinx器件管脚命名规则，器件信号布局等封装信息，对于FPGA原理图及PCB设计人员具有非常重要的作用。图7和图8位该文档重要信息举例。




图7、收发器Bank举例




图8、收发器Pinout封装布局举例（点击看大图）



欢迎关注FPGA技术实战公众号，持续更新原创！

声明：转载请声明来源公众号，作者等，欢迎转载，收藏

收录于话题 #Xilinx7系列收发器详解·20个

上一篇 · Xilinx 7系列FPGA收发器架构之共享功能（二）

阅读 238

分享

收藏

赞

在看 1