

</ Teams

Nikolas Samosir	2206059396
Rifqi Ramadhan	2206062964
Daniel Niko Mardjaja	2206026183
Fairuz Muhammad	2206814324

</ Table of contents</pre>

 $\{01\}$


Penjelasan Umum Program

{02} {05}

Tujuan Proyek Percobaan

{03} {06}


Implementasi Penutup




Penjelasan Umum

Pada zaman modern ini, mayoritas sudah menggunakan password untuk keamanan pertama dari data pengguna, namun jika password tersebut tidak dilakukan enkripsi, maka akan mudah untuk diretas dan di ambil datanya.

Kelompok kami membuat program VHDL yang dapat melakukan enkripsi password agar tidak mudah dibaca oleh manusia pada database dan data password mereka akan aman pada database.





Tujuan Proyek

Membuat Program VHDL

Membuat program VHDL yang dapat mengimplementasikan enkripsi password.


Meningkatkan Keamanan User

Dengan melakukan enkripsi, data dari user akan lebih aman karena password yang mereka input akan disimpan dan tidak dapat dibaca oleh manusia



Implementasi


</ State Diagram



Implementasi

Kelompok kami membuat program ini dengan mengimplementasikan Finite State Machine yang memiliki 9 state yang terdiri atas IDLE, CLR, REG, ENCRYPT, SAVE, LOGIN, CHECK, CORRECT, dan WRONG. Program ini memiliki 3 fitur utama yaitu register, login dan juga reset. Register digunakan untuk menambahkan password, login digunakan untuk user agar mendapatkan akses, dan reset yang digunakan untuk menghapus semua password yang telah di register.

Program ini juga mengimplementasikan portmap yang digunakan untuk menghubungkan beberapa program dengan file utama yaitu Main.vhd, dan file yang lainnya adalah FileHandling.vhd, dan RandomKey.vhd. FileHandling.vhd digunakan untuk melakukan save untuk password dan key yang didapat dari RandomKey.vhd. RandomKey.vhd digunakan untuk membuat key string secara acak sehingga key yang didapat untuk setiap password tidak akan sama dan dapat meningkatkan keamanan lebih lagi untuk user.



```
library IEEE;
                                                                                                       function check valid password(to check : string(1 to 8))
use IEEE.STD LOGIC 1164.ALL:
                                                                                                          return STD LOGIC is
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
                                                                                                           file pass text : text ;
use std.textio.all;
                                                                                                           variable row_read : line;
use ieee.std logic textio.all;
                                                                                                           variable encrypted check : string (1 to 8);
entity Main is
                                                                                                          variable temp_pass_string : string(1 to 8);
        clk : in STD LOGIC:
                                                                                                          variable temp_key_string : string(1 to 8);
        start : in STD LOGIC;
                                                                                                           variable temp string : string(1 to 17);
        mode : in STD LOGIC:
        reset : in STD LOGIC;
                                                                                                           variable char key int : Integer;
        input_password : in string(1 to 8);
                                                                                                           variable char pass int : Integer;
                                                                                                           variable char_encrypt_int : Integer;
        success : out STD LOGIC;
        fail : out STD LOGIC
                                                                                                           file open(pass text, "Pass.txt", read mode);
                                                                                                           while not endfile(pass text) loop
end Main;
                                                                                                               readline(pass text, row read);
architecture Behavioral of Main is
                                                                                                               read(row read, temp string);
    component RandomKey is
                                                                                                               temp_pass_string := temp_string(1 to 8);
                                                                                                               temp key string := temp string(10 to 17);
            clk : in std_logic;
                                                                                                               for i in 1 to 8 loop
            RandomVector : out string(1 to 8)
                                                                                                                   char key int := character'pos(temp key string(i));
                                                                                                                   char pass int := character'pos(to_check(i));
                                                                                                                   char encrypt int := (char pass int + char key int - 5);
    component FileHandling is
                                                                                                                   char encrypt int := char encrypt int * 2;
                                                                                                                   char_encrypt_int := (char_encrypt_int mod 93) + 33;
            EN : in STD LOGIC;
            saved key : in string(1 to 8);
                                                                                                                   encrypted_check(i) := character'val(char_encrypt_int);
            saved password : in string(1 to 8)
                                                                                                               end loop;
                                                                                                               report temp pass string & "|||" & temp key string;
                                                                                                               if(encrypted_check = temp_pass_string) then
    type state type is (IDLE, CLR, REG, ENCRYPT, SAVE, LOGIN, CHECK, WRONG, CORRECT);
    signal curr state : state type := IDLE;
    signal next state : state type;
                                                                                                               end if;
    signal RandomVector : string(1 to 8);
                                                                                                           end loop;
    signal EN : std logic;
    signal saved password : string(1 to 8);
                                                                                                          return '0';
    signal saved key : string(1 to 8);
                                                                                                       end function:
```

```
procedure encrypt_pass(signal pass : inout string (1 to 8);
                        signal key: in string(1 to 8)) is
   variable char key int : Integer;
   variable char pass int : Integer;
   variable char encrypt int : Integer;
   variable pass temp : string(1 to 8);
   for i in 1 to 8 loop
       char key int := character'pos(key(i));
       char pass int := character'pos(pass(i));
       char_encrypt_int := (char_pass_int + char_key_int - 5);
       char encrypt_int := char_encrypt_int * 2;
        char encrypt int := (char encrypt int mod 93) + 33;
       pass_temp(i) := character'val(char_encrypt_int);
   end loop:
   pass <= pass temp;
end procedure:
procedure clear file(constant yes : std logic) is
    file pass_text : text;
    if(yes = '1') then
        file open(pass text, "Pass.txt", write mode);
       write(pass text, "");
       report "All passcode has been deleted";
        file close(pass text);
    end if:
end procedure;
```

```
RandomKey instance: RandomKey port map (clk => clk, RandomVector => RandomVector);
FileHandling instance : FileHandling port map (EN => EN, saved_key => saved_key, saved_password => saved_password);
    if(rising edge(CLK)) then
        case curr_state is
            when IDLE =>
                EN <= '0':
                success <= '0';
                fail <= '0';
                if(start = '1') then
                    if(reset = '1') then
                        curr_state <= CLR;
                    elsif (mode = '1') then
                        curr state <= LOGIN;
                    elsif(mode = '0') then
                        curr state <= REG;
                        curr_state <= IDLE;</pre>
                    end if:
                    curr state <= IDLE;
                end if:
            when CLR =>
                clear_file('1');
                success <= '1';
                curr state <= IDLE;
            when REG =>
                saved password <= input password;
                saved key <= RandomVector;
                curr_state <= ENCRYPT;
            when ENCRYPT =>
                encrypt pass(saved password, saved key);
                curr_state <= SAVE;
```

</ Main.vhd when SAVE => EN <= '1'; success <= '1'; curr_state <= IDLE;</pre> when LOGIN => saved password <= input password; curr state <= CHECK; when CHECK => if(check valid password(saved password) = '1') then curr state <= CORRECT;</pre> curr_state <= WRONG;</pre> end if: when CORRECT => report "ANJAY MASUK"; success <= '1'; curr state <= IDLE; when WRONG => report "BJIR SALAH"; fail <= '1'; curr_state <= IDLE;</pre> end process; end architecture;

Program Main ini digunakan sebagai program utama untuk menjalankan program lainnya. Pada program ini terdapat Finite State Machine yang akan membuat program berjalan dengan teratur.

```
Untuk register program akan dimulai dari :
IDLE -> REG -> ENCRYPT -> SAVE -> IDLE

Untuk login program akan dimulai dari :
IDLE -> LOGIN -> CHECK -> CORRECT/WRONG -> IDLE

Untuk reset program akan dimulai dari :
IDLE -> CLR -> IDLE
```

</ FileHandling.vhd</pre> library IEEE; use IEEE.STD LOGIC 1164.ALL; file close(dest text); use IEEE.numeric std.all; file close(temp text); use std.textio.all; use IEEE.std logic textio.all; file open(dest text, "Pass.txt", write mode); file open(temp text, "TEMP.txt", read mode); entity FileHandling is port (EN : in STD LOGIC; while not endfile(temp text) loop saved key : in string(1 to 8); readline(temp text, row); saved password : in string(1 to 8) writeline(dest text, row); end loop; end entity FileHandling; write(row, saved_password & " " & saved_key); architecture rtl of FileHandling is writeline(dest text, row); process (EN) file dest text : text; file close(dest text); file temp text : text; file close(temp text); variable row : line: file open(temp text, "TEMP.txt", write mode); write(temp text, ""); if (EN = '1') then file close(temp text); file open(dest text, "Pass.txt", read mode); end if: file open(temp text, "TEMP.txt", write mode); end process; while not endfile(dest text) loop readline(dest text, row); end architecture rtl: writeline(temp text, row); end loop:

</ FileHandling.vhd</pre>


Program FileHandling ini digunakan untuk save password ke dalam file dengan format.txt yang diberi nama Pass.txt.

</r> </ RandomKey.vhd</pre>

```
library ieee;
                                                                                 impure function random_upper_down_gen
use IEEE.std logic 1164.all;
                                                                                     variable r : Real:
use IEEE.numeric std.all;
                                                                                     variable temp : Integer;
use std.textio.all:
                                                                                     variable alpha type : Integer;
use ieee.math real.all;
                                                                                 begin
                                                                                     uniform(seed1, seed2, r);
                                                                                     temp := integer(r * 2.0);
entity RandomKey is
                                                                                     if(temp = 1) then
    port (
                                                                                         alpha type := 65;
         clk : in std logic;
         RandomVector : out string(1 to 8)
                                                                                         alpha type := 97;
                                                                                     end if:
                                                                                     return alpha type;
end RandomKey;
                                                                                 end function:
architecture behavior of RandomKey is
                                                                                 impure function GenerateRandomString return string is
                                                                                     variable string key : string(1 to 8);
                                                                                     variable number key : Integer;
    process(CLK)
         variable seed1 : integer := 2;
                                                                                     for i in 1 to 8 loop
         variable seed2 : integer:= 24;
                                                                                        number key := random alphabet number gen + random upper down gen;
                                                                                        string_key(i) := character'val(number_key);
                                                                                     end loop:
         impure function random alphabet number gen
                                                                                     return string kev:
             return Integer is
                                                                                 end function;
             variable r : Real:
             variable temp : Integer;
                                                                                 variable vectorRandom : string(1 to 8);
         begin
                                                                              begin
                                                                                 if rising edge(clk) then
              uniform(seed1, seed2, r);
                                                                                     vectorRandom := GenerateRandomString;
              temp := integer(r * 25.0);
                                                                                     RandomVector <= vectorRandom:
             return temp;
                                                                                 end if:
         end function:
                                                                              end process:
                                                                          end architecture:
```

</r> RandomKey.vhd

Program RandomKey ini digunakan untuk membuat key secara random yang digunakan untuk menambah keamanan dari user karena setiap key dari setiap password akan berbeda-beda sehingga sulit untuk meretas sistem.



</ TestBench.vhd

```
    ■ Passcode tb.vhd

                                                                                              constant CLK PERIOD : time := 100 ps;
 1 library IEEE;
                                                                                             MAIN UUT : Main
      use IEEE.STD LOGIC 1164.ALL;
                                                                                                 port map (
      use IEEE.STD LOGIC ARITH.ALL;
                                                                                                     clk => clk,
      use IEEE.STD LOGIC UNSIGNED.ALL;
                                                                                                     start => start.
      use ieee.std logic textio.all;
                                                                                                     mode => mode,
      use std.textio.all;
                                                                                                     reset => reset.
                                                                                                     input password => input password,
                                                                                                     success => success,
                                                                                                     fail => fail
      entity Passcode tb is
      end entity;
                                                                                              CLOCK TB : process
      architecture rtl of Passcode tb is
          component Main
                                                                                                 for i in 0 to 32 loop
                                                                                                     wait for CLK_PERIOD / 2;
                   clk : in STD LOGIC;
                                                                                                     CLK <= '0':
                                                                                                     wait for CLK PERIOD / 2;
                   start : in STD LOGIC;
                                                                                                     CLK <= '1';
                   mode : in STD LOGIC;
                                                                                                 end loop:
                   reset : in STD LOGIC;
                   input password : in string(1 to 8);
                                                                                              end process:
                   success : out STD LOGIC;
                   fail : out STD LOGIC
                                                                                                 type test array is array (0 to 3) of string(1 to 8);
                                                                                                 variable register password : test array :=
                                                                                                     (0 => "abcdefgh",
          end component;
                                                                                                      1 => "zxcvbnml",
                                                                                                      2 => "terqwyui",
          signal clk : std logic := '1';
                                                                                                      3 => "Daniel12");
          signal start, mode, reset : std_logic := '0';
          signal input password : string(1 to 8);
                                                                                                 variable login password : test array :=
                                                                                                     (0 => "zxcvbnml",
                                                                                                      1 => "hgfasdjk",
          signal success : std logic;
                                                                                                      2 => "9283iuad",
          signal fail : std logic;
                                                                                                      3 => "Daniel12");
```

</ TestBench.vhd mode <= '0'; for i in 0 to 3 loop input_password <= register_password(i); wait for CLK PERIOD * 4; end loop; mode <= '1'; for i in 0 to 3 loop input_password <= login_password(i);</pre> wait for CLK PERIOD * 4; end loop; end process; start TB : process wait for CLK PERIOD / 2; start <= '1'; end process;

end architecture rtl;

</ TestBench.vhd

0 1

```
Program Testbench ini digunakan untuk melakukan percobaan pada program main.
Awalnya akan diberi input
start <= '0';
reset <= '0';
input password <= (others => '0');
Ini digunakan untuk membuat semuanya menjadi 0 terlebih dahulu kemudian
start <= '1';
mode <= '0';
reset <= '0';
input password <= "abcdefgh";</pre>
Ini digunakan untuk test register untuk program setelah itu
start <= '1';
mode <= '1';
reset <= '0';
input password <= "abcdefgh";</pre>
Ini digunakan untuk test login pada program dengan password yang benar
```

1 1 0 1 1

0 1 1

0 1

1 0

</ TestBench.vhd


```
Yang terakhir adalah test login dengan password yang salah
start <= '1';
mode <= '1';
reset <= '0';
input_password <= "wrong123";</pre>
```

Jika login benar, hasil output success akan menjadi 1 namun jika login salah, hasil output fail akan menjadi 1.

Output TestBench.vhd




</ Hasil IC



Main IC



File Handling




 $. \hspace{0.15cm} 0 \hspace{0.15cm} 1 \hspace{0.15cm} 1 \hspace{0.15cm} 0 \hspace{0.15cm} 1 \hspace{0.15cm} 0 \hspace{0.15cm} 1 \hspace{0.15cm} 0 \hspace{0.15cm} 1 \hspace{0.15cm} 0 \hspace{0.15cm} 1 \hspace{0.15cm} 1 \hspace{0.15cm} 1 \hspace{0.15cm} 0 \hspace{0.15cm} 1 \hspace{0.15cm} 1 \hspace{0.15cm} 1 \hspace{0.15cm} 0 \hspace{0.15cm} 1 \hspace{0.15cm} 1 \hspace{0.15cm} 0 \hspace{0.15cm} 1 \hspace{0.15cm} 1 \hspace{0.15cm} 0 \hspace{0.15cm} 1 \hspace{0.15cm} 1 \hspace{0.15cm} 1 \hspace{0.15cm} 1 \hspace{0.15cm} 0 \hspace{0.15cm} 1 \hspace{$

</ Penutup

Sebagai Kesimpulan, Kelompok kami membuat program yang mengimplementasikan enkripsi dan dekripsi dengan menggunakan finite state. Terdapat beberapa state yang digunakan untuk melakukan enkripsi, dekripsi, login, dan reset. Program ini dibuat agar data dari para user dapat aman dengan membuat password yang telah mereka masukan menjadi tidak dapat dibaca oleh manusia.

</ Dokumentasi



</ Dokumentasi



</ Reference

- S. Team et al., "VHDL component and Port Map tutorial," Invent Logics, https://allaboutfpga.com/vhdl-component-port-map-tutorial/ (accessed Dec. 18, 2023).
- J. J. Jensen, "How to create a finite-state machine in VHDL," VHDLwhiz, https://vhdlwhiz.com/finite-state-machine/ (accessed Dec. 18, 2023).
- "String," VHDL String, https://peterfab.com/ref/vhdl/vhdl_renerta/mobile/source/vhd00070.htm (accessed Dec. 18, 2023).
- J. J. Jensen, "How to use a for loop in VHDL," VHDLwhiz, https://vhdlwhiz.com/for-loop/ (accessed Dec. 18, 2023).
- Russell, "VHDL Example Code of file Io," Nandland,
 https://nandland.com/file-input-output/ (accessed Dec. 18, 2023).
- P. Loshin and M. Cobb, "What is encryption and how does it work? techtarget," Security, https://www.techtarget.com/searchsecurity/definition/encryption (accessed Dec. 17, 2023).
- J. J. Jensen, "How to generate random numbers in VHDL," VHDLwhiz, https://vhdlwhiz.com/random-numbers/ (accessed Dec. 21, 2023).

