

Grado Universitario en Ingeniería Electrónica Industrial y
Automática

Curso académico 2023-2024

Trabajo Fin de Grado

“Diseño de convertidor digital- analógico de tipo current steering”

Ricardo Larraínzar Julve

Tutor:

Eric Gutiérrez Fernández

Presentación en la escuela Politécnica Superior
de la Universidad Carlos III de Madrid



[Incluir en el caso del interés de su publicación en el archivo abierto]

Esta obra se encuentra sujeta a la licencia Creative Commons **Reconocimiento
– No Comercial – Sin Obra Derivada**

RESUMEN

El presente trabajo tiene como objetivo el estudio, diseño y análisis de un convertidor digital analógico con topología “current steering”. Se realiza de manera previa un estudio sobre la conversión digital analógica y más en profundidad sobre la topología seleccionada para posteriormente diseñar un “current steering” DAC de bajo consumo y alta velocidad en la herramienta de simulación LTspice en CMOS de tecnología 50 nm. A su vez se plantea el estudio de diferentes aplicaciones del circuito, enfatizando en el uso como lazo de realimentación para el convertidor A/D con modulación Sigma-Delta con VCO como integrador. A esta topología de convertidor se le realiza un estudio previo de sus características, se modela en la herramienta de simulación y cálculo matemático MATLAB para poder analizar parámetros del circuito y finalmente se realiza un diseño en LTspice con el fin de integrar ambos convertidores. Tras la implementación de ambos circuitos, se realizan simulaciones para ver la efectividad de la realimentación del DAC y se lleva a cabo un análisis de cómo afecta a la salida del convertidor A/D la distorsión del “current steering” DAC, evaluando la necesidad de la introducción de técnicas de calibración.

Palabras clave: Conversión digital analógica; “Current steering” DAC; LTspice; ADC con VCO como integrador; modulación $\Sigma\Delta$.

ABSTRACT

The present work aims to study, design, and analyze a digital-to-analog converter with a "current steering" topology. A preliminary study is conducted on digital-to-analog conversion, with a more in-depth focus on the selected topology, in order to subsequently design a low-power, high-speed "current steering" DAC using the LTspice simulation tool. Additionally, the study explores different applications of the circuit, emphasizing its use as a feedback loop for a Sigma-Delta modulated A/D converter with a VCO as the integrator. A preliminary study of the characteristics of this converter's topology is conducted, and it is modeled using the MATLAB simulation and mathematical calculation tool to analyze circuit parameters. Finally, a design is implemented in LTspice with the goal of integrating both converters. After the implementation of both circuits, simulations are made to evaluate the effectiveness of the feedback loop using the DAC, and an analysis is conducted to assess how the distortion of the "current steering" DAC affects the output of the A/D converter, evaluating the need for the introduction of calibration techniques.

Keywords: Digital-to-Analog Conversion; "Current Steering" DAC; LTspice; ADC with VCO as Integrator; $\Sigma\Delta$ Modulation.

DEDICATORIA

En primer lugar, me gustaría agradecer el apoyo, paciencia y amor incondicional a lo largo de este camino que me ha llevado hasta aquí de mis padres. Sin su confianza y su educación no habría sido posible estar aquí.

También quiero mencionar el apoyo de mis amigos y de mis hermanos, por estar siempre a mi lado, aportando compañía y ánimo en momentos más complicados.

Por último, quiero mencionar al profesorado del Grado de Electrónica de la Carlos III por su guía y conocimientos que ha permitido redactar este trabajo. Me gustaría hacer una mención especial a Eric Gutiérrez Fernández, mi tutor del TFG, por su ayuda constante en el mismo y por permitirme formar parte de un proyecto que supone la maduración del estudiante de ingeniería en cuanto a diseño de un circuito.

Este trabajo es mío tanto como suyo.

ÍNDICE GENERAL

1.	INTRODUCCIÓN	1
1.1	Motivación	1
1.2	Objetivo general	2
1.2.1	Objetivos específicos	3
1.3	Marco regulador	3
1.4	Entorno Socio-Económico	5
2.	ESTADO DEL ARTE	9
2.1	El convertidor digital-analógico	9
2.2	Aplicaciones actuales del convertidor digital-analógico	11
2.3	Topologías.....	12
2.3.1	“Binary Weighted Resistor” DAC	12
2.3.2	Convertidor R-2R	14
2.3.3	“Thermomether-Coded” DAC.....	15
2.3.4	Convertidor digital analógico $\Sigma\Delta$	16
2.3.5	Convertidor digital analógico basado en PWM	16
2.4	LTspice	17
3.	ESTUDIO DETALLADO DEL CONVERTIDOR DIGITAL ANALÓGICO.....	20
3.1	El “Current Steering” DAC	20
3.1.1	Errores estáticos	25
3.1.2	Errores dinámicos	27
3.2	Técnicas de calibración.....	27
3.2.1	Self-calibration.....	28

3.2.2	Complete folding technique	30
3.3	Diseño del current steering DAC	32
3.3.1	Premisas.....	32
3.3.2	Modelo de CMOS.....	32
3.3.3	Diseño del CMOS	33
3.3.4	Espejos de corriente	35
3.3.5	Diseño de los interruptores	40
3.3.6	Análisis de parámetros no lineales.....	44
4.	DISEÑO DEL ADC CON MODULACIÓN SIGMA-DELTA Y VCO.....	46
4.1	Introducción a la modulación Sigma-Delta con VCO como integrador.....	46
4.2	Sistema modelo en MATLAB	49
4.3	Diseño en LTspice	52
4.3.1	Diseño de componentes.....	52
4.3.2	Diseño del convertidor	54
5.	RESULTADOS	62
5.1	Análisis del convertidor analógico digital sin realimentar	62
5.2	Análisis del convertidor A/D realimentado idealmente.....	63
5.3	Análisis del convertidor A/D realimentado con “current steering” DAC	65
5.4	Análisis de la distorsión del “current steering” DAC	67
6.	CONCLUSIONES	74
6.1	Objetivos cumplidos	74
6.2	Líneas futuras de investigación	74
	REFERENCIAS	76

ÍNDICE DE FIGURAS

Fig. 1.1. Diagrama de Gantt.....	8
Fig. 2.1. Binary Weighted Resistor DAC con amplificador de transimpedancia [10]	13
Fig. 2.2. R-2R DAC con amplificador de transimpedancia [10].....	14
Fig. 3.1 Esquema básico de la conmutación de corrientes	21
Fig. 3.2. Current steering DAC con salida en forma de tensión [11]	22
Fig. 3.3. Convertidor binario [11]	22
Fig. 3.4. Convertidor unitario [11]	23
Fig. 3.5. a) Creación de fuentes binarias y b) Segmentación de la arquitectura híbrida [12]	24
Fig. 3.6. Configuración diferencial del “current steering” [12]	25
Fig. 3.7. Representación de INL [12].....	26
Fig. 3.8. Acumulación de resistencias en la línea de tierra [12]	26
Fig. 3.9. Paralelo de las impedancias de salida [12]	26
Fig. 3.10. Esquema del self-calibrated DAC [16].....	28
Fig. 3.11. Compensación de salidas con la aportación del CALDAC [16].....	29
Fig. 3.12. Diagrama de bloques del Complete folding [20]	30
Fig. 3.13. Proceso de complete folding para 7 segmentos [20]	31
Fig. 3.14. Estructura del espejo de corriente	36
Fig. 3.15. Configuración en cascada	37
Fig. 3.16. Wide Swing Cascode current mirror	38
Fig. 3.17. Diseño del espejo de corriente de canal N	39
Fig. 3.18. Diseño completo de los espejos de corriente.....	40
Fig. 3.19. Esquema en puente de los interruptores	41
Fig. 3.20. Esquema de lógica con la rama “dummy”	41

Fig. 3.21. Esquema completo de la celda del current steering DAC	43
Fig. 3.22. Simulación de la salida de la celda del current steering DAC.....	44
Fig. 3.23. Barrido de temperaturas de la salida del DAC.....	45
Fig. 4.1 Diagrama de bloques de la modulación sigma-delta.....	47
Fig. 4.2. Diagrama de bloques del ADC Sigma-Delta con VCO [27]	49
Fig. 4.3. Diagrama de bloques del ADC Sigma-Delta en MATLAB	50
Fig. 4.4. Salida “y” del convertidor ADC en MATLAB.....	50
Fig. 4.5. Detalle de los intervalos de la señal “y”	51
Fig. 4.6. Espectro armónico del ADC en MATLAB.....	52
Fig. 4.7. Esquemático del subcircuito” Relay”	53
Fig. 4.8. Símbolo del circuito “Relay”	54
Fig. 4.9. Esquema de un convertidor Johnson.....	54
Fig. 4.10. Diseño del contador Johnson.....	56
Fig. 4.11. Topología clásica del PFD [28]	56
Fig. 4.12. Diseño de PFD en LTspice	57
Fig. 4.13. Sumador de las señales de salida del PFD	57
Fig. 4.14. Detalle del comparador y de la salida “y”	58
Fig. 4.15. Circuito de lógica de las celdas del DAC.....	59
Fig. 4.16. Realimentación del ADC mediante el uso de las celdas del DAC.....	60
Fig. 4.17. Esquemático completo del convertidor realimentado.....	61
Fig. 5.1. Salida del convertidor A/D sin realimentar.....	62
Fig. 5.2. Espectro armónico de la salida Y sin realimentar	63
Fig. 5.3. Esquemático de la celda ideal.....	64
Fig. 5.4. Salida del convertidor A/D realimentado idealmente y corrientes en el integrador	64
Fig. 5.5. Espectro armónico de la salida Y realimentado idealmente	65

Fig. 5.6. Salida del convertidor A/D realimentado con “current steering DAC” y corrientes del integrador	66
Fig. 5.7. Espectro armónico de la salida Y realimentado con “current steering” DAC...	66
Fig. 5.8. Salida Y2 con distorsión de 1% del valor nominal	67
Fig. 5.9. Espectro armónico de Y2 con distorsión de 1%.....	68
Fig. 5.10. Salida Y2 con distorsión de 2% del valor nominal	68
Fig. 5.11. Espectro armónico de Y2 con distorsión de 2%.....	69
Fig. 5.12. Salida Y2 con distorsión de 5% del valor nominal	69
Fig. 5.13. Espectro armónico de Y2 con distorsión de 5%.....	70
Fig. 5.14. Salida Y2 con distorsión de 10% del valor nominal	70
Fig. 5.15. Espectro armónico de Y2 con distorsión de 10%.....	71
Fig. 5.16. Salida Y2 con distorsión de 15% del valor nominal	71
Fig. 5.17. Espectro armónico de Y2 con distorsión de 15%.....	72
Fig. 5.18. Salida Y2 con distorsión de 50% del valor nominal	72
Fig. 5.19. Espectro armónico de Y2 con distorsión de 50%.....	73

ÍNDICE DE TABLAS

TABLA 1.1. COSTES ASOCIADOS DEL PROYECTO	7
TABLA 2.1 CORRESPONDENCIA ENTRE BIT Y SALIDA.....	9
TABLA 2.2 COMPARATIVA BINARIO Y TERMOMÉTRICO	15
TABLA 3.1 COMPARACIÓN DE ÁREA UTILIZADA PARA UN DAC DE 14 BIT	31
TABLA 3.2 MEJORA DE PRECISIÓN ESTÁTICA POR ITERACIÓN.....	32
TABLA 4.1 TABLA DE LA VERDAD DEL CONTADOR JOHNSON DE 4 BITS.....	55
TABLA 4.2 TABLA DE LA VERDAD DE LA LÓGICA DE CADA CELDA	58

1. INTRODUCCIÓN

En la era actual de la tecnología, se ha vuelto fundamental la digitalización de datos. El desarrollo de nuevas tecnologías aumenta el bienestar y calidad de vida de la sociedad. Revoluciones tecnológicas que hoy parecen ya asentadas en el mundo como los primeros ordenadores (que hoy en día no serían más que una calculadora moderna) o Internet -con la globalización y el acceso a información que ello supuso- se unen a innovaciones que llevan la digitalización a nuevos niveles como el IoT (Internet of Things) o los últimos avances en Inteligencia Artificial. Sin embargo, no todo el mundo es digital: este mundo es también un mundo analógico. Con la electricidad como fuerza impulsora de la civilización, es esencial establecer una comunicación entre dos realidades distintas: la analógica y la digital. Es ahí donde sobresalen los convertidores digital-analógicos y analógico-digitales, dos caras de la misma moneda.

Estos circuitos se basan en la conversión de señales analógicas continuas (como voltajes o corrientes) inherentes al mundo humano a señales digitales discretas (como datos binarios) y viceversa. En este trabajo se plantea el diseño de un convertidor digital-analógico, profundizando primeramente en su funcionamiento y tipos de convertidores para luego exponer el diseño.

Finalmente, se comprueba su funcionamiento en una aplicación específica como lazo de realimentación de un convertidor analógico-digital, explicando en primer lugar el método en el que opera el convertidor para luego comprobar en la herramienta de simulación LTspice el desempeño del lazo de realimentación con el convertidor digital-analógico.

1.1 Motivación

El siguiente trabajo tiene como interés el deseo por mejorar en diversas competencias en ciertas herramientas de simulación (como MATLAB o LTspice) y, a la vez, desarrollar las habilidades necesarias para la comprensión de circuitos electrónicos y el proceso de creación de uno.

El trabajo consiste en fases importantes para el desarrollo de un ingeniero electrónico, como el acto de investigación de artículos en revistas ingenieriles por diversos autores para mantenerse informado sobre los últimos avances y actualidad de varias tecnologías o metodologías, el diseño de un circuito electrónico considerando variables previamente ignoradas en cursos de ingeniería electrónica (como el tamaño que ha de tener el circuito, en qué rango de temperaturas se puede mover, considerar que cualquier componente en herramientas de simulación no es perfecto y asumir cierta tolerancia a irregularidades...) y el posterior análisis de resultados de los que extraer las conclusiones.

A lo largo del Grado de Ingeniería Electrónica Industrial y Automática se estudian conceptos que son reforzados en este trabajo: el análisis de sistemas y su realimentación, herramientas de simulación de sistemas (MATLAB), diseño y análisis de diversos circuitos electrónicos y su consiguiente simulación en LTspice. La naturaleza de este trabajo permite revisar esos conceptos, asegurarse de su comprensión en ellos y profundizar en ellos alcanzando más conocimiento que el obtenido en el grado.

1.2 Objetivo general

El objetivo principal es el diseño de un convertidor digital-analógico del tipo “current-steering”- topología explicada posteriormente- y analizar su funcionamiento de forma aislada y luego incluir el circuito como lazo de realimentación de un convertidor analógico-digital, verificando que la integración es correcta y comparando el rendimiento de dicho convertidor realimentado o no.

Además, se procede a comparar el rendimiento del lazo de realimentación en tres instancias: con el convertidor digital-analógico formado por componentes ideales, el convertidor digital-analógico formado por componentes discretos y por último el mismo circuito con componentes discretos considerando no linealidades en el circuito, con el fin de asemejarlo a la realidad.

Por último, para valorar si es necesario calibración, se realiza un análisis de la distorsión causada por un rendimiento considerando errores porcentuales respecto al valor real de la salida del convertidor digital-analógico.

1.2.1 Objetivos específicos

Los objetivos específicos planteados son los siguientes:

- Estudio del convertidor digital-analógico y sus diferentes topologías.
- Profundización en el convertidor digital-analógico “current-steering”, entendiendo ventajas y limitaciones, fórmulas que denotan su rendimiento y fuentes de error.
- Familiarización con el uso de la tecnología CMOS de 50nm.
- Diseño de un circuito convertidor digital-analógico siguiendo directrices de artículos del mundo académico con rigor científico.
- Profundización sobre las topologías de espejos de corriente, necesarios para el diseño del convertidor digital-analógico.
- Investigación acerca de la modulación $\Delta\Sigma$ y el oscilador controlado por tensión como componentes de un convertidor analógico-digital.
- Análisis del convertidor analógico-digital como sistema mediante la herramienta MATLAB.
- Integración de dicho sistema en LTspice para su posterior simulación.
- Inclusión del convertidor digital-analógico al sistema en tres fases con el fin de analizar su impacto.
- Análisis de la distorsión que aparece al imitar rendimientos inferiores del circuito.
- La conclusión en base a los resultados de las simulaciones.

1.3 Marco regulador

En sistemas de instrumentación modernos los convertidores digitales analógicos desempeñan un papel fundamental en la transformación de medidas digitales a señales analógicas que pueden ser usadas en una amplia variedad de aplicaciones, desde control industrial hasta instrumentación médica. Sin embargo, no se rigen solamente por sus características técnicas, sino también por un conjunto de normativas y regulaciones que aseguran que su uso es responsable, eficiente y compatible con otros sistemas.

Las normativas regulan diferentes aspectos, desde la seguridad eléctrica y la compatibilidad electromagnética, hasta la calidad del producto y protección de datos.

Las normas IEC 61000 y IEC 60601 establecen requisitos para la compatibilidad electromagnética y seguridad en dispositivos médicos, respectivamente. Otras regulaciones específicas de regiones son la FCC parte 15 en Estados Unidos y el marcado CE, que garantiza el cumplimiento de requisitos de seguridad, sanidad y protección del medio ambiente exigidos por la UE para su comercialización.

Por otro lado, normas de gestión de calidad como la ISO 9001 y la ISO 13485 aseguran que los fabricantes de los convertidores mantengan altos estándares de producción, lo cual es crítico para la fiabilidad de los dispositivos en aplicaciones sensibles. Asimismo, en sistemas que manejan datos personales, es esencial cumplir con regulaciones de protección de datos como el Reglamento General de Protección de Datos (GDPR) en Europa.

Además de los mencionados anteriormente, se considera el marco regulador que aplique al uso de las herramientas de simulación y software usados dado que se trata de un trabajo teórico.

MATLAB (de “MATrix LABoratory”) es un entorno de programación y lenguaje de alto nivel que se especializa en cálculos numéricos, análisis de sistemas, visualización y estudio de datos y programación. Desarrollado por MathWorks, se utiliza en diversas disciplinas ingenieriles, económicas o matemáticas.

Como software propietario está regulado por distintas disposiciones, como la necesidad de adquirir una licencia de uso. MATLAB es un software de pago y su uso se rige por los términos y condiciones que establecen las diversas licencias que ofrece MathWorks. En este trabajo se usa una licencia de estudiante universitario, proporcionada por la Universidad Carlos III de Madrid.

LTspice es una herramienta de simulación de circuitos desarrollada por Linear Technology (ahora Analog Devices). Su uso está extendido entre estudiantes de ingeniería e ingenieros para simular y analizar el comportamiento de diversos circuitos antes de tener que construirlos físicamente. Es especialmente valorado por su capacidad de simular circuitos analógicos y mixtos (con cierto componente digital) con gran precisión y velocidad, aunque no tiene una interfaz completamente dedicada al entorno digital.

Al ser un software de uso gratuito, no es necesario adquirir licencia de ningún tipo, sin embargo, si el circuito ha de ser luego replicado en la realidad el autor debe comprometerse a cumplir ciertas normativas relacionadas con la industria, como las regulaciones de seguridad electrónica o estándares de diseño electrónico.

1.4 Entorno Socio-Económico

Como se ha mencionado previamente, los convertidores digitales analógicos son componentes críticos en la evolución tecnológica contemporánea, permitiendo avances significativos en una variedad de sectores, desde la electrónica de consumo hasta la medicina y las telecomunicaciones. En consecuencia, han revolucionado estos mercados, impulsando la innovación, mejorando la eficiencia operativa y contribuyendo al crecimiento económico a nivel global.

El impacto de los DAC en la electrónica de consumo es quizás uno de los más visibles. Estos dispositivos son esenciales en productos como teléfonos inteligentes, televisores, sistemas de sonido de alta fidelidad, y reproductores multimedia, donde se encargan de transformar datos digitales en experiencias auditivas y visuales de alta calidad: la capacidad de los DAC para manejar señales de alta resolución ha permitido a los fabricantes de dispositivos ofrecer una calidad de sonido y vídeo superior [1]. En los teléfonos inteligentes y tablets son responsables de la conversión de datos digitales en señales que las pantallas y sistemas de audio pueden interpretar. Esto ha sido crucial para la evolución de estos dispositivos, permitiendo pantallas más nítidas y un audio más claro, características altamente valoradas por los consumidores.

El sector de las telecomunicaciones también ha experimentado un cambio drástico gracias a estos avances. Estos convertidores son vitales en la transmisión de datos, donde las señales digitales deben convertirse en señales analógicas para ser enviadas a través de redes de comunicación, y luego reconvertidas a digitales para su procesamiento. En redes 5G se utilizan convertidores de alta velocidad y precisión para una conversión rápida y eficiente de datos, manejando grandes volúmenes de información y garantizando baja latencia [2]. Estos avances no solo permiten la mejora de calidad de los servicios de comunicación, sino que también habilitan nuevas aplicaciones en IoT y vehículos autónomos.

En la industria automotriz han sido claves en el desarrollo de vehículos más inteligentes y conectados, aplicándose en sistemas de control y entretenimiento a

bordo: siendo esenciales en el desarrollo de vehículos eléctricos y autónomos con el tratamiento de señales para la gestión del motor, batería, sistemas de navegación [3]...

La instrumentación médica se ha beneficiado enormemente de los avances en DAC, que son utilizados en una variedad de dispositivos de diagnóstico y monitoreo. Su precisión y fiabilidad son esenciales en contextos donde la exactitud es crucial. En el diagnóstico por imágenes como resonancias magnéticas o ultrasonidos son fundamentales ya que permiten la conversión precisa de datos en imágenes detalladas, mejorando la capacidad de los médicos para diagnosticar enfermedades y planificar tratamientos. Además, han facilitado el monitoreo de pacientes [4], resultando en un aumento de la calidad médica y un monitoreo más continuo y en tiempo real de los pacientes.

Es de mencionar, que el estudio presentado en este documento es un trabajo teórico validado y contrastado para su uso en aplicaciones prácticas. Los diseños aportados y su respectivo análisis son válidos para la implementación posterior a un circuito físico. Como parte del aspecto económico se adjunta un análisis del tiempo y coste destinado al proyecto. El tiempo que ha llevado la elaboración de cada categoría se detalla a continuación:

- Planificación (20 horas): Definición del alcance del proyecto, tareas, herramientas a usar y casos a analizar.
- Búsqueda de información (10 horas): Búsqueda de fuentes de información necesarias para llevar a cabo el proyecto y complementar las provistas por el tutor.
- Lectura de la literatura y trabajo de comprensión (80 horas): La literatura ingenieril sobre circuitos integrados puede ser un reto al principio debido a ser en su mayor parte términos anglicismos sin equivalencia al castellano y estar el trabajo relacionado con otros campos como la teoría de materiales semiconductores o del análisis matemático. La asimilación de conceptos es necesaria para poder desarrollar el diseño de manera adecuada y forma parte del tiempo de trabajo.
- Diseño del “current steering” DAC (30 horas): Plasmar las especificaciones en el esquemático para verificar las hipótesis y las distintas topologías hasta dar con la de mayor rendimiento es también fundamental en el trabajo.

- **Diseño del convertidor A/D Sigma-Delta (80 horas):** El diseño del modelo del convertidor A/D Sigma-Delta con VCO como integrador ha consumido gran parte del tiempo debido a su complejidad. Es complejo por varias razones: al no existir una equivalencia entre MATLAB y LTspice, es prácticamente idear un diseño nuevo sin poder basarse en gran medida en el modelo provisto. Además, es una topología poco común que es difícil simular en una herramienta de análisis analógico como es LTspice.
- **Simulación y análisis de resultados (280 horas):** Es la categoría que más tiempo ha consumido debido a la complejidad de diseño al implementar ambos convertidores en la misma simulación. Para conseguir gran precisión en la simulación es fundamental aumentar la frecuencia con la que se calcula y registra los parámetros del sistema en la simulación (step time) y en aplicaciones de alta velocidad implica step times de orden muy pequeño, provocando que algunas simulaciones durasen entre 10-12 horas.
- **Documentación del trabajo (60 horas):** Tiempo que manifiesta la redacción, revisión y corrección de este documento.

Resultando en un total de tiempo invertido de 560 horas.

Estimando las horas del tutor como las dispuestas en reuniones (aunque son más debido a su trabajo de investigación para proveer topologías de circuitos y fuentes de información), el coste de licencias usadas, el del equipo utilizado aplicado al tiempo del trabajo y el número de horas dedicadas se puede llevar a cabo una estimación de los costes asociados al proyecto:

TABLA 1.1. COSTES ASOCIADOS DEL PROYECTO

<i>Concepto</i>	<i>Coste</i>
Horas invertidas alumno	$560 \cdot 10 = 5600 \text{ €}$
Horas invertidas tutor	$30 \cdot 50 = 1500 \text{ €}$
Licencia MATLAB standard	900 €
Equipo utilizado	250 €
Total	8250 €

Para ilustrar la planificación y gestión del tiempo a lo largo del proyecto se adjunta un diagrama de Gantt:




Fig. 1.1. Diagrama de Gantt

2. ESTADO DEL ARTE

2.1 El convertidor digital-analógico

En el campo de ingeniería electrónica se denomina convertidor digital-analógico o DAC (por sus siglas en inglés: “Digital-to-Analog Converter”) a un dispositivo o circuito electrónico cuya función es transformar señales digitales con información almacenada digitalmente a señales analógicas (como tensiones, corrientes, control de condensadores, inductancias, cargas...).

Para lograr pasar de valores binarios (señales discretas) a una señal analógica continua con el tiempo se establecen tablas en las que cada “palabra” digital equivale a un valor analógico en concreto y cuyo valor se mantiene hasta que la palabra cambie de valor binario. Por ejemplo, para una palabra de 3 bits:

TABLA 2.1 CORRESPONENCIA ENTRE BIT Y SALIDA

A2	A1	A0	Vo
0	0	0	0V
0	0	1	1V
0	1	0	2V
0	1	1	3V
1	0	0	4V
1	0	1	5V
1	1	0	6V
1	1	1	7V

Si la palabra digital fuera 000 la salida sería 0V hasta que dicha palabra cambiase, modificando así también la salida y creando una señal continua en el tiempo.

Como terminología de la palabra digital es importante denotar la diferencia en cuanto “importancia” de los diferentes bits. El primer bit (en la tabla de ejemplo A0) se denomina LSB (por sus siglas en inglés “Least Significant Bit”) y es el bit de menor peso, indicando el incremento más pequeño posible en el valor del número binario y el último bit (en la tabla de ejemplo A2) se denomina MSB (por sus siglas en inglés “Most Significant Bit”) y es el bit de mayor peso, determinando la mayor contribución al número binario. El rango dinámico del convertidor digital-analógico está

influenciado por el MSB ya que representa el mayor valor que puede producir el DAC. Un convertidor de N bits tiene un rango dinámico de 2^N niveles, donde el MSB es el máximo valor y el LSB es el mínimo. Otros parámetros representativos del DAC y con los que se mide su calidad son:

- Resolución: número de bits N de entrada que admite el convertidor, en función de dicho número se calcula el número de tensiones analógicas que es capaz de proveer como 2^N .
- Linealidad: la capacidad del convertidor de producir una salida analógica que sea una función lineal de la entrada digital, cada incremento igual en la entrada digital debe significar un incremento igual en la salida analógica.
- Precisión: la diferencia entre la tensión ideal que proporciona el convertidor digital-analógico para un nivel o número binario y la tensión que realmente produce.
- Tiempo de establecimiento: el tiempo que tarda en estabilizarse la salida del convertidor digital-analógico tras un cambio en la entrada digital.

Los convertidores analógicos han avanzado significativamente en los últimos tiempos, motivados por la demanda de aplicaciones que requieren alta precisión, velocidad y eficiencia energética. Nuevas tecnologías de fabricación como el CMOS (Complementary Metal Oxide Semiconductor) permiten el diseño de dispositivos de bajo consumo energético, alta integración y bajo coste, facilitando la creación de convertidores con resoluciones más altas y velocidades más rápidas. Si se precisa de bajo ruido y alta velocidad se suele utilizar SiGe (Silicon Germanium) [5] y, aunque más caro que los CMOS, se usa GaAs (Gallium Arsenide) para aplicaciones que requieran alta frecuencia debido a su alta movilidad de electrones [6].

Mirando hacia el futuro se plantea seguir optimizando los convertidores actuales mejorando sus parámetros y además se plantean diversos desafíos, como la miniaturización [7], la integración con Inteligencia Artificial y Machine Learning para lograr un ajuste flexible y una calibración automática mejorando precisión y eficiencia [8], la investigación de la inclusión de nuevos materiales como el grafeno [9] u otros semiconductores más avanzados que prometen aumentar el rendimiento de los DAC en cuanto a eficiencia, velocidad o precisión y tecnologías punteras que

tienen como objetivo cambiar el paradigma de la electrónica, como la fotónica integrada.

2.2 Aplicaciones actuales del convertidor digital-analógico

Los convertidores analógico-digitales o digital-analógicos se han convertido en componentes esenciales de una amplia gama de aplicaciones tecnológicas modernas en diversas áreas.

Las aplicaciones de audio son un claro ejemplo de ello ya que conectan el mundo analógico (como son las señales de ruido) y el digital -donde se almacenan, filtran, procesan...- en ambas direcciones. Los dispositivos de grabación, como micrófonos o cámaras, utilizan convertidores analógicos digitales para grabar sonidos y almacenarlos digitalmente o aplicarles un procesamiento. Para poder escuchar luego esos sonidos es necesario transformar esos datos digitales en sonido analógico que pueda procesar el oído humano, primando la calidad para minimizar la distorsión y el ruido y se asemeje a la señal original. Además, la aparición de sintetizadores y la mejora de producción de música en estudios de grabación necesitan convertir las señales digitales de instrumentos y mezcladoras a señales analógicas que puedan ser amplificadas o reproducidas.

En aplicaciones de vídeo son utilizados para convertir señales digitales de vídeo de fuentes como HDMI, DVI, o SDI a señales analógicas para poder activar los paneles de visualización del dispositivo. En este tipo de aplicaciones, los convertidores han de manejar resoluciones altas para mantener una calidad de imagen adecuada sin latencia.

En telecomunicaciones también son muy usados: para comunicaciones inalámbricas son usados en transceptores de radiofrecuencia, convirtiendo señales digitales en señales de radiofrecuencia que pueden ser transmitidas por antenas -crucial en tecnologías de comunicación móvil como 4G ó 5G-, y en sistemas de radio definidas por software permiten la modulación de señales digitales a bandas de frecuencia variadas para la transmisión y recepción de datos. En comunicaciones ópticas, los DAC convierten señales digitales en niveles de luz analógica con el fin de transmitirla a través de fibra óptica a alta velocidad.

En cuanto a automatización de procesos juegan un papel crucial. Todo control de sistemas se realiza en ordenadores que tienen altas capacidades de procesar datos y aplicar una lógica de control. Tras el análisis de la situación del sistema es necesario accionar actuadores (válvulas, controles de temperatura o presión, movimiento de robots industriales...) que funcionan en base a señales analógicas, de modo que el convertidor digital analógico se encarga de comunicarlos.

En equipos de medición se usan en generadores de señales -instrumentos que generan señales analógicas de prueba en base a datos digitales- y en osciloscopios digitales -instrumentos para la medida de señales analógicas- como aplicaciones más destacadas.

En el área de la medicina se usan en dispositivos de diagnóstico y tratamiento, como monitores de signos vitales para convertir datos digitales en señales analógicas que puedan ser interpretadas, en instrumentos terapéuticos convierten datos digitales en impulsos o estímulos eléctricos que pueden activar músculos u otros mecanismos del paciente. La mayoría de los escáneres y pruebas que se realizan hoy en día, como la Tomografía Computarizada (CT), Resonancia Magnética (MRI), Fluoroscopia y Ecografía, entre otras, precisan de convertidores digitales analógicos que sean capaces de transformar las complejas medidas que manejan en información que pueda ser proyectada en pantallas u otros dispositivos para la fácil visualización de profesionales.

2.3 Topologías

En capítulos anteriores se ha mencionado la importancia de los convertidores digitales analógicos y el funcionamiento básico. Sin embargo, a la hora de diseñar uno es importante seleccionar qué tipo de DAC precisa la aplicación en la que se vaya a usar. No existe el DAC perfecto, ya que diversas topologías implican diferentes diseños pensados para optimizar diferentes aspectos del rendimiento, como la resolución, la velocidad de conversión, la linealidad o el consumo de energía.

2.3.1 “Binary Weighted Resistor” DAC

El convertidor digital analógico “Binary Weighted Resistor” es una topología de conversión digital a analógica basado en el uso de resistencias con valores ponderados en potencias de dos. Cada bit que sirve como entrada digital controla un

interruptor que conecta el extremo de cada resistencia a una tensión de referencia o a tierra, en función de si esté en 1 o 0 respectivamente. Para un DAC de n bits, los valores que deben ponderar las resistencias son $R, 2R, 4R, \dots, 2^{(n-1)}R$. De esa manera, se generan una suma de corrientes hacia el mismo nodo, que en función de la palabra binaria que se esté convirtiendo será mayor o menor (en función de las resistencias que estén conectadas a la tensión de referencia). Aunque se puede expresar corriente como salida del convertidor, una técnica común para expresarlo como tensión es la adición de un amplificador de transimpedancia.




Fig. 2.1. Binary Weighted Resistor DAC con amplificador de transimpedancia [10]

Resultando en la expresión siguiente:

$$V_o = \frac{V_r R_f}{R} \left(\frac{b_2}{2^0} + \frac{b_1}{2^1} + \frac{b_0}{2^2} \right) \quad (2.1)$$

Donde, gracias al amplificador de transimpedancia y a que el voltaje de referencia es negativo (el amplificador es inversor), resulta en una expresión (la 3.1) en la que la salida se expresa en voltios en base al estado binario de los bits b_2, b_1 y b_0 . Generalizando la expresión para un DAC de n bits se obtiene la expresión 2.2:

$$V_o = \frac{V_r R_f}{R} \left(\frac{b_{N-1}}{2^0} + \frac{b_{N-2}}{2^1} + \dots + \frac{b_0}{2^{N-1}} \right) \quad (2.2)$$

Esta topología de DAC posee ventajas tales como la simplicidad del diseño o alta velocidad, necesitando resistencias de valores precisos que pueden ser difíciles de fabricar para aplicaciones de alta resolución debido a las tolerancias de las resistencias.

2.3.2 Convertidor R-2R

El convertidor digital analógico R-2R es una tipología de DAC que consiste en el uso de una red de resistencias de dos valores: R y $2R$. Esta red sigue una estructura que forma una “escalera” para convertir la palabra digital en una salida analógica. Surge como la evolución natural del convertidor “Binary weighted”, ya que fabricar únicamente dos valores de resistencias es más sencillo. De igual manera que el “Binary Weighted”, se basa en una serie de resistencias que mediante interruptores controlados digitalmente se conectan a una tensión de referencia o tierra generando así una suma ponderada de corrientes a través de las resistencias, que puede ser convertida luego a tensión mediante otro amplificador de transimpedancia.

La red de resistencias se organiza en una configuración en “escalera” (por eso es conocido también como “R-2R Ladder” DAC) en la que se disponen los dos valores de resistencias de diferentes maneras. Las resistencias R están conectadas en serie mientras que las resistencias $2R$ se conectan en paralelo con cada bit de entrada digital, uniéndose a interruptores que controlan el nodo correspondiente de R-2R a tierra o tensión de referencia.




Fig. 2.2. R-2R DAC con amplificador de transimpedancia [10]

En la figura 2.2 se puede observar que se utiliza la misma técnica de establecer la tensión de referencia como negativa para que la salida del amplificador operacional sea positiva. La salida de la red resistiva R-2R viene dada por la siguiente expresión:

$$V_o = V_{ref} \left(\frac{b_0}{2^n} + \frac{b_1}{2^{n-1}} + \dots + \frac{b_{n-1}}{2^1} \right) \quad (2.3)$$

Esta topología de convertidor digital analógico posee ventajas como una fabricación más sencilla en comparación a su predecesor, buena linealidad y una fácil escalabilidad -ya que para el diseño de diferentes resoluciones solo hay que añadir o eliminar secciones R-2R- aunque posee limitaciones como el ruido térmico provocado por la adición de más resistencias o la necesidad de un búfer para estabilizar la señal de salida cuando varíe la impedancia de salida.

2.3.3 “Thermomether-Coded” DAC

El convertidor digital analógico basado en el código termométrico utiliza una conversión digital de termométrico -una codificación diferente a la binaria- a una señal analógica.

El concepto de código termométrico surge como respuesta a la necesidad de algunas aplicaciones de tener menor propensión a los errores -ya que al estar ponderados los bits en binario un error en el MSB es mucho más significativo que un error en bits próximos al LSB- y que un error solo afecte a una parte pequeña del diseño. Es una codificación en la que el número de “1” de la palabra digital indica el valor que ésta posee. En la siguiente tabla se ejemplifica:

TABLA 2.2 COMPARATIVA BINARIO Y TERMOMÉTRICO

<i>Termométrico</i>	<i>Binario</i>	<i>Valor</i>
0000000	000	0
0000001	001	1
0000011	010	2
0000111	011	3
0001111	100	4
0011111	101	5
0111111	110	6
1111111	111	7

Como se ha mencionado anteriormente, la transición de bits en este código es menos propenso a errores en comparación al binario, sobre todo en sistemas donde pueden causar errores como los de alta velocidad. Además, es capaz de asegurar una buena

linealidad ya que cada incremento en el valor digital es siempre de la misma magnitud, aunque por otra parte hace más complejo el circuito: necesitando más componentes para resoluciones altas y aumentando en gran cantidad el espacio físico necesario para el montaje.

2.3.4 Convertidor digital analógico $\Sigma\Delta$

El convertidor digital analógico $\Sigma\Delta$ usa técnicas de modulación sigma-delta para transformar señales digitales en analógicas. Debido a su capacidad de producir señales con baja distorsión y ruido es altamente usado en aplicaciones de audio que precisen alta fidelidad.

Aunque en siguientes capítulos se entra más en detalle respecto a la modulación sigma-delta, un resumen básico de su funcionamiento reside en un sobremuestreo a una tasa mucho mayor que la tasa de Nyquist, para posteriormente filtrarla y aplicar el modulador sigma-delta, en el que se compara la salida con una señal de referencia y se integra (sumando continuamente sus valores).

Es una topología que posee ventajas como altas resoluciones y ruido reducido, aunque a costa de complejidad diseño y altos requerimientos de procesamiento digitales para el sobremuestreo a altas frecuencias.

2.3.5 Convertidor digital analógico basado en PWM

Esta topología es similar a la del convertidor sigma-delta ya que se basa en modulación de señales, aunque varía en la técnica de modulación. La modulación PWM (“Pulse Width Modulation”) es una técnica que varía el ancho de los pulsos de una señal periódica para representar una señal de valor promedio variable, siendo el ciclo de trabajo el porcentaje de tiempo en el que la señal está en nivel alto respecto al periodo total de la señal.

Usando un microcontrolador o algún otro dispositivo digital que sea capaz de generar PWM de diferentes ciclos de trabajo (debe existir una equivalencia lineal entre el valor digital que se le asigna a cada ciclo de trabajo generado) y luego un filtro de paso bajo analógico se consigue suavizar la señal y obtener una señal analógica cuyo voltaje medio sea proporcional al ciclo de trabajo.

2.4 LTspice

LTspice es un software de simulación de circuitos electrónicos desarrollado originalmente por Mike Engelhardt y lanzado por Linear Technology Corporation en 1999. Está basado en los sistemas SPICE (Simulation Program with Integrated Circuit Empahsis), que tienen origen en la universidad de Berkeley en la década de 1970 basado en su precursor CANCER (Computer Analysis of Nonlinear Circuits, Excluding Radiation) creado por un equipo liderado por Donald Peterson. SPICE, programado en C, usa la técnica de análisis de nodos para crear las ecuaciones que definen al circuito, desarrollando inconvenientes como la representación de inductancias, fuentes de tensión controladas o fuentes de tensión sin referencia, además de contar con pocos elementos. Al ser un programa de código abierto, fue muy usado y sirvió de inspiración para muchos otros, en concreto LTspice.

En 1999 se lanzó LTspice III, aunque no al público general. LTspice III empezó siendo comercializado a clientes que visitaban Linear Technology Corporation. No fue hasta 2001 que se pudo descargar del sitio web de la empresa.

En 2008 se lanzó LTspice IV, diseñada para ser ejecutada en Windows 2K, XP, Vista y 7 y más tarde -en 2013- se introdujo una aplicación para macOS 10.7. Todavía se puede descargar LTspice IV, aunque no hay mantenimiento.

2016 fue el año capital para la evolución de LTspice: Linear Technology fue adquirida por Analog Devices y se lanzó LTspice XVII, la versión más utilizada hasta la recién LTspice 24. Añadió ejecutables de 64 bits, esquemática sencilla de usar, la posibilidad de creación o importación de librerías y símbolos y ecuaciones para dispositivos como IGBT o nuevos tipos de diodos. Desde entonces fue lanzando actualizaciones periódicamente hasta que en 2024 que actualizó hasta LTspice 24, que hasta la fecha ha servido principalmente como un cambio de interfaz y la optimización de procesos, mejora en la velocidad de simulación y consistencia.

LTspice es una de las herramientas de simulación más usadas en la actualidad entre estudiantes de ingeniería y propios ingenieros debido a su coste gratuito, su capacidad de manejar simulaciones complejas de manera eficiente y su intuitiva interfaz; además de permitir la personalización de circuitos.

El diseño de circuitos en LTspice consiste en la disposición de símbolos de componentes sobre un esquemático y las diversas conexiones entre ellos. Es importante dotar de los parámetros y propiedades a los componentes en el caso de trabajar con modelos ideales (en caso de trabajar con modelos reales es necesario especificar el modelo para adquirir sus propiedades), agregar una fuente de entrada (de tensión o de corriente) y una referencia de tierra para establecer el valor de las tensiones de los nodos.

Una vez diseñado el esquemático del circuito es necesario elegir parámetros de simulación: LTspice es conocido por poseer múltiples modos de simulación entre los que destacan:

- Simulación transitoria: Permite ver la respuesta de un circuito a lo largo de una línea temporal.
- Análisis de AC (pequeña señal): Permite ver la respuesta de un circuito como función de la frecuencia.
- Análisis de DC: Analiza el circuito en función del punto de polarización del circuito.
- Análisis de Fourier: Realiza un análisis del espectro de una señal para descomponerla en sus componentes frecuenciales.
- Análisis de temperatura y ruido.
- Simulación del punto de operación y estados estacionarios.

Mientras se realiza la simulación, se muestra una pantalla para la exhibición de las muestras que se quieran tomar del circuito para la simulación (corrientes, tensiones, impedancias...) con la posibilidad de ajustar tiempos de simulación, cursores, ejecutar herramientas de análisis como derivar o la transformada de Fourier, superposición de datos y la opción de exportar gráficos.

Estas características hacen a LTspice una excelente opción de simulación de circuitos analógicos, aunque posee capacidades de simulación de circuitos digitales y sobre todo simulación mixta (circuitos analógicos y digitales). Posee componentes digitales ideales básicos como puertas lógicas, flip-flops y latches y establece los bits como pulsos analógicos. Para modelar funciones lógicas más complejas es posible utilizar funciones de voltaje controladas, que permiten expresar la lógica como ecuación cuya salida sea un voltaje o una corriente. Sin embargo, para el simulado de componentes

más complejos como microcontroladores, FPGA o memorias RAM no es recomendado debido a la falta de modelos.

3. ESTUDIO DETALLADO DEL CONVERTIDOR DIGITAL ANALÓGICO

Finalmente, la última topología común mencionada en este trabajo es a su vez la seguida para el diseño del circuito: el convertidor digital “current steering”. Es una topología que consiste en el preciso uso de la conmutación de fuentes de corrientes controladas por interruptores que permiten al final la suma analógica de corrientes en un nodo.

Entre sus ventajas destacan su alta velocidad de conversión debido a que se basa en conmutación de corrientes, baja distorsión y una buena linealidad causada por el diseño de las fuentes de corriente. Sin embargo, la necesidad de asegurar que las fuentes sean precisas puede llegar a complicar el circuito o depender del proceso de fabricación de las fuentes de corrientes llegando a necesitar medidas de calibración adicionales en caso de ser necesarias además de un consumo energético mayor que otros convertidores, causado por tener las fuentes de corriente activas.

Se suelen usar en aplicaciones de transmisión de datos a alta velocidad como transmisiones de radio frecuencia, en sistemas de audio digital donde se requiera baja distorsión para asegurar alta fidelidad, en medición e instrumentación y como lazo de realimentación de otros circuitos como su análogo, el convertidor analógico digital.

3.1 El “Current Steering” DAC

El convertidor digital analógico “current steering” funciona redirigiendo corrientes hacia las diversas ramas de un circuito, generando así una corriente de salida analógica proporcional al código digital que actúa como entrada del convertidor. Las corrientes son generadas por fuentes de corrientes (a diferencia de las topologías basadas en la aplicación de una tensión de referencia a resistencias), que suelen ser espejos de corriente para garantizar que las corrientes generadas sean idénticas y constantes. La “palabra” digital actúa sobre los interruptores, que están conmutados para modificar la suma de corrientes según la entrada digital.




Fig. 3.1 Esquema básico de la conmutación de corrientes

Los nuevos avances en tecnología CMOS submicrométricas revolucionaron y provocaron que los CMOS se convirtieran en la elección como interruptores conmutados para el diseño de convertidores digitales analógico de corrientes conmutadas con alta tasa de muestreo. La velocidad de conmutación de transistores MOS con longitudes de puerta submétricas permiten tasas de muestreo de cientos de MHz y en casos de circuitos más complejos de magnitud de giga-muestras por segundo. A diferencia de los circuitos de condensadores conmutados utilizados en muchos ADC, que requieren variantes de proceso de señal mixta con condensadores de alta calidad de tipo polímero-polímero o metal-metal, los DAC de corriente conmutada pueden utilizar los procesos CMOS estándar. Además de la mejora en velocidad de conmutación, la miniaturización de estas tecnologías permite integrar más circuitos en un solo chip además de reducir el consumo de energía por la reducción del tamaño de los transistores.

Al usar transistores también en las fuentes de corriente (generalmente espejos de corriente a los que se les aplica una tensión “bias” o de polarización) se puede emplear de igual manera que en circuitos mencionados anteriormente elementos como un amplificador de transimpedancia o resistencias para formar una salida analógica en forma de tensión, en función de si se quiere invertida o no.




Fig. 3.2. Current steering DAC con salida en forma de tensión [11]

Existen dos tipos principales de convertidores “current steering”: los unitarios y los binarios. Los convertidores binarios siguen la tendencia de los convertidores anteriormente mencionados, siendo las fuentes de corriente ponderadas binariamente. Poseen las desventajas previamente citadas como una linealidad inferior, una complejidad en el diseño que puede provocar mayor ruido al sistema y mayor propensión al error por la variación de los valores de las fuentes de corriente. No obstante, requiere menos espacio -siendo capaz de alcanzar resoluciones mayores por ello- y consume menos energéticamente.

Los convertidores unitarios siguen los principios del código termométrico, cada fuente de corriente tiene el mismo valor y se activan en función del número de “1” activos que haya. Esto permite una menor propensión al error y una mayor linealidad ya que cada fuente es el mismo aumento, ruido bajo y simplicidad de diseño; sacrificando espacio físico y gasto energético al tener funcionando todo el tiempo más fuentes que el binario.




Fig. 3.3. Convertidor binario [11]




Fig. 3.4. Convertidor unitario [11]

Como se puede ver el esquema básico de ambos convertidores es similar, solo cambiando el valor de las fuentes de corriente. En el caso de las fuentes binarias, poseen la misma tensión de entrada V_{Bias} así que para obtener distintos valores cambiando la relación $\frac{W}{L}$ del transistor. Es posible añadir un tercer tipo de arquitectura: la híbrida. La arquitectura híbrida combina los convertidores unitarios y binarios para tener una topología con mejor linealidad que el convertidor binario y menor espacio físico unitario. Es una estructura compleja, ya que requiere una integración cuidada de ambas partes y asegurarse de que las corrientes binarias y unitarias están bien emparejadas para evitar discontinuidades o errores de linealidad en la salida digital.

El proceso de diseño consiste en dividir los bits del convertidor en LSB y MSB: los LSB (que serán los bits menos significativos del código digital) serán representados por fuentes de corriente ponderadas con su valor binario correspondiente, mientras que el resto serán MSB y serán representados como fuentes de corrientes unitarias con el valor más alto.




Fig. 3.5. a) Creación de fuentes binarias y b) Segmentación de la arquitectura híbrida [12]

Sin embargo, es importante considerar varias fuentes de errores en estas topologías básicas. El primero de ellos es acerca de la generación de la corriente a través de los transistores: cuando un interruptor se apaga el nodo tiene un voltaje de cero voltios, por lo que cuando se vuelve a encender el interruptor pasa un tiempo hasta que se vuelve a generar corriente debido a los condensadores parásitos de la rama deben cargarse de nuevo al abrir y cerrar el circuito, demandando corriente. Estos cambios de corriente provocan además diferencias de voltajes en tierra respecto a la unión con tierra de otras fuentes que estén funcionando ya, creando diferencias en la tensión respecto a tierra que pueden llegar a afectar al voltaje de polarización y al espejo de corriente.

Dicho error se soluciona en gran medida mediante la adición de otra rama a cada fuente de corriente: existen así dos transistores que actúan como interruptores y que usan la técnica de conmutación alternante: cuando uno está encendido el otro apagado y viceversa. Así la fuente de corriente siempre tiene una rama por la que fluir y las variaciones de tensión en el nodo superior de la fuente son mínimas en comparación. Además, esta configuración proporciona corrientes diferenciales que son útiles en algunas aplicaciones de medición de datos en el que se precisa de entradas diferenciales para luego cancelar errores comunes, rechazar el ruido eléctrico y tener una mejor inmunidad frente a interferencias. Esta topología es la que realmente forma el “current steering” DAC, a los ejemplos expuestos previamente no se les considera como tal debido a esos errores, funcionando simplemente como representación básica

del concepto de trabajar en la conversión digital analógica con corrientes como medio de conversión.




Fig. 3.6. Configuración diferencial del “current steering” [12]

Para lograr emparejar bien todas las fuentes de corriente, es importante trabajar el concepto de “celda”: una celda comprende la fuente de corriente, los interruptores y el par diferencial de salida que se suma al resto de celdas. De esa misma manera se pueden separar entre celdas binarias y unitarias, pero el concepto es el mismo. Uno de los mayores problemas del “current steering” DAC es el poco rango de voltaje que ofrece a la salida. Al tener que operar los transistores en saturación, el voltaje siempre será inferior al voltaje de alimentación V_{DD} y si se quiere aumentar el voltaje de salida hay que aumentar la tensión de alimentación, aumentando el consumo energético del circuito. El diseño de la celda del convertidor ha de hacer frente a dos tipos de errores: estáticos y dinámicos.

3.1.1 Errores estáticos

Los errores estáticos son referidos a los que ocurren a bajas frecuencias, y existen principalmente tres tipos de errores:

- Errores de emparejamiento: si se asume distorsión para cada fuente de corriente o salida de la celda, es posible que unas celdas aporten más corriente que otras. Esto hace que no todos los pasos del código digital en la resolución especificada formando la denominada INL (“integral nonlinearity”). La INL representa la diferencia entre el valor de la teórica línea ideal de resolución y la escalera real.




Fig. 3.7. Representación de INL [12]

- Tensión respecto a tierra: para “current steering” DAC binarios no suele ser común, pero los unitarios que poseen muchas celdas son los más afectados. Aunque teóricamente se trata a la tierra como un nodo de 0V, la acumulación de muchos componentes puestos a tierra puede producir caídas de voltaje entre distintos nodos de tierra provocados por las fuentes de corriente y la resistencia que hay entre nodos de tierra -que idealmente es 0-, provocando no linealidades ya que el espejo de corriente no funcione igual en todas las celdas.



Fig. 3.8. Acumulación de resistencias en la línea de tierra [12]

- Error por impedancia de salida: la acumulación de impedancias de salida de las celdas produce un paralelo con la carga resistiva en caso de existirla, produciendo caídas de voltaje que afectan a la linealidad.




Fig. 3.9. Paralelo de las impedancias de salida [12]

3.1.2 Errores dinámicos

El DAC también se ve afectado por errores dinámicos, resultando en la aparición de distorsión en altas frecuencias.

El condensador parásito que aparece en la salida del transistor introduce no linealidades de dos maneras distintas: modificando la impedancia de salida de cada celda unitaria al estar en paralelo con la fuente de corriente. Se puede demostrar que el n -ésimo armónico en la salida tiene una magnitud relativa dada por la expresión 3.1, en la que Z_U es la impedancia compleja formada por la impedancia de salida mencionada previamente y el condensador parásito [12].

$$V_n = \frac{M * R_L}{(4|Z_U|)^{n-1}} \quad (3.1)$$

Otra manera de afectar es mediante la carga del condensador en cada ciclo de conmutación. Como se ha explicado anteriormente para convertidores no diferenciales, al abrir y cerrar el interruptor la corriente fluye hasta cargar el condensador. De igual manera ocurre con los transistores conmutados: al tener impedancias distintas -ya que no existen dos transistores idénticos- cambia la impedancia compleja y causa un error en la salida.

Otro error surge en la conexión del voltaje para polarizar las fuentes de corriente y el acoplamiento de las capacidades parásitas puerta-drenaje de los transistores. Incluso unos pocos milivoltios de diferencia en V_{bias} puede significar perturbaciones en la salida de gran magnitud. Para solucionar el error se puede usar una configuración en cascada, aunque se pierde rango de voltaje de salida.

Finalmente, la transmisión de señales a lo largo del circuito puede llegar a ser desigual y que las señales de conmutación lleguen a destiempo. Para solucionarlo se considera la adición de un latch, un circuito digital capaz de almacenar el estado binario hasta que se active la señal de control, muy útiles para sincronización de señales.

3.2 Técnicas de calibración

Para evitar los errores mencionados anteriormente, se aplican diferentes técnicas de calibración. En aplicaciones de alta velocidad y precisión hasta el más mínimo error -provocado por condiciones de fabricación de los transistores o capacidad de emparejamiento de las fuentes de corriente- puede resultar en un

impacto en el rendimiento del sistema y en la aparición de armónicos en frecuencias no deseadas a la salida del convertidor [13]. En este trabajo se estudian dos técnicas de calibración, para luego considerar su integración en base a los resultados de simulación del circuito.

Es importante que las técnicas de calibración ocupen poco espacio ya que para los “current steering” DAC, áreas grandes implican grandes efectos parásitos. De modo que la miniaturización de las técnicas de calibración es positiva por el hecho de ocupar menos espacio y tener mejor rendimiento dinámicamente. Sin embargo, con la evolución del tamaño de las tecnologías CMOS, las técnicas de calibración tradicionales [14], [15] sufren de falta de suministro de energía, de modo que deben ser también adecuadas para aplicaciones de bajo voltaje.

3.2.1 Self-calibration

La técnica de calibración “Self-calibration” es usada en los “current steering” DAC debido principalmente a esos dos motivos: es una calibración que ocupa poco espacio físico y que es capaz de funcionar en aplicaciones de bajo voltaje. A diferencia de otras topologías, es capaz de realizar ajustes automáticamente sin la intervención de ningún usuario o sistema, una integración fácil, corrección de errores a tiempo real y por supuesto una mejora en linealidad y precisión.




Fig. 3.10. Esquema del self-calibrated DAC [16]

El esquema de la topología se presenta en la figura 3.10: se ha dividido un convertidor digital analógico en dos instancias de LSB de 4 bits cada una y una instancia de 6 bit como MSB, cada una de ellas precedida por un latch para coordinar las entradas digitales. El esquemático incluye además un circuito de monitoreo de la salida de la señal del DAC, un convertidor analógico digital de 16 bit. Este convertidor verifica continuamente la salida del DAC y mide la diferencia entre la salida real y la esperada basada en la entrada digital. Si encuentra un error significativo, es capaz de generar señales de corrección por el convertidor digital que se ha añadido -el CALDAC- y almacenar esa información en una memoria RAM.

Para calibrar el segmento MSB se hace primero una medición en reposo: a la salida en estas condiciones se le denomina D_{OFF} , parámetro que se va a eliminar a partir de entonces ya que es un error de offset. Desde entonces, se mide la diferencia esperada y la real con el ADC y se generan señales de corrección con el CALDAC -que posee dos bits extras en comparación al segmento MSB para poder realizar sumas y restas- y se almacenan esas señales de corrección con su correspondiente código digital en la memoria RAM para que, una vez completada la calibración, se puedan mantener esos ajustes incluso después de apagarse y encenderse nuevamente, permitiendo un inicio rápido sin calibrar de nuevo.




Fig. 3.11. Compensación de salidas con la aportación del CALDAC [16]

La figura 3.11 ilustra cómo afecta la corrección de señales a la salida del DAC, mejorando la linealidad del circuito y la impedancia de salida sin el uso de transistores en cascada [17], [18], [19] (que son limitados en aplicaciones de bajo voltaje), aunque

precisando de una lógica complicada (es necesario programar ADC-RAM-CALDAC).

3.2.2 Complete folding technique

La técnica de calibración “Complete folding” es una similar a la SSPA (“Segmented Switching and Partitioned Array”) en el uso de comparador de corrientes para luego tratarlas. Mientras SSPA tiene como objetivo dividir la matriz de celdas de corrientes en varios subgrupos y conmutar esos subgrupos por separado según la parte de la palabra digital que se esté convirtiendo, la técnica “Complete folding” usa el comparador de corrientes para identificar los cambios más notorios entre celdas y agruparlas de nuevas maneras para compensar los desajustes y variaciones en fabricación.




Fig. 3.12. Diagrama de bloques del Complete folding [20]

En la figura 3.12 se aprecia el diagrama de bloques del circuito, a diferencia del Self-calibrated DAC precisa de poco código ya que solamente necesita un comparador de corrientes preciso. El proceso de calibración consiste en la conversión de un segmento unitario de fuentes (MSB) en uno con pesos binarios, recombina las salidas de dichas fuentes.

El proceso de calibración -consistente de varias iteraciones- empieza con la distribución de las corrientes de cada celda en sentido ascendente. A continuación, se agrupan las corrientes más altas con las más pequeñas, dejando de lado momentáneamente la corriente del medio sin pareja, resultando en varias salidas de corriente que serán similares. Tras esa primera iteración, se repite el proceso hasta ser capaz de agrupar el valor de corriente medio con los agrupamientos de antes, convirtiendo el segmento unitario de corrientes en uno ponderado por pesos binarios.

El proceso para la calibración de un segmento de 7 fuentes de corrientes y 3 bits se detalla gráficamente en la figura 3.13:




Fig. 3.13. Proceso de complete folding para 7 segmentos [20]

Tras una comparación realizada con diferentes técnicas de calibración [20] (SSPA y Self-calibration) se obtienen los siguientes resultados:

TABLA 3.1 COMPARACIÓN DE ÁREA UTILIZADA PARA UN DAC DE 14 BIT

Método usado	Área total	Reducción de área
SSPA	3107.45Au	5.27
Self-Calibration	19.85Au	825.34
Complete-folding	13.68Au	1197.6

TABLA 3.2 MEJORA DE PRECISIÓN ESTÁTICA POR ITERACIÓN

Método usado	Mejora en DNL	Mejora en INL
Sin calibrar	1	1
1st single-folding	10.75	16.69
2nd single-folding	20.85	52.17
3rd single-folding	25.87	90.38
4th single-folding	28.73	119.82
5th single-folding	30.31	134.47
6th single-folding	30.96	139.06

Se puede apreciar que la técnica de complete-folding es la que más reduce el área respecto a sus competidoras y que además aumenta la mejora en precisión y linealidad a mayor número de iteraciones.

3.3 Diseño del current steering DAC

3.3.1 Premisas

Como premisa a la hora de diseñar el current steering DAC para el trabajo se plantean varias: que sea de bajo voltaje -funcione con $V_{DD} = 1,2V$ -, que sea capaz de proporcionar salidas diferenciales, que cada celda individual proporcione $25 \mu A$, que funcione en torno a una salida de $0,6V$ y que sea fácilmente integrable a un convertidor analógico digital con modulación sigma-delta.

3.3.2 Modelo de CMOS

El modelo utilizado para los transistores es perteneciente a la base de datos BSIM4 (Berkeley Short-Channel IGFET Model 4), fue desarrollado por en la universidad de California, Berkeley y es comúnmente usado para la simulación de transistores MOSFET de canal corto, que son comunes en tecnologías de proceso avanzadas (como los nodos de 65nm, 45nm o más pequeños). Tiene en cuenta efectos que otros modelos ignoran, como la modulación de la longitud de canal, la dependencia de la tensión umbral con el canal corto y más efectos físico-eléctricos que ocurren a nanoescala [21], tales como:

- Efecto del cuerpo (“Body Effect”): referido al cambio en la tensión de umbral de un transistor V_{TH} debido a la diferencia de voltaje entre el sustrato (cuerpo) y la fuente del transistor.
- Efectos de velocidad de saturación: referido al efecto de que la velocidad de los portadores en el canal del MOSFET alcancen su velocidad máxima (v_{sat}) limitando el aumento de la corriente de drenaje.
- “Gate Tunneling Current”: referido al efecto de distribución de carga en la puerta del transistor, en el que considera inconsistencias en la capa de óxido de la puerta del MOSFET por adelgazamiento de la capa y permite que fluyan corrientes indeseadas.
- Capacidades no lineales y modelado de ruido: referido al modelaje de las capacidades de los transistores como dependientes del voltaje aplicado que afectan a la estabilidad del circuito. El ruido se modela con las fuentes típicas (térmico, Flicker y el de disparo).

Estas condiciones convierten al modelo de BSIM4 en un modelo adecuado para nuestro trabajo, ya que al ser solo de simulación en función del modelo no se podría comprobar estos efectos físico-eléctricos. El modelo exacto del CMOS se adjunta en un anexo más adelante.

3.3.3 Diseño del CMOS

El diseño de los CMOS se ha realizado siguiendo la metodología expresada por las siguientes ecuaciones [12]:

$$INL_{max} = \frac{\sigma_I}{2I_U} \sqrt{2^N} LSB \quad (3.2)$$

$$\frac{\sigma_I}{I_U} = \frac{2\sigma_{VTH}}{V_{GS} - V_{TH}} \quad (3.3)$$

$$\sigma_{VTH} = \frac{A_{VTH}}{\sqrt{WL}} \quad (3.4)$$

Simplificando:

$$\frac{INL_{max} * (V_{GS} - V_{TH})}{\sqrt{2^N}} = \frac{A_{VTH}}{\sqrt{WL}} \quad (3.5)$$

Siendo los parámetros del proceso de diseño:

- INL_{max} es el error máximo estático expresado en LSB.
- I_U es la corriente que genera cada celda unitaria del DAC.
- N es el número de bits de resolución [22].
- σ_I es la desviación estándar de la corriente.
- $\sigma_{V_{TH}}$ es la desviación estándar de la tensión de umbral del transistor.
- $V_{GS} - V_{TH}$ o V_{OV} es el “overdrive voltage” (que permite saber el punto de operación del transistor).
- $A_{V_{TH}}$ es un parámetro dependiente del proceso, cuantifica cómo la desviación estándar de la tensión de umbral $\sigma_{V_{TH}}$ varía con el tamaño del área del transistor y está en torno a $6 \text{ mV} * \mu\text{m}$.
- W es el ancho del canal del transistor.
- L es la longitud del canal del transistor.

Además, como los transistores deben de estar en saturación deben cumplir la ecuación 3.6:

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 \quad (3.6)$$

Donde:

- I_D es la corriente de drenador.
- μ_n es la movilidad de los electrones ($0.0095 \frac{\text{m}^2}{\text{V} \cdot \text{s}}$).
- C_{ox} es la capacidad por unidad de área de la capa de óxido entre la puerta y el canal, cuyo valor se detalla en la ecuación 3.10 junto a los valores del modelo de CMOS usado:

$$C_{ox} = \frac{E_0 E_r}{t_{OXp}} = \frac{\left(8.854 * \frac{10^{-12} \text{F}}{\text{m}}\right) * 3.97}{7 * 10^{-9} \text{m}} = 5.021 * 10^{-3} \text{F/m} \quad (3.7)$$

De modo que para los siguientes parámetros de diseño:

- $I_D = 25 \mu\text{A}$
- $V_{TH} = 0.22 \text{V}$
- $C_{ox} = 5.021 * 10^{-3} \text{F/m}$

- $\mu_n = 0.0095 \frac{m^2}{V \cdot s}$
- $A_{V_{TH}} = 6 mV * \mu m$

Siguiendo generalizaciones del diseño de esta clase de circuitos [12], como limitar $V_{GS} - V_{TH}$ a $200 mV$ o establecer la longitud de canal de los transistores con el valor mínimo posible para asegurar un cambio rápido, minimizar las capacidades parásitas en el transistor y eliminar errores dinámicos; en este caso se limita a $50 nm$. Siguiendo la ecuación 3.8:

$$25 \mu A = \frac{1}{2} \mu_n C_{ox} \frac{W}{50 nm} (200 mV)^2 \quad (3.8)$$

$$W = 1.31 \mu m$$

Con las siguientes dimensiones en el transistor ($W = 1.31 \mu m$ y $L = 50 nm$) se asegura que, en saturación, conducen $25 \mu A$ a lo largo del circuito. Estas dimensiones limitan la resolución, pero aseguran un consumo energético mínimo y una gran capacidad de cambio entre estados de los interruptores, limitando los errores dinámicos.

3.3.4 Espejos de corriente

Como se ha detallado anteriormente, los espejos de corriente son fundamentales en los “current steering” DAC. Son circuitos que permiten replicar la corriente que atraviesa una rama del circuito en otra rama del circuito. Son importantes debido a varios factores: por lo general solo se tiene una fuente de corriente en el circuito, de modo que si se quiere usar la misma corriente en otras partes es necesario replicarla; permite hacer escalables las fuentes de corrientes mediante ajustes en el tamaño de los transistores, consumo de potencia bajo y alta eficiencia energética (ideales para aplicaciones de bajo voltaje) y permite más control sobre los errores de emparejamiento que tengan las fuentes de corriente.

El funcionamiento de los espejos de corriente reside en igualar las condiciones de dos transistores idénticos: siendo la corriente que pasa por el drenador:

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 \quad (3.6)$$

Si para dos transistores idénticos y con las mismas dimensiones de canal (misma capacidad por unidad de área de la capa de óxido, mismo ancho de canal, longitud de canal y misma tensión de umbral) se asegura el mismo voltaje entre la puerta y la fuente entonces se puede concluir que ambos conducen la misma corriente por el drenador. Es más, si se establece la tensión de la fuente como tierra solo tienen que compartir la tensión en la puerta para poder conducir la misma corriente. Sin embargo, es importante que estén en saturación, así que al transistor que conduce la corriente de referencia se le configura como “diode connected”, conectando puerta y drenador para asegurar que esté siempre en saturación, certificando:

$$V_{DS} > (V_{GS} - V_{TH}) \quad (3.9)$$




Fig. 3.14. Estructura del espejo de corriente

De esta manera, se certifica que la corriente de referencia que circula por el transistor de la izquierda también circula por el de la derecha (siempre que esté en saturación también). Sin embargo, esta tipología presenta varias limitaciones:

- Sensibilidad a las variaciones de V_{out} : la corriente de salida depende de la tensión V_{DS} por el efecto “Short-Channel”, como se ve reflejado en la ecuación 3.13:

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS}) \quad (3.10)$$

Siendo λ un parámetro de fabricación relacionado con el canal.

- Baja impedancia de salida: debido a la dependencia de la corriente de drenador con el voltaje drenador-fuente, existe impedancia de salida relativamente baja

lo que significa que la corriente de salida varía significativamente con cambios en la carga o en la tensión de salida.

- Variabilidad en la tensión umbral: Debido a diferencias en la fabricación o a factores ambientales, los transistores pueden tener valores ligeramente diferentes de V_{TH} , lo que afecta la corriente de drenaje, y, por lo tanto, compromete la precisión del espejo de corriente.

Debido a estas limitaciones, se considera la configuración en cascada: añadiendo un transistor adicional por encima del transistor de salida del espejo de corriente. El transistor extra se coloca en serie con el transistor de salida y su puerta se fija a un voltaje constante (generalmente $2V_{GS}$). De esta manera se asegura de mejor manera la tensión de drenador del transistor de salida original, minimizando la variación de esta y el efecto “Short-Channel”, mejorando la estabilidad y aumentando además la impedancia de salida del circuito.




Fig. 3.15. Configuración en cascada

Sin embargo, para especificaciones que requieran más estabilidad y precisión, existe una configuración que es capaz de ir más allá de las limitaciones antes mencionadas: el “wide swing cascode mirror”. El espejo de corriente tradicional, como se ha mencionado, aumenta la impedancia de salida y, por ende, mejora la precisión del espejo. Sin embargo, esta configuración reduce el rango de voltaje disponible en la salida, ya que los transistores en cascada añaden una caída de tensión adicional. Para mitigar el problema, el “wide swing cascode mirror” establece una disposición especial de transistores para reducir las tensiones V_{DS} de los transistores en la rama de salida, permitiendo un mayor margen de operación en la tensión de salida sin perder las ventajas de una configuración en cascada. Además, lleva a un nivel superior las

ventajas de la configuración en cascada clásica, garantizando más estabilidad y precisión por una menor dependencia de V_{DS} y una impedancia de salida más grande.




Fig. 3.16. Wide Swing Cascode current mirror

El voltaje necesario para polarizar Q_4 y Q_3 , V_{bias} , se puede obtener mediante la unión de un quinto transistor conectado a una fuente de referencia igual a la de entrada y la unión de su voltaje de puerta; sin embargo, al ser el tener solamente una fuente de referencia un requisito del diseño V_{bias} se ha obtenido mediante el análisis del barrido de una fuente de tensión continua de LTspice.

Además, al ser una especificación que el diseño sea capaz de proporcionar corrientes de forma diferencial, es necesario replicar el espejo de corrientes con CMOS de distinto tipo de canal: los CMOS de canal P suministran a la rama del circuito al que se conecten la corriente indicada mientras que los CMOS de canal N sustraen del circuito la corriente indicada. De esa manera se consigue una salida diferencial, y para solo usar una fuente corriente de referencia se utiliza el espejo de corriente formado por transistores de canal N como “fuente de corriente de referencia” que usa el CMOS de canal P en la entrada de su espejo de corriente.




Fig. 3.17. Diseño del espejo de corriente de canal N




Fig. 3.18. Diseño completo de los espejos de corriente

3.3.5 Diseño de los interruptores

Tras el diseño de los espejos de corriente, es fundamental diseñar los interruptores, ya que son los que son afectados por la lógica del sistema y permiten la interpretación del código digital.

Se establece una configuración en puente (similar al puente H, solo que con salidas diferenciales) que permite la activación de los interruptores en pares: si activas S1 y S4 mientras el otro par está abierto la corriente fluye en una dirección mientras que si ocurre al revés (S2 y S3 activados y S1 y S4 abiertos) la corriente fluye en la dirección contraria. Es importante notar que activar ambos “camino” provoca un cortocircuito por lo que la lógica de activación de los circuitos ha de ser precisa con los cambios y que ocurran de forma rápida (razón de la baja longitud de canal en el diseño de los transistores).




Fig. 3.19. Esquema en puente de los interruptores

Sin embargo, cuando no sea necesario que transmita corriente por ningún lado todos los interruptores están cerrados y provoca que la fuente de corriente y su capacidad parásita tengan que volver a cargarse [12], como se ha mencionado previamente, por lo que se añade una tercera rama (denominada “dummy”) con unos interruptores que estén conectados a una carga fija para que la fuente siga encendida y se evite la aparición de “ringing”:




Fig. 3.20. Esquema de lógica con la rama “dummy”

Una vez planteado el esquemático, es necesario configurar las tensiones para que puedan actuar los CMOS como interruptores. Como parámetro de diseño se fija la tensión de salida en torno a los $0.6V$ ($\frac{V_{DD}}{2}$) de modo que para lograr el voltaje de overdrive antes definido:

$$V_{GS} - V_{TH} = 0.2V \quad (3.11)$$

$$V_{GS} = 0.2V + V_{TH} \quad (3.12)$$

$$V_G = 0.2V + V_{TH} + V_S \quad (3.13)$$

$$V_G = 0.2V + 0.22V + 0.6V = 1.02V \quad (3.14)$$

Para asegurar que el transistor está en corte el voltaje para apagar el transistor se establece como el mismo que V_{TH} y se establece un poco superior el voltaje para saturar el transistor a $1.05V$. De esta manera se asegura la conmutación necesaria en los interruptores si se establece el nivel “1” binario como un pulso de $1.05V$ y el nivel “0” binario como un pulso de $0.22V$ en contraste a los valores comúnmente usados 1 y $0V$, para que la resistencia equivalente sea menor.

En la celda completa se establecen tres casos:

- Se sustrae corriente del lado P (en el diseño la salida de la izquierda) y se suministra corriente en el lado N (en el diseño la salida de la derecha) y no circula corriente por la rama dummy.
- Se sustrae corriente del lado N y se suministra corriente en el lado P y no circula corriente por la rama dummy.
- Están los cuatro principales transistores abiertos por lo que no se sustrae ni suministra corriente en los lados P ni N (esencialmente la conversión digital analógica está apagada) y circulan corrientes por la rama dummy, suministrando corriente a una carga y sustrayendo a otra, para que las fuentes de corrientes sigan encendidas.




Fig. 3.21. Esquema completo de la celda del current steering DAC

Para la comprobación de resultados se simula la salida del circuito, obteniendo efectivamente valores en torno a $25 \mu A$ (no exactamente los valores ya que en cada espejo de corriente se pierde cierto margen de exactitud). La simulación que aporta los valores en el lado P y N viene representada en la figura 3.22:




Fig. 3.22. Simulación de la salida de la celda del current steering DAC

3.3.6 Análisis de parámetros no lineales

Con el fin de proporcionar más realidad al diseño del circuito, se realiza en LTspice una simulación para ver cómo afectan a la salida parámetros que no se consideraban en la simulación previa como las impedancias de los nodos y ramas o el efecto que producen las variaciones de temperatura sobre los semiconductores de los transistores CMOS.

Para discernir si la calibración es necesaria o no, se preparará más adelante (una vez integrado en la aplicación del convertidor analógico digital) simulaciones provocando distorsiones en tantos porcentuales de la corriente de salida (modelando fallos de fabricación, de emparejamiento...) para comparar las resoluciones que permiten al convertidor y la aparición de distorsión en el espectro armónico. La presente simulación consiste en la evaluación de únicamente el convertidor digital analógico frente a parámetros que no suelen ser tomados en cuenta en simulación.

El análisis de las temperaturas se realiza mediante la funcionalidad de LTspice de programar un parámetro (en el caso de la temperatura es uno implícito en las librerías de la aplicación) y realizar el tipo de análisis seleccionado -en este caso un análisis a lo largo del tiempo- permitiendo ver la variación del parámetro escogido. Los resultados están representados en la figura 3.23:




Fig. 3.23. Barrido de temperaturas de la salida del DAC

Como se puede observar, la adición de impedancia al circuito apenas modifica la corriente de salida (a 27°C son -25.346772μA en comparación a los -25.346742μA de la simulación previa -un diferencial de 0.0001183%) y el barrido de temperaturas confirma que los semiconductores se comportan de manera similar para un amplio intervalo de temperaturas con un intervalo máximo de 0.4877%, siendo una topología robusta y estable.

4. DISEÑO DEL ADC CON MODULACIÓN SIGMA-DELTA Y VCO

4.1 Introducción a la modulación Sigma-Delta con VCO como integrador

La modulación Sigma-Delta es una técnica avanzada usada en convertidores analógicos digitales para transformar señales analógicas en señales digitales con una alta resolución y precisión. Es ampliamente utilizada en aplicaciones donde la calidad de la señal es crítica, como grabadores de audio de alta fidelidad, instrumentos médicos y sistemas de instrumentación y medición de alta precisión. Lo que particulariza a esta técnica es el empleo de técnicas de muestro a alta frecuencia y filtrados digitales para lograr conversiones de alta calidad.

El proceso de funcionamiento se basa en varios segmentos clave:

- La integración de la señal de entrada: la señal analógica de entrada se integra continuamente a lo largo del tiempo, suavizando las variaciones de la señal y proporcionando una representación acumulativa del comportamiento a lo largo del tiempo. Se realiza para que la cuantificación sea más sencilla posteriormente.
- Cuantificador: una vez la señal ha sido integrada, atraviesa un proceso de cuantificación en el que se compara con un umbral de referencia, emitiendo un “1” digital si está por encima de ese umbral y un “0” digital si está por debajo, en cada ciclo de muestreo. Este proceso genera una secuencia de bits que contiene información precisa sobre la señal original considerada a lo largo del tiempo.
- Bucle de realimentación: la salida del cuantificador se realimenta a través de un convertidor digital analógico y se resta a la señal de entrada original, generando una señal de error que se integra en los siguientes ciclos y reduce el error entre la señal analógica original y su representación digital, permitiendo que el sistema ajuste continuamente la cuantificación para minimizar discrepancias.
- Filtrado digital: la secuencia de bits generada contiene información de la señal deseada y ruido de alta frecuencia, de modo que se aplican distintos filtros digitales que eliminen el ruido.




Fig. 4.1 Diagrama de bloques de la modulación sigma-delta

Esta técnica de modulación permite una mayor linealidad, una alta tolerancia al ruido por el filtrado digital y la capacidad de alcanzar altas resoluciones debido a que desplaza el ruido fuera de la banda de interés. Sin embargo, los convertidores analógicos que aprovechan esta técnica dependen del uso de amplificadores operacionales (OTAs), que puede enfrentar dificultades en algunos procesos que usen CMOS a escala nanométrica debido a la reducción de las tensiones de alimentación y las ganancias intrínsecas de los transistores. El integrador convencional depende en gran medida de la alta ganancia de los amplificadores operacionales para garantizar precisión y linealidad, siendo complejo de lograr con una baja ganancia intrínseca de los transistores. El hecho de estar alimentando en bajas tensiones aumenta la dificultad, ya que impide el uso de técnicas de aumento de ganancia comúnmente usadas. Por lo tanto, para obtener la ganancia requerida, deben utilizarse transistores de canal largo, fuentes de alimentación analógicas grandes y topologías de amplificadores multietapa, lo que lleva a penalizaciones significativas en el rendimiento en términos de potencia, área y velocidad del circuito.

Para solucionar la dependencia de los amplificadores operacionales, se plantean alternativas de integradores como el VCO (“voltaje-controlled oscillator”). El VCO es un circuito que convierte una señal de entrada de tensión en una señal cuya frecuencia es proporcional al valor de la señal de entrada. Dicha señal de frecuencia se convierte en un valor digital mediante el uso de un contador digital, que cuenta el número de ciclos de la señal de salida del oscilador en un intervalo de tiempo determinado. Al igual que en los moduladores sigma-delta tradicionales, el sistema incluye un bucle de realimentación. La salida digital del modulador se convierte de

nuevo a una señal analógica mediante un DAC, que se resta de la señal de entrada. Esta realimentación ayuda a corregir errores y a mejorar la linealidad y precisión del sistema.

Esta alternativa posee ventajas frente a las tradicionales, como la mencionada sencilla integración con el uso de los CMOS y la capacidad de operar a altas frecuencias, deseable para el diseño de moduladores sigma-delta de alta velocidad. Sin embargo, el ruido de fase del VCO puede afectar el rendimiento del modulador, especialmente en aplicaciones que requieren alta precisión y bajo ruido.

Para solucionar esas desventajas existen ciertas topologías, como el uso de calibración digital en segundo plano [23], [24] aunque precisa de circuitos que funcionen de manera idéntica siendo irreal en la aplicación práctica; el uso de realimentar el circuito con un filtro analógico precediendo al VCO [25] aunque supone mucho espacio físico y gasto energético y hace que el VCO funcione únicamente como cuantificador y no como integrador ya que la diferenciación se hace digitalmente. Para que el VCO siga funcionando como integrador se propone trabajar con la salida del VCO como fase en vez de como frecuencia [26]. La frecuencia es la velocidad a la que oscila la señal del VCO, que depende del voltaje de entrada, siendo la frecuencia instantánea es la derivada de la fase con respecto al tiempo; mientras que la fase es el valor acumulado de la frecuencia a lo largo del tiempo. Trabajar con la fase como salida del VCO permite ser un integrador que proporciona una salida más lineal ya que se evita la diferenciación digital que puede introducir no linealidades y mejora la ganancia, suprimiendo mejor ruido y distorsiones. Sin embargo, el sistema pierde su capacidad de DEM (“Dynamic Elements Matching”), ya que la fase en la salida del VCO está en termométrico y además precisa de más elementos el sistema para poder tener una referencia para comparar la fase.

Para poder mantener el uso del VCO como integrador y las capacidades intrínsecas de DEM del circuito, se disponen dos VCO de manera diferencial [27] y la fase que se obtiene como salida del integrador es el resultado de la comparación del VCO dual. Esta técnica permite que la frecuencia central del VCO no tenga que estar limitada a una fracción de la frecuencia de muestreo y se puede elegir libremente, permitiendo reducir la frecuencia central y ahorrar energía y ruido de fase. Además, la estructura planteada posee CLA (“Clocked Averaging”), que modula los errores en los desajustes del DAC al doble de la frecuencia central del VCO y los desplaza fuera de

la banda de señal, limitando el ruido a bajas frecuencias. Siendo una estructura diferencial es capaz también de eliminar las distorsiones de grado par, no necesitando ningún filtro analógico, calibración o bloque de DEM externo.





Fig. 4.2. Diagrama de bloques del ADC Sigma-Delta con VCO [27]


4.2 Sistema modelo en MATLAB

Tras el diseño del convertidor digital analógico “current steering”, se procede a su integración en la aplicación deseada: el estudio de la resolución al realimentar un ADC Sigma-Delta con el convertidor digital analógico. Dicho ADC viene modelado por un sistema de MATLAB.

El sistema en cuestión es un convertidor analógico digital con modulación Sigma-Delta y VCO como integrador con la topología de VCO dual diferencial antes mencionada. Como entrada posee una señal analógica de tensión de 0.5V de amplitud y 790 kHz de frecuencia. Para formar el par diferencial aplica ganancia $\frac{1}{2}$ a ambas ramas de los VCO e invierte una para formar la complementaria. Tras ello se disponen los VCO duales, sucedidos del bloque de MATLAB “Relay” que actúa como comparador para establecer pulsos claros previos al muestreo de la salida del VCO. Dicha salida está realimentada y posteriormente se compara la contraparte del otro VCO del par para formar la señal completa que finalmente es muestreada, formando la salida “y”. El sistema presenta además un lazo de realimentación con el fin de mejorar la resolución -donde se establecerá el diseño del “current steering” DAC. El diagrama de bloques se adjunta en la figura 4.3:



La salida “y” equivale a una señal sinusoidal que sigue la frecuencia de la señal de entrada y consigue amplitud de 8 niveles lógicos en intervalos de 1, resultando en una resolución de 4 bits.



La figura 4.5 aporta una ampliación de la salida con el fin de observar el muestreo de la señal original:




Fig. 4.5. Detalle de los intervalos de la señal “y”

El SNDR (“Signal to Noise and Distortion Ratio”) es una métrica generalmente usada en convertidores A/D y D/A para medir la precisión y rendimiento de estos. Expresa la relación entre la potencia de la señal útil (la componente en frecuencia deseada de la señal) y la suma de la potencia del ruido y las distorsiones presentes en la salida de un sistema. Matemáticamente viene dada por la ecuación 4.1. Este sistema alcanza 68 dB de SNDR para un ancho de banda de 1 MHz, por lo que se ha escogido como ejemplo adecuado al TFG.

$$SNDR = 10 * \log_{10} \left(\frac{P_{señal}}{P_{ruido} + P_{distorsion}} \right) \quad (4.1)$$

Como parámetros característicos del circuito, se hallan los del par VCO: cuya amplitud para los pulsos de frecuencia es 1, su frecuencia central 840 MHz y su sensibilidad 840 MHz/V o los tiempos de muestreo de los bloques “Sample and Hold” (S/H) que actúan como muestreadores con un periodo de muestreo de 0.01 μ s.

Se adjunta el espectro armónico del convertidor con el fin de compararlo con el análisis de [27] en la figura 4.6:




Fig. 4.6. Espectro armónico del ADC en MATLAB

4.3 Diseño en LTspice

Al no poder añadir el diseño del convertidor digital analógico “current steering” a las librerías de MATLAB, se plantea el diseño del convertidor A/D modelado previamente en LTspice para la integración de ambos circuitos.

4.3.1 Diseño de componentes

Existen componentes que no existen en las librerías de LTspice o que la integración desde MATLAB no es tan sencilla de modo que se detalla a continuación los parámetros y subcircuitos usados:

Para el uso de los VCO se ha escogido el bloque “Modulate” de la librería “Special Functions” que permite aplicar diferentes tipos de modulaciones a una señal portadora que actúa como entrada, como modulación por amplitud (AM), modulación por frecuencia (FM), modulación por fase (PM), entre otras. En concreto, el uso de la modulación por frecuencia es el que permite a este componente funcionar como VCO ya que la frecuencia de la señal de salida varía en función del voltaje de control aplicado a la entrada. Esta modulación posee dos componentes: “mark” y “space”, donde space es la frecuencia cuando el voltaje de control es 0V y mark la frecuencia cuando el voltaje de control es 1V. Resultando en la siguiente fórmula:

$$f = space + (mark - space)V_{control} \quad (4.2)$$

Los parámetros de diseño seleccionados son:

$$space = 840 \text{ MHz} \quad (4.3)$$

$$mark = 1540 \text{ MHz} \quad (4.4)$$

De esta manera se posee la misma frecuencia central que el modelo de MATLAB y una sensibilidad cercana (a mayor sensibilidad más tiempo de simulación y no era práctico para el análisis ya que al ser un sistema complejo la duración ronda varias horas).

Para el diseño del bloque “Relay” se ha hecho uso de la herramienta de subcircuitos de LTspice en la que se diseña un circuito secundario, se le asigna un símbolo y puede llegar a ser usado en un circuito de jerarquía superior como componente de este. El circuito que replica el funcionamiento del bloque “Relay” es un circuito con un comparador:




Fig. 4.7. Esquemático del subcircuito “Relay”

Al aumentar la ganancia del amplificador operacional, el sistema se integra con facilidad en el circuito, aunque precisa de más capacidad de procesamiento del sistema. El punto de comparación en la alimentación negativa del amplificador operacional se escoge según el parámetro “Switch On/Off” del bloque “Relay” en el modelo de MATLAB.

El símbolo del circuito Relay es el siguiente:




Fig. 4.8. Símbolo del circuito "Relay"

4.3.2 Diseño del convertidor

Para el diseño de la estructura del convertidor se realiza un estudio de varios segmentos del circuito que lo componen:

Actuando como cuantificador se utiliza una tipología de contador llamada contador Johnson. El contador Johnson está formado por una secuencia de biestables o "flip-flops" conectados en serie donde la salida invertida del último flip-flop se realimenta a la entrada del primero, se usa generalmente para establecer secuencias de estados.




Fig. 4.9. Esquema de un convertidor Johnson

Al ser la señal de reloj la misma en todos los biestables y estar alimentado de manera invertida, es un circuito que genera una serie de estados en función de del ciclo de muestreo. Por ejemplo, si se parte de un estado "0000", en el siguiente pulso de reloj la salida del último flip-flop (que es "0") se invierte y se alimenta al primer flip-flop, cambiando su estado a "1". Los otros flip-flops simplemente desplazan su valor

anterior hacia la derecha. La salida ahora es 1000 y continúa repitiéndose a lo largo de los siguientes ciclos de reloj. Para un contador de 4 bits:

TABLA 4.1 TABLA DE LA VERDAD DEL CONTADOR JOHNSON DE 4 BITS

<i>Estado</i>	<i>Q1</i>	<i>Q2</i>	<i>Q3</i>	<i>Q4</i>
0	0	0	0	0
1	1	0	0	0
2	1	1	0	0
3	1	1	1	0
4	1	1	1	1
5	0	1	1	1
6	0	0	1	1
7	0	0	0	1

Como se puede observar, la salida no es un número como en los cuantificadores tradicionales, sino que es una secuencia de estados en código termométrico. Se elige esta topología de diseño de cuantificador para garantizar menos tendencia al error: al hacer la cuantificación de manera termométrica también es posible realizar posteriormente la realimentación del circuito con el convertidor digital analógico de manera termométrica, permitiendo que en función de qué biestable esté encendido las celdas que realizan la conversión digital sean distintas y evitando entonces que un error en una celda perjudique a toda la conversión. Para luego poder visualizar la señal muestreada se suman las señales termométricas para formar la sinusoidal muestreada convertida a partir de la analógica original.

Al establecer la señal del reloj del contador Johnson como la salida del par VCO dual se obtiene un cuantificador que relaciona el “número” digital con la fase del VCO y permite el tratamiento termométrico de cada componente de la señal. En el diseño realizado en LTspice se alinean en serie ocho biestables de tipo D tras la salida de cada VCO dual y como señal de reloj se conectan al nodo de salida de cada VCO (“pulsoP” y “pulsoN”) como se aprecia en la imagen 4.10:




Fig. 4.10. Diseño del contador Johnson

Tras la salida del contador Johnson es fundamental establecer un circuito denominado PFD (“Pulse Frequency Detector”) para mantener el funcionamiento de la conversión analógica incluso cuando los pulsos atraviesan todos los biestables del contador Johnson. Un PFD es un circuito que mide la diferencia de frecuencia o fase entre dos señales, a las que monitorea continuamente generando pulsos que representan la diferencia de tiempo entre los flancos ascendentes o descendentes y genera dos señales de salida en función del resultado de dicha comparación: UP y DOWN.




Fig. 4.11. Topología clásica del PFD [28]

En la topología del diseño planteado se conectan las señales Q y nQ de los biestables del contador Johnson (cada salida del biestable y su homónima de la rama invertida) y tras la comparación se obtienen las salidas UP y DOWN, que son luego muestreadas con otro biestable con un periodo de muestreo de 0.01 μ s. Además, estas son las salidas UP y DOWN las que son usadas el lazo de realimentación con la conversión digital analógica.




Fig. 4.12. Diseño de PFD en LTspice

Para representar la señal muestreada se hace uso del componente “e” de la librería de LTspice, una fuente de voltaje dependiente que permite realizar sumas y restas de tensiones y aplicarles una ganancia. Primero se suman todas las señales UP y DOWN por separado para obtener las señales de cada VCO ya cuantificadas y muestreadas y luego se comparan restándose, cancelándose así no linealidades y distorsiones que hayan adquirido los pares.




Fig. 4.13. Sumador de las señales de salida del PFD




Fig. 4.14. Detalle del comparador y de la salida “y”

Finalmente, para la realimentación del circuito se muestrean las señales UP y DOWN de cada componente del PFD con el mismo periodo de muestreo, pero con un retraso de 25 ns para garantizar el correcto funcionamiento del convertidor. Esas salidas muestreadas funcionan como entrada del convertidor digital analógico que, como se ha mencionado anteriormente, la disposición termométrica del cuantificador permite la colocación de celdas del DAC separadas e independientes unas de otras. Cada par de salidas UP y DOWN se conectan a la entrada de la celda. Ha de implementarse una lógica para que sigan la siguiente tabla de la verdad -siendo P la rama no inversora y el lado P del diseño de la celda, N la inversora y el lado N del diseño de la celda y DUMMY el estado en el que no se realiza conversión digital:

TABLA 4.2 TABLA DE LA VERDAD DE LA LÓGICA DE CADA CELDA

<i>UP</i>	<i>DOWN</i>	<i>DUMMY</i>	<i>P</i>	<i>N</i>
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0

El circuito que proporciona la lógica para el correcto funcionamiento de cada celda del DAC viene representado por la figura 4.15; formado por una puerta XNOR para el DUMMY y una combinación de puertas AND y NOT para los dos casos de conversión digital. La salida Qp1Qn0 alimenta a los interruptores 2 y 3 y la Qp0Qn1a

los interruptores 1 y 4; tal como están dispuestos en la figura 3.21. La salida dummy es la que permite la no conversión digital.




Fig. 4.15. Circuito de lógica de las celdas del DAC

Las salidas de corriente diferenciales se conectan a un nodo de 0.6V para establecer el voltaje medio al que funcionan y posteriormente se realimentan mediante el flujo de las corrientes diferenciales por una resistencia previa a la entrada del VCO, para sustraer o suministrar corriente en cualquier caso de la conversión digital. Al tratar con ocho celdas que unitariamente proveen 25 μA y ser el pico más alto de la señal (una vez dividida en dos) de 250mV:

$$\frac{0.25V}{R} = 25 \mu A * R ; R = 1.25 k\Omega \quad (4.5)$$

Un detalle del esquema de realimentación con la disposición de las celdas, la resistencia y los VCO se adjunta en la figura 4.16:




Fig. 4.16. Realimentación del ADC mediante el uso de las celdas del DAC

El esquema completo se adjunta en la figura 4.17:




Fig. 4.17. Esquemático completo del convertidor realimentado

5. RESULTADOS

5.1 Análisis del convertidor analógico digital sin realimentar

En primer lugar, se realiza un análisis y simulación del rendimiento del convertidor analógico digital sin la realimentación del “current steering” DAC, con el fin de poder comprobar si existe mejoría al integrar el diseño planteado.

La respuesta en la salida del convertidor A/D sin realimentar es la siguiente:




Fig. 5.1. Salida del convertidor A/D sin realimentar

Como se puede comprobar, es una salida muestreada entre 0 y 8 con intervalos de 1 cuya entrada está centrada en torno a 4. Al establecer únicamente 9 niveles digitales para la señal se trata de un convertidor de aproximadamente 3 bits de resolución. La realimentación es clave en el rendimiento del convertidor A/D con modulación Sigma-Delta [27], ya que la ausencia de esta provoca que la señal se integra continuamente acumulando la señal a lo largo del tiempo, pero al no tener bucle de realimentación, el sistema no tiene mecanismo para corregir o ajustar la integración.

Sin la realimentación, la resolución del convertidor A/D se vuelve más limitada ya que el integrador acumula un error constante que no es corregido. Como resultado, la salida del convertidor puede no estar centrada respecto a 0 debido a ese error acumulado.




Fig. 5.2. Espectro armónico de la salida Y sin realimentar

Tras el análisis del espectro armónico con una frecuencia de muestreo de 100 GHz y 262144 puntos escogidos y habiéndose aplicado un suavizado binomial, se comprueba que, aunque el componente más significativo de la señal se encuentra en 799kHz (la frecuencia de la señal analógica original a convertir a digital) no de magnitud suficientemente superior para compensar componentes que aparecen en frecuencias bajas. La falta de realimentación provoca que las no linealidades intrínsecas del integrador y del cuantificador se acumulen.

5.2 Análisis del convertidor A/D realimentado idealmente

Cuando se introduce un bucle de realimentación utilizando un convertidor digital analógico en un convertidor A/D con modulación Sigma-Delta, la salida del cuantificador se vuelve a convertir en una señal analógica. Esta señal se resta a la señal original en el integrador, lo que ayuda a corregir el error acumulado. La realimentación permite que el sistema ajuste continuamente la salida, manteniendo el integrador centrado y corrigiendo cualquier desviación de la señal acumulada.

Con la realimentación, la resolución efectiva del convertidor aumenta. Es debido a que la realimentación ayuda a mantener el integrador en un rango de operación más lineal y, en consecuencia, reduciendo el error de cuantificación y duplicando la resolución efectiva. Además, la salida tiende a centrarse en torno a 0 ya que el bucle de realimentación corrige cualquier desplazamiento acumulado en la integración, representando de manera más precisa la señal analógica.

Para poder comprobar los beneficios de la realimentación en el convertidor A/D se realiza primero con una celda que se comporta de manera ideal. Para impedir que posibles no linealidades del diseño perjudiquen a los resultados, se plantea un diseño de celda del “current steering” DAC ideal, formada por componentes de la librería de LTspice que actúan sin no linealidades: el componente SW actuando como interruptor y la disposición de dos fuentes de corrientes ideales sustituyendo a los espejos de corrientes diseñados.




Fig. 5.3. Esquemático de la celda ideal

Como resultado de la simulación:




Fig. 5.4. Salida del convertidor A/D realimentado idealmente y corrientes en el integrador




Fig. 5.5. Espectro armónico de la salida Y realimentado idealmente

Según lo previsto, la resolución del convertidor A/D se ha doblado, permitiendo ahora intervalos de 1 nivel lógico digital entre -8 y 8 (con picos de un nivel más previos al establecimiento del sistema) y centrada en 0. En la figura 5.4 se adjunta también las corrientes que circulan por el integrador para comprobar que, en efecto, son las calculadas por la ecuación 4.5 y que la elección de diseño de la resistencia es adecuada para la resta de señales.

En el espectro armónico se aprecian varias diferencias: el aumento de magnitud del componente frecuencial de 799 kHz en comparación al caso previo sin realimentar (doblandolo en decibelios) y el desplazamiento de armónicos provocados por el ruido de cuantificación a bandas de frecuencia más altas provocan una disminución en el espectro del ruido y un aumento en el SNDR (siendo de 67 dB tras el análisis en el modelo de MATLAB).

5.3 Análisis del convertidor A/D realimentado con “current steering” DAC

Tras la verificación acerca de los resultados positivos sobre el impacto que tiene la realimentación en el convertidor A/D modulado Sigma-Delta con VCO como integrador, se realiza un análisis de nuevo de la salida del convertidor A/D y de su espectro armónico con el diseño planteado en el capítulo 3 de “current steering” DAC actuando como bucle de realimentación.

Como resultado de la simulación:




Fig. 5.6. Salida del convertidor A/D realimentado con “current steering DAC” y corrientes del integrador




Fig. 5.7. Espectro armónico de la salida Y realimentado con “current steering” DAC

La diferencia más notoria respecto al análisis realizado en el capítulo 5.2 reside en el suavizado de las corrientes que circulan por el integrador que, al no ser exactamente 25 μA el valor unitario que circula es posible que se perciban ciertos picos en la entrada del VCO. Sin embargo, al no afectar en los tiempos de muestreo de la señal, la resolución sigue siendo idéntica y el espectro armónico se comporta de manera muy similar, manteniendo el mismo nivel de SNDR.

Estas similitudes en rendimiento entre el modelo de convertidor A/D realimentado mediante componentes ideales y el modelo realimentado por el diseño planteado para el convertidor digital analógico “current steering” reafirma la solidez del diseño planteado.

5.4 Análisis de la distorsión del “current steering” DAC

Para finalizar el apartado de simulaciones y resultados, se realiza un análisis de cómo afecta al rendimiento del convertidor A/D Sigma-Delta la distorsión en la corriente de salida de las celdas del convertidor digital y la posterior valoración acerca si es necesario el uso de técnicas de calibración mencionadas en el capítulo 3.2 en el contexto de la aplicación del bucle de realimentación del convertidor A/D.

Para el método de simulación de la distorsión en el convertidor digital analógico se aplica a cada celda una distorsión tanto negativa como positiva de su valor nominal teórico ($25\text{ }\mu\text{A}$) aleatoria establecido al azar a cada una de las ocho celdas que componen el convertidor, aunque para la representación de cómo afecta al rendimiento del convertidor A/D se lleva a cabo el peor escenario posible de distorsión (todas las celdas poseyendo distorsión) y se compara con el diseño de previo sin distorsión provocada.

Por tanto, para una distorsión del 1% del valor nominal:




Fig. 5.8. Salida Y2 con distorsión de 1% del valor nominal




Fig. 5.9. Espectro armónico de Y2 con distorsión de 1%

Para 1% de distorsión la resolución no cambia y la salida se mantiene similar a la esperada -con un mínimo desfase. El espectro armónico se mantiene de forma similar, aumentando el valor de algunos armónicos no deseados, pero atenuando otros, al ser la corriente muy parecida a la nominal.

Para una distorsión de 2% del valor nominal:




Fig. 5.10. Salida Y2 con distorsión de 2% del valor nominal




Fig. 5.11. Espectro armónico de Y2 con distorsión de 2%

Continuando la tendencia del análisis del 1%, para 2% de distorsión del valor nominal la resolución no cambia y la salida se mantiene similar a la anterior, y se siguen atenuando e intensificando armónicos de diferentes frecuencias, aunque no afectando a la componente frecuencial principal.

Para un 5% de distorsión:




Fig. 5.12. Salida Y2 con distorsión de 5% del valor nominal




Fig. 5.13. Espectro armónico de Y2 con distorsión de 5%

Para una distorsión de 5% la resolución sigue manteniéndose igual, aunque como se aprecia en el espectro armónico, componentes de frecuencia cercana a la banda de interés dejan de estar tan atenuados, formando más desfase que en los anteriores casos.

Para una distorsión de 10% del valor nominal:




Fig. 5.14. Salida Y2 con distorsión de 10% del valor nominal




Fig. 5.15. Espectro armónico de Y2 con distorsión de 10%

Como se observa en el espectro armónico, la tendencia a atenuar cada vez menos los armónicos cercanos a la banda de interés continúa; siendo más notoria a frecuencias más bajas. Este alzamiento de armónicos de ruido provoca una SNDR más pobre en la que los picos de nivel más altos provocados mientras el sistema ganaba estabilidad se vuelvan más frecuentes.

Para una distorsión de 15% del valor nominal:




Fig. 5.16. Salida Y2 con distorsión de 15% del valor nominal




Fig. 5.17. Espectro armónico de Y2 con distorsión de 15%

Al aplicar una distorsión de 15% del valor nominal de la corriente se puede observar que la salida del convertidor aparece desplazada y aunque mantiene la componente frecuencial principal, los armónicos cercanos a la banda de frecuencia de conversión analógica reducen la precisión y la fiabilidad de esta: el ruido del cuantificador no permite realizar de manera adecuada la conversión ya que se acumula en el integrador y al no corregirse de manera adecuada aumenta la relación de la potencia del ruido y disminuye la SNDR.

Se puede observar que el convertidor ya no está realizando su función de la manera planteada, pero se adjunta un análisis de una distorsión de gran magnitud para ver la evolución natural del convertidor frente a la distorsión en el “current steering” DAC. Para una distorsión de 50% del valor nominal:




Fig. 5.18. Salida Y2 con distorsión de 50% del valor nominal




Fig. 5.19. Espectro armónico de Y2 con distorsión de 50%

Como se aprecia en el espectro armónico, en altas distorsiones se genera ruido incluso en la banda de frecuencia deseada, provocando que la salida no sea muestreada en el rango adecuado debido a la acumulación de errores en la integración y cuantificación del convertidor A/D.

Concluyendo el apartado de resultados se plantea la necesidad de calibración en el “current steering” DAC como lazo de realimentación de un convertidor A/D Sigma-Delta con VCO como integrador. Se puede observar que la distorsión en las celdas plantea diversos inconvenientes y no hacen funcionar de manera adecuada al convertidor siendo causados por la desviación de la corriente que circula la resistencia y no errores de emparejamiento, pero al tratarse de un convertidor que usa transistores de grandes dimensiones de canal, el “mismatch” no es limitante a la hora de establecer calibración como sí lo es en aplicaciones con tamaños más reducidos.

6. CONCLUSIONES

6.1 Objetivos cumplidos

El presente trabajo tiene como objetivo principal el entendimiento y diseño de un convertidor digital analógico “current steering”. A lo largo del desarrollo del mismo, se han abordado diferentes aspectos que permitieron alcanzar ese objetivo. En particular, gracias al estudio previo de la conversión D/A y en especial de la topología “current steering” se plantea un concepto claro a la hora de desarrollar el diseño. Las herramientas de simulación y modelos usados permiten la evaluación de diseños de circuitos planteados y el análisis frente a parámetros no lineales. De esta manera, se puede concluir que el objetivo principal del diseño absoluto -estudio previo, definición de especificaciones, modelado y verificación de resultados- de un convertidor D/A “current steering” de bajo consumo planteado al principio del trabajo ha sido cumplido satisfactoriamente.

Asimismo, otros objetivos que se establecen de manera secundaria relacionados al contexto en el que se aplica el convertidor digital analógico se han cumplido en gran medida: el estudio de los componentes y topologías que forman parte del circuito y el contexto de la aplicación del mismo. El análisis de la modulación Sigma-Delta en los convertidores A/D, el estudio de diferentes topologías de integrador y cuantificador, el diseño en LTspice a partir del modelo de MATLAB y la validación de la veracidad del modelo son objetivos derivados del principal han sido realizados también.

6.2 Líneas futuras de investigación

Aunque se han alcanzado los objetivos principales y los derivados de ellos, el trabajo también pone de manifiesto nuevas preguntas y desafíos a ser abordados en futuras investigaciones. Algunas posibles líneas de trabajo futuro incluyen:

- Exploración de técnicas de calibración para resoluciones mayores: dado que la aplicación a la que estaba destinada el convertidor digital analógico era un convertidor A/D de media resolución, la distorsión intrínseca de las celdas del DAC eran suficiente para elevar el rendimiento; pero para otras aplicaciones donde la resolución sea mayor y exista un mayor número de valores digitales la distorsión afectará en mayor medida y será necesario disminuir la tolerancia a la distorsión.

- Implementación en un chip de prueba nanométrico: como cualquier trabajo de simulación de electrónica, es interesante siempre comprobar los resultados obtenidos en un ambiente real.
- Diseño de para aplicaciones diversas: cada aplicación posee características clave como la velocidad, precisión, consumo... Establecer el diseño para poder extrapolarse a otras aplicaciones dotaría de versatilidad al DAC, estudiando las técnicas de calibración necesarias para aplicaciones que requieran reducir las dimensiones de canal de los transistores, donde el “mismatch” cobra importancia.

REFERENCIAS

- [1] V. R. Melchior, «High-resolution audio: a history and perspective,» *Journal of the Audio Engineering Society*, vol. 67, n° 5, pp. 246-257, 2019.
- [2] P. T. K. A. Y. N. & K. T. Dat, « 5G transport networks: the need for new technologies and standards,» *IEEE Communications Magazine*, vol. 54, n° 9, pp. 18-26, 2016.
- [3] O. O. C. & O. C. OHAZURIKE, «Integrated Control Systems in Modern Automobiles,» 2024.
- [4] R. M. Atta, «Cost-effective vital signs monitoring system for COVID-19 patients in smart hospital,» *Health and technology*, vol. 12, n° 1, pp. 239-253, 2022.
- [5] K. e. a. Hoo Teo, «Emerging GaN technologies for power, RF, digital, and quantum computing applications: Recent advances and prospects.,» *Journal of Applied Physics*, vol. 130, n° 16, 2021.
- [6] J. Naber, «Digital GaAs integrated circuits,» *Gallium Arsenide IC Applications Handbook. Academic Press*, pp. 57-78, 1995.
- [7] H. H. e. a. Radamson, «Miniaturization of CMOS,» *Micromachines*, vol. 10, n° 5, p. 293, 2019.
- [8] L. W. N. K. S. & K. S. Danial, «DIDACTIC: A data-intelligent digital-to-analog converter with a trainable integrated circuit using memristors,» *IEEE Journal on Emerging and Selected Topics in Circuits and Systems*, vol. 8, n° 1, pp. 146-158, 2017.
- [9] F. S. C.-L. N. M. A. & E. M. Dumitru, «Graphene nanoribbons based 5-bit digital-to-analog converter,» *IEEE Transactions on Nanotechnology*, vol. 20, pp. 248-254, 2021.
- [10] «Tutorialspoint,» [En línea]. Available: https://www.tutorialspoint.com/linear_integrated_circuits_applications/linear_int

egrated_circuits_applications_digital_to_analog_converters.htm. [Último acceso: 3 Septiembre 2024].

- [11] «Current-Steering DACs,» [En línea]. Available: <https://spie.org/samples/TT97.pdf>. [Último acceso: 15 Agosto 2024].
- [12] B. Razavi, «The Current-Steering DAC [A Circuit for All Seasons],» *IEEE Solid-State Circuits Magazine*, vol. I, n° 1, pp. 11-15, 2018.
- [13] J. W. a. N. Tan, «Modeling of CMOS digital-to-analog converters for telecommunication,» *EEE Trans. Circuits Syst. II*, vol. 14, pp. 489-499, 1999.
- [14] H. S. H. T. a. C. B. D. Groeneveld, «A self-calibration technique for monolithic high-resolution D/A converters,» *IEEE J. Solid-State Circuits*, vol. 24, pp. 1517-1522, 1989.
- [15] A. R. a. B. Song, «A self-trimming 14-b 100-MS/s CMOS DAC,» *IEEE J. Solid-State Circuits*, vol. 35, pp. 1841-1852, 2000.
- [16] Y. C. a. R. L. Geiger, «A 1.5-V 14-bit 100-MS/s self-calibrated DAC,» *IEEE Journal of Solid-State Circuits*, vol. 38, n° 12, pp. 2051-2060, 2003.
- [17] A. M. M. S. a. W. S. J. Bastos, «A 12-bit intrinsic accuracy high-speed CMOS DAC,» *IEEE J. Solid-State Circuits*, vol. 33, pp. 1959-1969, 1998.
- [18] Y. N. M. N. S. A. Y. A. a. Y. H. T. Miki, «An 80-MHz 8-bit CMOS D/A converter,» *IEEE J. Solid-State Circuits*, Vols. %1 de %2SC-21, pp. 983-988, 1986.
- [19] M. S. a. W. S. A. Van den Bosch, «SFDR-bandwidth limitations for high-speed high-resolution current-steering CMOS D/A converters,» *Proc. IEEE Int. Conf. Electronics Circuits and Systems*, pp. 1193-1196, 1999.
- [20] T. Z. a. D. Chen, «New calibration technique for current-steering DACs,» *2010 IEEE International Symposium on Circuits and Systems (ISCAS)*, pp. 573-576, 2010.

- [21] Berkeley BSIM Group, «BSIM4.3.0 MOSFET Model - User's Manual,» University of California, Berkeley, 2003.
- [22] C.-H. L. a. K. Bult, «A 10-b 500MS/s CMOS DAC in 0.6 mm²,» *IEEE J. Solid-State Circuits*, vol. 33, pp. 1948-1958, 1998.
- [23] G. & G. I. Taylor, «A mostly digital variable-rate continuous-time ADC $\Delta\Sigma$ modulator,» *2010 IEEE International Solid-State Circuits Conference-(ISSCC)*, pp. 298-299, 2010.
- [24] G. T. a. I. Galton, «A reconfigurable mostly-digital delta-sigma ADC with a worst-case FOM of 160 dB,» *IEEE J. Solid-State Circuits*, vol. 48, n° 4, pp. 983-995, 2013.
- [25] M. Z. S. a. M. H. Perrott, «A 12-bit 10-MHz bandwidth continuous-time DeltaSigma ADC with a 5-bit 950-MS/s VCO-based quantizer,» *IEEE J. Solid-State Circuits*, vol. 43, n° 4, pp. 805-814, 2008.
- [26] M. P. a. M. H. Perrott, «A 78 dB SNDR 87 mW 20 MHz bandwidth continuous-time DeltaSigma ADC with VCO-Based integrator and quantizer implemented in 0.13 μm CMOS,» *IEEE J. Solid-State Circuits*, vol. 45, n° 12, pp. 3344-3358, 2010.
- [27] K. Y. Y. & S. N. Lee, «A Scaling-Friendly Low-Power Small-Area DeltaSigma ADC With VCO-Based Integrator and Intrinsic Mismatch Shaping Capability,» *IEEE Journal on Emerging and Selected Topics in Circuits and Systems*, vol. 5, n° 4, pp. 561-573, 2015.
- [28] M. e. a. Ayat, «Design of A 100MHz–1.66 GHz, 0.13 μm CMOS phase locked loop,» *2010 International Conference on Electronic Devices, Systems and Applications*, pp. 154-158, 2010.

ANEXO A: GLOSARIO DE ACRÓNIMOS

DAC: “Digital to Analog Converter”

ADC: “Analog to Digital Converter”

FFT: “Fast Fourier Transform”

Au: Área unitaria

Vov: “Overdrive voltage”

PWM: “Pulse Width Modulation”

VCO: “Voltage Controlled Oscillator”

CMOS: “Complementary Metal-Oxide-Semiconductor”

INL: “Integral Non-Linearity”

DNL: “Differential Non-Linearity”

PFD: “Pulse Frequency Detector

IEC: “International Electrotechnical Commission”

ISO: “International Organization for Standardization”

LSB: “Least Significant Bit”

MSB: “Most Significant Bit”

RAM: “Random Access Memory”

SSPA: “Segmented Switching and Partitioned Array”

Vth: “Threshold Voltage”

OTA: “Operational Transconductance Amplifier”

DEM: “Dynamic Elements Matching”

CLA: “Clocked Averaging”

SNDR: “Signal to Noise and Distortion Ratio”