

Unidad de revisión de datos en la Tang Primer 25K

Riky Ramos

Matrícula 20230113

ITLA

Sistemas Digitales


Reto 07

9 de octubre de 2026

El proyecto consiste en una unidad de revisión de datos que recibe dos operandos sin signo de 4 bits, A y B, y los transforma según el selector $\{v,u\}$. El control procede de las cuatro variables a,b,c,d. Q y flag_q almacenan la salida cuando en=1; rst es asíncrono y activo en 1. Las salidas combinatoriales continúan respondiendo durante reset. El funcionamiento corresponde a la variante del Reto 07 (ITLA, s. f.).

Selector $\{v,u\}$	Operación	Resultado Y	Indicador
00	RESTA	(A-B) módulo 16	Préstamo: $A < B$
01	SUMA	(A+B) módulo 16	Acarreo: $A+B > 15$
10	XOR	A XOR B	Paridad impar de Y
11	MAYOR	máximo(A,B)	Empate: $A=B$

La simulación comprobó 4096 vectores y 12 casos temporales sin errores. Gowin completó síntesis, ubicación, ruteo, análisis temporal y generación del bitstream. La carga SRAM terminó correctamente. Las pruebas en placa confirmaron resultados de RESTA, SUMA y XOR; las fotografías y el video de explicación acompañan este informe.



Índice decimal $m=8a+4b+2c+d$. Todos los minterms no listados valen cero; no existen condiciones indiferentes.

m	a b c d	u	v	{v,u}	Operación
0	0 0 0 0	0	0	00	RESTA
1	0 0 0 1	0	1	10	XOR
2	0 0 1 0	1	0	01	SUMA
3	0 0 1 1	1	1	11	MAYOR
4	0 1 0 0	0	1	10	XOR
5	0 1 0 1	0	1	10	XOR
6	0 1 1 0	0	0	00	RESTA
7	0 1 1 1	0	1	10	XOR
8	1 0 0 0	0	0	00	RESTA
9	1 0 0 1	1	0	01	SUMA
10	1 0 1 0	1	0	01	SUMA
11	1 0 1 1	1	1	11	MAYOR
12	1 1 0 0	1	1	11	MAYOR
13	1 1 0 1	1	1	11	MAYOR
14	1 1 1 0	1	0	01	SUMA
15	1 1 1 1	1	1	11	MAYOR

u vale 1 en los minterms (2,3,9,10,11,12,13,14,15)

v vale 1 en los minterms (1,3,4,5,7,11,12,13,15)

Ejemplos para la explicación individual: abcd=0000 activa RESTA; 0010 activa SUMA; 0001 activa XOR; 0011 activa MAYOR. El orden del selector es v primero, u después.

u

ab / cd	00	01	11	10
00	0	0	1	1
01	0	0	0	0
11	1	1	1	1
10	0	1	1	1

G1: ab

G2: ad

G3: !bc

$u = ab + ad + !bc$. Tres grupos de cuatro celdas, dos literales por grupo.

v

ab / cd	00	01	11	10
00	0	1	1	0
01	1	1	1	0
11	1	1	1	0
10	0	0	1	0

G1: !ad

G2: b!c

G3: cd


$v = !ad + b!c + cd$. Tres grupos de cuatro celdas, dos literales por grupo.

Función	Grupo	Minterms agrupados	Celdas que lo hacen esencial
u	ab	12,13,14,15	12
u	ad	9,11,13,15	9
u	!bc	2,3,10,11	2 y 3
v	!ad	1,3,5,7	1
v	b!c	4,5,12,13	4 y 12
v	cd	3,7,11,15	11

En u, !bc cruza los bordes superior e inferior: las filas ab=00 y 10 son adyacentes en el mapa. Los implicantes primos ac de u y bd de v son redundantes. Cada función tiene tres implicantes esenciales: ninguna cobertura con menos de tres productos puede cubrir las celdas esenciales. Los seis literales alcanzan el segundo criterio de mínima SOP.

Forma	Términos por función	Literales por función
Canónica	9	36
Simplificada	3	6

Este conteo expresa productos y variables booleanas; no es el número de LUT de la FPGA. NOT se aplica a las entradas indicadas; tres AND alimentan un OR por función.



Módulo	Responsabilidad
control_logic	assign de las dos SOP mínimas
datapath	Operadores, extensión a 5 bits en suma y selección ?:
result_register	5 bits almacenados: Q[3:0] y flag_q; reset asíncrono y enable
top_20230113	Tres instancias conectadas por nombre; usado en simulación
tang_top_20230113	13 interruptores con dos etapas; reset adaptado; ocho LED

A,B,Y,Q tienen 4 bits sin signo. La suma usa $\{1'b0,A\} + \{1'b0,B\}$ y conserva el quinto bit para acarreo. La resta de 4 bits se trunca módulo 16; el préstamo se calcula mediante $A < B$. El XOR usa reducción $\wedge$ para paridad. Los controles y los indicadores tienen un bit.

Préstamo y acarreo: 0-1 necesita préstamo y devuelve 15 módulo 16; 15+1 produce 0 y acarreo. El préstamo describe un minuendo insuficiente, mientras el acarreo describe una suma que excede cuatro bits. No son la misma condición.

El registro usa always @(posedge clk or posedge rst), asignaciones <=, prioridad de reset y retención al deshabilitar. Liberar reset no captura. No hay relojes derivados, retardos RTL ni latches.

El adaptador afirma reset asíncronamente al pulsar rst_n=0 y lo libera tras dos flancos de 50 MHz. Los interruptores son señales de nivel. Ajustar datos con en=0, esperar 0,1 s y habilitar garantiza estabilidad; los dos registros por bit no hacen una captura atómica de un bus que esté cambiando.


El Sipeed LED×8 tiene salidas físicas activas en bajo; el adaptador invierte la polaridad para que un LED encendido represente 1 lógico. Q y flag_q muestran el valor almacenado; u/v indican la operación actual y el octavo LED muestra enable. En el orden de lectura identificado durante las pruebas: v | en | flag_q | u | Q3 Q2 Q1 Q0.

Enable controla la actualización del registro; el registro es la memoria. Con en=1, soltar reset permite capturar de nuevo la operación actual. Con en=0, presionar y soltar reset deja Q y flag_q en cero. Los indicadores de control no se borran con reset.

El modelo de referencia usa las listas originales de minterms y las definiciones aritméticas. No reutiliza las SOP del RTL. Se ejecutan 16 controles ×16 valores A ×16 valores B =4096 vectores; 16384 comparaciones combinacionales y 24 temporales, total 16408, con cero errores. != detecta X o Z.

Caso	Comprobación	Estado
1	Afirmar reset entre flancos	PASS
2	Reset con en=1 durante flanco	PASS
3	Liberar reset sin flanco	PASS
4	Capturar RESTA con préstamo	PASS
5	Capturar SUMA con acarreo	PASS
6	Capturar XOR con paridad impar	PASS
7	Capturar MAYOR con empate 15=15	PASS

Caso	Comprobación	Estado
8	Cambiar entradas con en=0 y retener	PASS
9	Rehabilitar y capturar	PASS
10	Cambiar datos entre flancos con en=1	PASS
11	Reset asíncrono de un Q no nulo	PASS
12	Capturar después del reset, B=0	PASS



Tiempo (ns) - datos reales del VCD

Figura extraída de sim/top_20230113.vcd: ventanas finales de captura, retención y reset. Los logs y VCD acompañan las pruebas; las ondas complementan las comparaciones automáticas. El test del adaptador verifica sincronización, polaridad y liberación del reset.

El mapa de pines se verificó con el esquema del Dock 60033 y el informe de Gowin (Sipeed, s. f.-b). Todos los puertos físicos tienen ubicación explícita y estándar LVCMOS33. El reloj es E2, banco 5, oscilador Y1100 de 50 MHz del core 52300; periodo SDC=20 ns (Sipeed, s. f.-a).

Señal	Puerto	PMOD	Pos.	Pin	Banco	Polaridad	I/O
clk	clk	Core	Osc.	E2	5	Reloj	LVCMOS33
a	sw[11]	J4	5	C11	6	activa 0	LVCMOS33

Señal	Puerto	PMOD	Pos.	Pin	Banco	Polaridad	I/O
b	sw[10]	J4	6	C10	6	activa 0	LVC MOS33
c	sw[9]	J4	7	B11	6	activa 0	LVC MOS33
d	sw[8]	J4	8	B10	6	activa 0	LVC MOS33
A[3]	sw[7]	J4	9	D11	6	activa 0	LVC MOS33
A[2]	sw[6]	J4	10	D10	6	activa 0	LVC MOS33
A[1]	sw[5]	J4	11	G11	7	activa 0	LVC MOS33
A[0]	sw[4]	J4	12	G10	7	activa 0	LVC MOS33
B[3]	sw[3]	J5	5	L5	1	activa 0	LVC MOS33
B[2]	sw[2]	J5	6	K5	1	activa 0	LVC MOS33
B[1]	sw[1]	J5	7	K11	7	activa 0	LVC MOS33
B[0]	sw[0]	J5	8	L11	7	activa 0	LVC MOS33
en	sw[12]	J5	9	E11	6	activa 0	LVC MOS33
reset	rst_n	J5	10	E10	6	activa 0	LVC MOS33
Q[0]	led[0]	J6	6	J5	1	activa 0	LVC MOS33
Q[1]	led[1]	J6	5	H5	1	activa 0	LVC MOS33
Q[2]	led[2]	J6	7	H8	1	activa 0	LVC MOS33
Q[3]	led[3]	J6	8	H7	1	activa 0	LVC MOS33
flag_q	led[4]	J6	9	G7	1	activa 0	LVC MOS33
u	led[5]	J6	10	G8	1	activa 0	LVC MOS33
v	led[6]	J6	11	F5	1	activa 0	LVC MOS33
en_led	led[7]	J6	12	G5	1	activa 0	LVC MOS33

Los interruptores se conectan a las entradas hembra J4/J5 con jumpers macho-macho; al cerrarlos unen la entrada a GND. El pull-up interno y la inversión del adaptador producen abierto=0 lógico y cerrado=1 lógico. El pulsador une E10 a GND mientras se presiona. Los rieles de tierra de la protoboard comparten GND con la FPGA.

El Sipeed LED×8 se conecta directamente a J6 y contiene las resistencias de sus LED (Sipeed, s. f.-c). En J4/J5/J6, 1/2 son 3,3 V y 3/4 son GND. GPIO a 3,3 V, estándar LVCMOS33. Q0 está en J5, Q1 en H5, Q2 en H8 y Q3 en H7; flag en G7, u en G8, v en F5 y enable en G5.

El montaje utiliza 22 GPIO externos: 13 interruptores, un reset y ocho salidas LED; el reloj procede del oscilador de la placa. El mapa de pines corresponde al bitstream cargado.

Métrica	Resultado comprobado
Herramienta	Gowin V1.9.11.03 Education
Dispositivo	GW5A-LV25MG121NC1/I0, revisión A
LUT / ALU	43 LUT / 19 ALU
Registros / latches	33 registros / 0 latches
Reloj / Fmax	50 MHz requerido / 203.278 MHz estimado por STA
Setup / hold	0 endpoints violados; TNS=0
Bitstream	fpga/bitstream/reto07_20230113.fs

Las excepciones SDC excluyen solamente interruptores externos hacia sw_meta y reset externo hacia rst_pipe. Los caminos entre etapas y hacia el registro permanecen temporizados. Las salidas LED usan un presupuesto de 10 ns; no tienen reloj externo de captura. Se habilitan CPU/SSPI como GPIO para E2. JTAG conserva programación.

Gowin Programmer detectó GW5A-25A y completó SRAM Program con User Code 0x0000A3AE y Status Code 0x76026238. La captura está en evidencias/programacion_sram.jpg. La carga SRAM es volátil; el archivo cargado está conservado en fpga/bitstream/.

En las pruebas del montaje se compararon las lecturas de los LED con los resultados esperados. El orden de lectura es v, en, flag, u, Q3, Q2, Q1, Q0. Las fotografías muestran el circuito armado y diferentes estados de las salidas.


Prueba	A	B	Q / flag	Lectura	Confirmación
RESTA	3	1	2 / 0	01000010	Lectura reportada
SUMA	0	0	0 / 0	01010000	Lectura reportada
SUMA	15	0	15 / 0	01011111	Lectura reportada
SUMA con acarreo	15	1	0 / 1	01110000	Lectura reportada
SUMA con acarreo	15	13	12 / 1	01111100	Confirmación verbal
XOR paridad impar	15	13	2 / 1	11100010	Confirmación verbal

Para repetir: ajustar control y operandos con en=0, esperar 0,1 s y activar en. La retención conserva Q y flag_q al deshabilitar; reset borra ambos y tiene prioridad. Las verificaciones automáticas incluyen MAYOR, empate, préstamo, retención y reset con en=0 y en=1.


El video original de explicación está en evidencias/EXPLICACION.mp4. Ver o descargar la explicación. Las fotos originales están en evidencias/fotos/.

Para la simulación se utilizó Icarus Verilog en Ubuntu desde VS Code; la implementación y la programación se realizaron con Gowin. El informe se generó con Python y ReportLab. Para la preparación del proyecto y la documentación se contó con asistencia de Codex.


Protoboard con interruptores de control y datos, habilitación y pulsador de reset; Tang Primer 25K alimentada por USB y módulo Sipeed LED×8 conectado. Los LED de salida aparecen apagados en esta toma.



El mismo montaje muestra algunos LED de salida encendidos. Los interruptores suministran las entradas y el módulo LED×8 presenta el resultado y los indicadores del sistema.



Vista del montaje con los ocho LED de salida encendidos. La fotografía conserva el cableado de la protoboard, el pulsador y la conexión del módulo LED×8.



Las fuentes consultadas para la especificación y el montaje del proyecto fueron las siguientes.

ITLA. (s. f.). *Reto 07 Unidad de revisión de datos* [Material de la asignatura Sistemas Digitales].

Sipeed. (s. f.-a). *Tang Primer 25K 52300 schematic* [Esquema]. https://dl.sipeed.com/fileList/TANG/Primer_25K/02_Schematic/Tang_Primer_25K_52300_Schematic.pdf

Sipeed. (s. f.-b). *Tang Primer 25K Dock 60033 schematic* [Esquema]. https://dl.sipeed.com/fileList/TANG/Primer_25K/02_Schematic/Tang_Primer_25K_Dock_60033_Schematic.pdf

Sipeed. (s. f.-c). *PMOD 8XLED schematic* [Esquema]. https://dl.sipeed.com/fileList/TANG/PMOD/PMOD_8XLED_Schematic.pdf