

# **CheatSheet Digital Design**


Fs 2025 – Prof. Dr. Paul Zbinden Autoren: Ricca Aaron

https://github.com/Rin-Ha-n/DigDes

## 1 Introduzione


## 1.1 Scelta/caratteristiche dei componenti





# 1.2 Guida al design

- 1. Design / Entry
- 2. Funktionale Simulation
- 3. Synthese
- 4. Implementierung
  - Logikoptimierung
  - Platzierung
  - Verdrahtung
- 5. Timing Simulation
- 6. Statische Timing Analyse
- 7. Herstellungsdatenerzeugen



# 2 Programmazione VHDL

#### 2.1 Library

Una libreria puo contenere componenti e o pachetti. I componenti sono descrizione di circuiti e realizzazione specifiche, vengono memorizzati nella libreria in modo da poter essere riutilizati piu volte e da piu progettisti contemporaneamente.

I blocchi di codice di una libreria sono memorizzati in forma compilata, direttamente eseguibile.

```
Contenuto di una libreria: Components, Packages, Functions, Procedures, Declara-
```

```
library ieee;
use ieee.std_logic_1164.all; -- CPP: using namespace std;
use ieee.numeric_std.all; -- Solo per operazioni aritmetiche

→ per vettori
```

# 2.2 entity

```
entity <entity name> is
   port (
        {<port_name> : <mode> <type>;}
end entity <entity name>;
```

#### 2.3 architecture

```
architecture <architecture_type> of <entity_name> is
   [type_declaration]
       [subtype_declaration]
       [constant_declaration]
       [signal_declaration]
       [component_declaration]
begin
   -- codice di architettura
end <architecture_type>;
```

#### 2.4 component

I componenti sono utilizzati per definire le porte di un'entità, in modo da poterla utilizzare in altre entità.

```
component <component name > is
        {<port_name> : <mode> <type>;}
end component <component_name>;
```

## 2.5 Processi

I processi sono sezioni di codice che vengono eseguite ogni volta che un Segnale sensibile nella lista sensibile cambia di stato.

```
process (clk, reset)
    begin
        if reset = '1' then
            -- codice di reset
        elsif rising_edge(clk) then
            -- codice di clock
        end if:
    end process;
```

# 2.6 Tipi

- <architecture\_type> = Behavioral | Structural | RTL | Dataflow | Tb
- <mode> = in | out | inout
- <type> = bit | bit\_vector | std\_ulogic | std\_ulogic\_vector | integer boolean

#### 2.6.1 <architecture\_type>

Behavioral: si occupa di descrivere il comportamento del circuito, senza preoccuparsi della struttura fisica.

```
if rising_edge(clk) then
   if A = '1' then
   Y <= B;
    end if:
```

Structural: si occupa di descrivere la struttura fisica del circuito, utilizzando componenti e connessioni tra di essi.

```
U1: and_gate port map (A \Rightarrow A, B \Rightarrow B, Y \Rightarrow Y1);
U2: or_gate port map (A =1, B => C, Y => Y);
```

RTL: si occupa di descrivere il circuito a livello di registro e logica combinatoria. utilizzando registri e porte logiche.

```
if rising_edge(clk) then
   reg1 <= A and B;
   reg2 <= reg1 xor C;
end if;
```

**Dataflow:** si occupa di descrivere il circuito a livello di flusso di dati, utilizzando porte logiche e segnali.

```
Y \le (A \text{ and } B) \text{ or } (\text{not } C);
```

**Tb**: si occupa di descrivere il circuito a livello di testbench, utilizzando segnali di test e componenti di test.

```
A <= '0': wait for 10 ns:
A <= '1'; wait for 10 ns;
assert (Y = expected_value) report "Test failed" severity

→ error;
```

#### 2.6.2 <type>

```
• bit: rappresenta un singolo bit, con valori '0' e '1'.
                signal A : bit;
```

```
• bit_vector: rappresenta un vettore di bit, con valori '0' e '1'.
                signal B : bit_vector(7 downto 0); -- vettore di 8 bit
```

```
• std_logic: rappresenta un singolo bit con valori '0', '1'.
                signal C : std_logic;
```

```
• std_logic_vector: rappresenta un vettore di std_logic, con valori '0', '1'.
               signal D : std_logic_vector(7 downto 0);
```

• std\_ulogic: rappresenta un singolo bit con valori '0', '1', 'Z' (alta impedenza) e 'X' (indeterminato).

```
signal E : std_ulogic;
```

• std\_ulogic\_vector: rappresenta un vettore di std\_ulogic, con valori '0', '1',

```
signal F : std_ulogic_vector(7 downto 0);
```

• integer: rappresenta un numero intero, con valori compresi tra  $-2^{31}$  e  $2^{31}-1$ (è necessario definire l'intervallo di utilizzo).

```
signal G : integer range 0 to 255; -- intervallo di


    utilizzo
```

• boolean: rappresenta un valore booleano, con valori true e false.

```
signal H : boolean; -- true or false
```

## 3 State machine

Le Finite State Machine (FSM) sono circuiti sequenziali che possono essere in uno stato tra un insieme finito di stati. La transizione tra gli stati avviene in base a segnali di ingresso e può essere condizionata da segnali di clock e reset.



# 3.1 Codice scheletro FSM (f,g,z)

# 3.2 Codifica degli stati

Gli stati di una FSM possono essere codificati in diversi modi, tra cui:

- Codifica binaria: ogni stato è rappresentato da un codice binario unico.
- Codifica Gray: simile alla codifica binaria, ma le transizioni tra stati adiacenti cambiano solo un bit alla volta.
- Codifica one-hot: ogni stato è rappresentato da un bit attivo, con tutti gli altri bit a zero.
- Codifica one-cold: simile alla codifica one-hot, ma solo un bit è a zero e tutti gli altri sono attivi.