
Primeiro Projeto em VHDL

Jorge Amaral


Exemplo de um contador

- Criar um projeto lógico do início até a implementação em uma placa DE10
- Hierarquia de projeto
 - Nomeie seu testbench com o mesmo nome do seu arquivo de design, mas adicione _tb no final
 - counter_8bit.vhdl -> counter_8bit_tb.vhdl
 - Quando começarmos a usar o DE10 faremos a mesma coisa
 - counter_8bit.vhdl -> counter_8bit_de10.vhdl
- Em ambos os casos, nunca alteramos o arquivo de design base

Fluxo de Projeto




Fluxo



- Criar projeto
- Criar código HDL
- Verificar RTL visualmente
- Criar testbench
- Verificar operação
- Criar implementação DE10 HDL
- Compilar
- Verificar RTL visualmente
- Programar placa DE10
- Verificar operação manualmente


Fluxo



- Crie um contador
- Contagem binária de N bits
- Para cima/para baixo
- Teste o design usando o ModelSim
- Implemente uma versão de 8 bits no DE10
- Reinicialização e direção através das chaves
- Valor da contagem nos LEDs
- Divisor de clock para a peração em 3 Hz

Criar um novo projeto no Quartus


- File -> New Project Wizard
- Use as notas de setup de projeto



Family: Max 10 (DA/DF/DC/SA/SC)


• Device: Max 10 DA

Name Filter: 10M50DAF484C7G




• Simulation: ModelSim-Altera

• Format: VHDL



• Summary - > Finish




- Usar versão 2008 do VHDL
- Assignments --> Settings --> Compiler Settings --> VHDL Input
- Select VHDL 2008

- Se você planeja executar o projeto no DE10 e você deseja usar os nomes de pinos atribuídos
- Precisa importar o arquivo DE10_Lite.qsf
- Assignments → Imports Assignments

- O posicionamento e o roteamento adequados exigem que o projeto atenda a um conjunto de requisitos de tempo
- Um conjunto muito básico de requisitos de tempo está disponível no arquivo Basic_SDC.sdc
- Você usará isso como um ponto de partida para cada projeto que criar
- Tools → Time Analyzer
 - File → New SDC File
 - Copia e cola do Basic_SDC.sdc
 - File → Save As

Cria um novo arquivo VHDL

File _> New_ VHDL File




Decodificadores

Decodificadores/ Drivers BCD para 7 segmentos

 O display de 7 segmentos é uma forma usual para mostrar caracteres decimais e hexadecimais.

Uma das formas comuns de arranjo utiliza diodos emissores de luz (LEDs) para cada segmento.



Controlando a corrente que passa por casa LED, alguns segmentos são ligados e emitem luz, enquanto outros são desligados, o que gera o padrão do caractere desejado.

Decodificador Hexadecimal para 7 segmentos

De c	Hex	Bin	а	b	С	d	е	f	g
0	0	0000	1	1	1	1	1	1	0
1	1	0001	0	1	1	0	0	0	0
2	2	0010	1	1	0	1	1	0	1
3	3	0011	1	1	1	1	0	0	1
4	4	0100	0	1	1	0	0	1	1
5	5	0101	1	1	0	1	1	0	1 f
6	6	0110	1	0	1	1	1	1	1
7	7	0111	1	1	1	0	0	0	0 e
8	8	1000	1	1	1	1	1	1	1
9	9	1001	1	1	1	1	0	1	1
10	Α	1010	1	1	1	0	1	1	1
11	В	1011	0	0	1	1	1	1	0
12	С	1100	1	0	0	1	1	1	0
13	D	1101	0	1	1	1	1	0	1
14	Е	1110	1	0	0	1	1	1	1
15	F	1111	1	0	0	0	1	1	1

а

d

Escreva o decodificador em VHDL

Escreva o decodificador em VHDL

```
architecture ckt of hex to 7seg is
begin
         process(i digit)
         begin
                    case i digit is
             when "0000" => o out <= not "11111110";</pre>
             when "0001" => o out <= not "0110000";</pre>
             when "0010" => o out <= not "1101101";</pre>
             when "0011" => o_out <= not "1111001";</pre>
             when "0100" => o out <= not "0110011";</pre>
             when "0101"=> o out <= not "1011011";</pre>
             when "0110" => o out <= not "1011111";</pre>
             when "0111" => o out <= not "1110000";</pre>
             when "1000" => o out <= not "11111111";</pre>
             when "1001" => o out <= not "1111011";</pre>
               when "1010" => o_out <= not "1110111";</pre>
               when "1011" => o out <= not "0011110";</pre>
               when "1100" => o out <= not "1001110";</pre>
               when "1101" => o out <= not "0111101";</pre>
               when "1110" => o out <= not "1001111";</pre>
               when "1111" => o out <= not "1000111";</pre>
             when others => o out <= "0000000";</pre>
         end case;
          end process;
end ckt;
```


Create a testbench

Neste caso, como o circuito é muito simples , vamos direto para a implementação


Crie um novo arquivo VHDL hex_to_7seg_de10

Crie um novo arquivo VHDL hex_to_7seg_de10

Compile



- Programe a placa
 - Conecte o DE10 ao computador
 - Tools → Programmer
 - Selectio o arquivo xxxx.sof
 - Start



Contador Simples de 4 bits

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all;
entity simple counter is
      generic(
                          n: natural :=4
      );
      port(
                    i clk: in std logic;
                    i rstb: in std logic;
                    o cnt : out std logic vector(n-1 downto 0)
      );
end entity;
```

Contador Simples de 4 bits

```
rchitecture behavioral of simple counter is
       -- internal signal
       signal cnt sig: unsigned(n-1 downto 0);
begin
              process(i clk, i rstb)
              begin
              if (i rstb = '0') then
                    cnt sig <= ( others => '0');
              elsif ( rising edge(i clk) ) then
                            cnt sig <= cnt sig + 1;</pre>
              end if;
      end process;
              o cnt <= std logic vector(cnt sig);
end behavioral;
```

Contador Simples de 4 bits – testbench

```
library ieee;
use ieee.std logic 1164.all;
entity simple counter tb is
        generic ( N:natural :=4);
end entity;
architecture testbench of simple counter tb is
        signal CLK: std logic;
        signal RSTB: std logic;
        signal CNT: std logic vector((N-1) downto 0);
        constant PER: time := 20 ns;
        component simple counter
                generic( n: NATURAL := 4);
                port
                        i rstb : IN STD LOGIC;
                         i clk
                                  : IN STD LOGIC;
                                 : OUT STD_LOGIC_VECTOR((n-1) downto 0)
                         o cnt
                );
        end component;
```

Contador Simples de 4 bits – testbench

begin

```
simple counter
DUT:
         generic map ( n=>N)
        port map (
                                            i clk => CLK,
                                            i rstb=> RSTB,
                                            o cnt=> CNT
                                   );
--clock process
clock: process
begin
        CLK <= '0';
        wait for PER/2;
         inifnite: loop
                 CLK <= not CLK; wait for PER/2;
        end loop;
end process;
```


Contador Simples de 4 bits – testbench

```
-- Reset proecess
reset: process
begin
       RSTB <= '0'; wait for 2*PER;
       RSTB <= '1'; wait;
end process reset;
--run process
run:process
begin
       wait for 4*PER;
       -- run code
       wait for (2**N) *PER;
end process run;
end architecture;
```

Contador Simples de 4 bits – Run simulation

- Tools → Run simulation Tools → RTL simulation
- No modelsim
 - Compile
- Em work
 - Seleciona o arquivo de testbench
- Em objects
 - Seleciona os sinais
 - Add wave

Contador Simples de 4 bits – Run simulation



Contador Simples de 4 bits – implementação na placa

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.ALL;
entity simple counter de10 is
      port(
                    CLOCK 50:
                                 in std logic;
                    SW:
                                        in std logic vector(1 downto 0);
                                        out std_logic_vector(7 downto 0)
                    LEDR:
             );
end entity;
```

Contador Simples de 4 bits – implementação na placa

architecture hardware of simple counter de10 is


```
signal CLK SIG: std logic; -- intermediate clock signal
-- Component prototypes
component clk 3Hz
        port(
                  i_clk_50Mhz : IN STD_LOGIC;
i_rstb : IN STD_LOGIC;
o_clk_3Hz : OUT STD_LOGIC
end component;
component simple counter
         generic( n: NATURAL := 4);
         port
                  i rstb : IN STD LOGIC;
                  i clk : IN STD LOGIC;
                  o cnt : OUT STD LOGIC VECTOR ((n-1) downto 0)
         );
end component;
```

Contador Simples de 4 bits – implementação na placa

```
begin
```

Contador Simples de 4 bits – implementação na placa

- Programe a placa
 - Conecte o DE10 ao computador
 - Tools → Programmer
 - Selectio o arquivo xxxx.sof
 - Start



Exercícios

- Faça o simple counter mostrar a contagem no display de 7 segmentos
- Implemente um contador com enable. Se o enable estiver em 0, a contagem deve ficar bloqueada (no mesmo valor).
- Implemente um contador com direção (DIR). Se DIR = 0 contagem crescente, se DIR = 1, contagem decrescente.