


Výstupní zpráva

Jméno: Richard Komora

Login: xkomorr00

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu:



Popis funkce:

Komponenty:

FSM: riadiaci automat co ma 5 stavov. Riadi celý obvod podľa toho co mu povie vstup DIN a komparatory z citacov. Generuje signály CNT_EN a RX_EN.

clks: 5-bitový čítač taktov. Pouziva sa na odmeranie vzdialenosti 8 a 16 taktov. Povoľuje sa cez signál CNT_EN z automatu.

bites: 4-bitové počítadlo, proste si pamata kolko dátových bitov sme uz prečítali.

accepted_bites: 8-bitový posuvný register. Keď príde signál RX_EN, ulozi sa donho práve čítaný bit z DIN. Hodnota z neho je rovno napojena na výstup obvodu DOUT[7:0].

Fungovanie: Na začiatku obvod spi v stave IDLE a čítače su držané v nule. Keď DIN padne do logickej nuly, automat vie ze prisiel START bit a zapne pocitanie clks (pomocou cnt_en). Po 8 taktov (stred prvého datoveho bitu) sa čítač vynuluje a automat prejde do stavu READ_DATA. V tomto stave prijímame postupne 8 bitov, pričom jeden bit trva presne 16

taktov hodín. Vždy keď prejde 16 taktov, automat vydá pokyn RX_EN, data sa posunu do registra accepted_bites a bites sa inkrementuje o jedna. Akonáhle bites napočíta do 8 (mame cele 8 bitove slovo), FSM sa prepne do stavu WAIT_STOP. Tu zase caka 16 taktov na ukončovací STOP bit. Po nom sa ide do VALID_STAV, kde sa na jeden cyklus zapne DOUT_VLD na log. 1 čím obvod povie ze dáta sú platné a cele sa to hned resetne spat do IDLE.

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:


Skratky vystupov: CNT_EN, RX_EN, DOUT_VLD

Vstupy automatu: DIN, cnt_8, cnt_16, bit_8

CLK a RST sa do schemy nezakresluju (lebo idu do kazdeho stavu)

Format hran: PODMIENKA

Format stavov: NAZOV / MOOROVE VYSTUPY



Popis funkcie

Moorove vystupy:

CNT_EN: zapína pociatanie clks citaca. Aktivne v stavoch WAIT_START, READ_DATA a WAIT_STOP.

RX_EN: povolenie pre zapis bitu do registra. Zapnute iba ked sme v stave READ_DATA.

DOUT_VLD: potvrdenie platnosti dat, zasvieti na jeden takt v stave VALID_STAV.

Stavy a prechody:

Automat zacína uplne odznova v stave IDLE. Ked padne DIN na nulu, vie ze to je start bit a prejde do WAIT_START. Tam zapne CNT_EN a caka na signal cnt_8, ze sme v polovicke start bitu. Ked to pride, ide do dalsej fazy READ_DATA. Tu sa citaju samotne datove bity a obvod caka na signal cnt_16 z datovej cesty, co mu povie ze sme uspesne precitali vsetkych 8 bitov a mozme ist dalej. Nasledne sa automat prepne do stavu WAIT_STOP kde caka na ukoncovaci stop bit.

V tomto stave musi prejst dalsich 16 taktov a ak je zaroven DIN na jednotke, ideme konecne do VALID_STAV. (Ak by nahodou prisla na konci nula namiesto jednotky, obvod padne a zasekne sa v tomto stave navzdy, co by sa dalo osetrit prechodom spat do IDLE).

Vo VALID_STAV sa len blikne vystupny signal DOUT_VLD a obvod sa hned automaticky vrati do kludoveho stavu IDLE a caka na dalsie slovo.

Snímek obrazovky ze simulací

