

銘傳電通數位實驗教材

CH2 區塊/圖形編輯設計


銘傳電通系 陳慶逸

2-1 區塊 / 圖形編輯設計快速入門


使用區塊 / 圖形編輯的電路圖輸入設計方式主要工作就在於邏輯元件的插入和導線的連接，此處我們將以一個半加法器作為實例來說明 Altera Quartus II 9.1 的編譯環境。

2-1-1 區塊 / 圖形編輯的電路輸入

1. 執行 Quartus II 程式進入軟體操作畫面，我們可直接在出現的 Getting Started With Quartus II Software 視窗按【Create a New Project】選項以開啟一個新的專案（或利用軟體介面中【File】/【New Project Wizard】來達到相同的目的）。在選擇專案工作目錄後，再指定專案之名稱（可直接採用此專案之 top-level file 的名稱作為命名）和最上層電路設計單體（top-level design entity）之名稱等項目。在預設的情況下，輸入的專案名稱會與最上層電路設計單體的名稱相同，但是也可以採用不同的最上層電路設計單體名稱。




■ 圖 2-1 選擇【Create a New Project】開啟新專案精靈




■ 圖 2-2 指定專案目錄和名稱後按【Finish】結束新專案精靈

完成上述工作後，我們可先按【Finish】按鈕結束專案精靈，略過其他“選擇要用在此專案的電路設計檔”或是“選擇晶片元件”、“EDA 工具使用設定”等程序，直接回到軟體操作畫面，選擇【File】/【New】開啟一個新的檔案，並於“Device Design Files”標籤下選定所欲開啟的檔案格式為“Block Diagram/Schematic File”。




■ 圖 2-3 選擇【File】/【New】開啟新檔案，並指定檔案格式為區塊 / 圖形編輯檔案

2. 在區塊 / 圖形編輯器畫面中，當我們用滑鼠左鍵點選編輯區，則會出現游標閃動；若我們快速連續點選兩次（雙擊），則會出現選擇 Enter Symbol 的對話視窗，在 C:\Altera\91\quartus\libraries 下的 primitives 資料夾中提供了許多基本的數位邏輯閘。當然，使用者未必一定要以滑鼠雙擊的方式來選擇邏輯閘電路符號（Symbol），只要在軟體視窗選擇【Edit】/【Insert Symbol】也可以達到相同的操作目的。



■ 圖 2-4 選擇 C:\Altera\91\quartus\libraries\primitives 下 logic 元件庫內的邏輯閘


3. 我們可直接在 Enter Symbol 對話框中的“Name”欄位中依序輸入“xor”和“and2”，接著再同樣的作法分別加入 input 以及 output 等 symbol，以產生電路編輯所需的元件。



■ 圖 2-5 輸入 xor、and2、input 及 output 等 symbols

4. 元件腳位的連線工作


- (1) 元件的連線線條型式有相當多種，其中細線代表一般的單一訊號線，粗線則是指由多個位元組成的匯流排線。我們只要在所欲連接的起點按住滑鼠左鍵（此時會出現十字形游標），再拖曳到適當的位置後放開即可完成線段的繪製。
- (2) 視窗左側有一些輸入文字和線條的工具列可供使用者選擇使用。



■ 圖 2-6 繪圖工具列

5. 輸入與輸出腳位的命名


以滑鼠左鍵點選 PIN_NAME 的地方，當文字部分出現編輯方塊時或對話視窗時即可重新輸入字元或更改腳位名稱，電路中每一個輸入輸出腳位都應擁有一個獨立的名稱。




■ 圖 2-7 編修腳位名稱

2-1-2 檔案的編譯

1. 儲存檔案：選擇【File】/【Save as】進行存檔動作，並依預設建議內容將檔名命名為 Halfadd.bdf。在此對話視窗中，我們必須維持“Add file to current project”選項為被勾選狀態無須改變。存檔完成之後，此時我們若點選軟體畫面左邊專案導覽視窗之“Files”按鈕，便可看到 Halfadd.bdf 檔名出現。




■ 圖 2-8 儲存檔案，並勾選“Add file to current project”




■ 圖 2-9 點選軟體畫面左邊專案導覽視窗之“Files”按鈕，便可看到 Halfadd.bdf

2. 編譯：選擇【Processing】 / 【Start Compilation】進行檔案編譯（也可直接按下快捷工具列的對應圖示按鈕▶來執行功能）。編譯完成後，我們可透過所產生的編譯報告（Compilation Report）視窗來查閱編譯結果，看完之後即可關閉編譯報告視窗。




■ 圖 2-10 進行編譯程序




■ 圖 2-11 編譯完成，查閱 Compilation Report

2-1-3 電路的功能模擬

1. 選擇【File】/【New】開啟一個新的檔案，在對話視窗中選擇【Vector Waveform File】選項。點選【OK】以開啟 Waveform Editor 編輯一個新的波形檔 Vector Waveform File (.vwf)。




■ 圖 2-12 開啟 Vector Waveform File 格式的新檔案




■ 圖 2-13 新增的波形檔 (.vwf)

2. 直接在“Name 區”按滑鼠右鍵產生對話視窗來輸入所欲分析的電路節點（或選擇【Edit】 / 【Insert】 / 【Insert Node or Bus】選項）。




■ 圖 2-14 按滑鼠右鍵選擇【Insert】 / 【Insert Node or Bus】




■ 圖 2-15 按下【Node Finder】挑選電路節點

3. 按「List」鍵，再依個人需求將所欲模擬的節點或腳位選取到右邊框內。




■ 圖 2-16 內部節點和輸入、輸出腳位的選取


4. 輸入腳位的波形定義：我們可先將產生的 X 和 Y 等輸入訊號以滑鼠拖曳功能移至輸出訊號 CARRY 和 SUM 的上方位置以便觀察。再來，我們將使用視窗左側工具列來協助完成我們想要模擬的數位形式；首先將所欲設定的區域選取，這時候會形成一段標示反白的區域，再選擇工具列裡所要的 clock 、數位脈衝 (High  或 Low ) 等來完成輸入訊號波形的設定 (同樣的，我們也可以在訊號位置上按滑鼠右鍵，在出現的對話視窗選擇【Value】後再挑選所欲輸入的波形條件)。



■ 圖 2-17 將輸入訊號 Y 定義為  (clock) 波形，並設定 Period 為 40ns




■ 圖 2-18 將輸入訊號 X 定義為  (clock) 波形，並設定 Period 為 80ns




■ 圖 2-19 完成輸入訊號波形定義

5. 選擇【File】/【Save As】選項將檔案儲存為 Halfadd.vwf，再按【Processing】/【Start Simulation】以執行波形的模擬（或由快捷工具列的  圖示來操作），便會產生一個新的波形模擬報告（Simulation Report）視窗。若覺得所顯示之波形範圍不利觀察，亦可以使用工具列中的 Zoom Tool 調整顯示大小。




■ 圖 2-20 執行模擬



■ 圖 2-21 使用 Zoom Tool 調整視窗中波形的顯示範圍

6. 若我們不欲考慮時序延遲的問題，可在【Processing】/【Simulator Tool】中將 Simulation mode 設定為【Functional】，再執行【Generate Functional Simulation Netlist】選項，便可重新執行模擬以得到理想狀態的波形模擬結果。




■ 圖 2-22 不考慮時間延遲之輸入輸出波形

7. 此外，如果我們需要模擬比較大的時間範圍時，可以透過選項【Edit】 / 【End Time】來更改時序模擬的結束時間；而若是需要調整時序圖的格距大小時，則是經由【Edit】 / 【Grid Size】來重新設定。


2-1-4 建立電路符號檔和轉檔

將功能驗證正確的電路建立其電路符號檔可以協助我們累積自己專屬的元件庫，便於日後有需要時能夠隨時取用，並以階層式設計的方式建構更為複雜的數位電路架構。轉檔則是可將所設計電路轉換成其他格式的硬體描述語言。

1. 產生電路符號檔：選擇【File】 / 【Create/ Update】可進行轉檔，當我們執行【Create Symbol Files for Current File】時，可將目前的半加法器產生為一個電路符號 Halfadd.bsf，當我們執行【File】 / 【Open】即可開啟 Halfadd.bsf 電路符號檔。




■ 圖 2-23 產生新的電路符號檔




■ 圖 2-24 開啟電路符號檔


2. 轉換成 HDL：當我們選擇【File】/【Create/Update】/【Create HDL Design File for Current File】時，便會出現【Create HDL Design File for Current File】的對話視窗，以供我們決定所要轉換的硬體描述語言檔案。此處我們選擇 VHDL，執行完成後，同樣可以經由【File】/【Open】來開啟 Halfadd.vhd 查看轉換後的程式碼。



■ 圖 2-25 將電路檔轉換成 HDL



■ 圖 2-26 選擇轉換為 VHDL




■ 圖 2-27 轉換後的 VHDL 程式碼


2-1-5 晶片腳位指定

1. 若要規劃腳位及進行燒錄驗證，則我們必須先選取晶片型式；以 Altera DE0 實驗板上 Cyclone III EP3C16F484C6N 這顆晶片為例，我們先執行【Assignments】/【Device】選項，指定這個元件，然後再作一次完整的

編譯程序。




■ 圖 2-28 執行【Assignments】/【Device】選項指定晶片型式



■ 圖 2-29 選擇晶片編號為 Cyclone III EP3C16F484C6


此次執行編譯後，我們便可從自動開啟的編譯報告中得知目前修改與上層 (Top-level) 的單體名稱、目前的晶片型式、晶片內所使用到的 Logic

elements、使用多少個 Pin 腳等資訊，我們可由此得知 FPGA 之資源使用比率。




■ 圖 2-30 查閱新的編譯報告

2. 點選【Assignments】/【Pins】選項開啟 Pin Planner 視窗，以規劃元件的腳位。



■ 圖 2-31 選擇【Assignments】/【Pins】以規劃腳位




■ 圖 2-32 Pin Planner 畫面

3. 為了達到利用實驗板上的周邊元件來驗證電路功能的目的，我們必須依實驗板上的周邊配置方式來決定 FPGA 元件的腳位佈局。首先我們在表格“Node Name”欄下方選取所要設定的輸入或輸出腳位，然後再至其同一列的“Location”欄位用滑鼠雙擊以開啟下拉選單，便可選擇所要規劃到 FPGA I/O 的腳位編號（也可直接以鍵盤輸入腳位號碼或利用複製貼上功能來完成）。本例中我們將腳位規劃如下：

表 2-1：Cyclone III 3C16F 腳位規劃（以 Altera DE0 實驗板為例）

輸入	腳位	輸出	腳位
X	PIN_H5 (SW[1])	CARRY	PIN_J2 (LEDG[1])
Y	PIN_J6 (SW[0])	SUM	PIN_J1 (LEDG[0])




■ 圖 2-33 在 Location 欄位開啟下拉選單，選擇 PIN 腳號碼為 PIN_H5


Named: [] Edit: [X] [Y]				
	Node Name	Location	Reserved	VREF Group
1	CARRY	PIN_J2		B1_N1
2	SUM	PIN_J1		B1_N1
3	X	PIN_H5		B1_N0
4	Y	PIN_J6		B1_N0
5	<<new node>>			

■ 圖 2-34 完成腳位規劃

4. 完成腳位規劃後，關閉 Pin Planner 視窗。此時我們需要再作一次完整的編譯程序以更新燒錄檔，準備進行 FPGA 燒錄作業。




■ 圖 2-35 指定腳位之後的電路圖




■ 圖 2-36 設計體電路外觀示意圖

2-1-6 程式下載與測試

1. 選擇【Tools】/【Programmer】開始燒錄作業；但在執行此功能之前，我們必須先確定電腦已完成 USB blaster 驅動程式的安裝（安裝程序請參見第一章）。




■ 圖 2-37 執行【Tools】/【Programmer】開始燒錄作業




■ 圖 2-38 programmer 視窗顯示所要燒錄的檔案

- 第一次使用，若硬體尚未設定完成，請點選【Hardware Setup】，並於開啟的 Hardware Setup 視窗中，在【Currently selected hardware】下選擇 USB-Blaster。




■ 圖 2-39 在 Hardware Setup 視窗中進行硬體設定




■ 圖 2-40 硬體設定完成

3. 確定 Mode 選項設定為【JTAG】，並確定燒錄檔案 Halfadd.sof 的 Program/Configure 欄位已經勾選，按下【Start】開始燒錄。




■ 圖 2-41 勾選 Program/Configure 欄位並按下【Start】開始燒錄

當燒錄完成後，我們已經在 DE0 實驗板上的 Cyclone III 3C16F FPGA 元件上完成了一顆半加法器電路的設計。若我們嘗試撥動實驗板上 SW1 及 SW0 兩個指撥開關時，可以發現其上方的 LEDG1 和 LEDG0 燈示會隨其輸入而改變，且功能符合半加法器的要求。



■ 圖 2-42 DE0 實驗板外觀及信號的腳位規劃

4. 由於 FPGA 晶片上的腳位繁多，而我們可能僅用到其中少數，為避免其他沒有使用的輸出腳位驅動無必要之周邊電路，我們還可以針對未用到之腳位進行設定。首先選擇【Assignments】/【Device】，然後在 Category 下點選【Device】/【Device and Pin Options】，最後在出現的視窗中點選【Unused Pins】，並將 Reserve all unused pins 設定為 As input tri-stated 即可。此處要注意的是當我們修改設定後，仍需要重新編譯專案以更新燒錄檔，並再次執行下載動作。



■ 圖 2-43 設定晶片上未使用的腳位為 As input tri-stated