

範 例 一

解碼器設計

範例 1-1 2 to 4 解碼器實習

範例 1-2 3 to 8 解碼器實習

範例 1-3 74138 與四對十六解碼電路實習

範例 1-4 BCD 對七段顯示器解碼電路實習

銘傳電通系 陳慶逸

範例 1-1 2 to 4 解碼器實習

一 實驗目的

1. 瞭解解碼器的基本動作原理和使用方法。
2. 電路程式檔燒錄與邏輯動作驗證。

二 相關知識


解碼器 (Decoder) 是二進位碼的轉換電路，它有 M 個輸入與高達 2^M 個輸出，可將二位元值的表示式解譯成單一位元驅動的輸出信號。以二對四的解碼器而言，當輸入信號為“00”，則 $m_0=1$ ，其他輸出為‘0’；而當輸入信號為“01”時，則只有 m_1 為‘1’，其他為‘0’，依此類推。



■ 圖 1 解碼器電路方塊圖


三 實驗功能

1. 繪製電路圖：



■ 圖 2 2 to 4 解碼器電路圖(decode2_4.bdf)

2. 功能模擬：



■ 圖 3 2 to 4 解碼器波形模擬圖


四 腳位規劃與 CPLD 下載驗證

1. 針對 DE0 實驗板 Cyclone III EP3C16F FPGA 的腳位規劃

表 1：Cyclone III EP3C16F FPGA 腳位規劃 (DE0 實驗板)

輸入	腳位	輸出	腳位
S1	PIN_H5 (SW[1])	M0	PIN_J1 (LEDG[0])

S0	PIN_J6 (SW[0])	M1	PIN_J2 (LEDG[1])
		M2	PIN_J3 (LEDG[2])
		M3	PIN_H1 (LEDG[3])



■ 圖 4 DE0 實驗板外觀及信號的腳位規劃

範例 1-2 3 to 8 解碼器實習

一 實驗目的

1. 了解解碼器的基本動作原理和使用方法。
2. 電路程式檔燒錄與邏輯動作驗證。

二 相關知識


74138 是一個 3 to 8 的解碼器電路，它有 G1、G2A 和 G2B 三條致能控制線，以及 C、B、A 三條選擇線和 Y0N 到 Y7N 等八條輸出線。其中 C、B、A 三條選擇線的輸入值會決定 Y0N 到 Y7N 等八條輸出線中何者被選擇為輸出。

當 G1 為 1 而且 G2A、G2B 均為 0 時，解碼器電路被致能而允許有輸出，其 Y0 至 Y7 中被選擇到的輸出端之輸出值將為 0 (Low)，其餘輸出均為 1 (High)，也就是電路屬於低電位動作(Active Low)。若 G1 為 0 或者是 G2A、G2B 其中之一為 1 時，這個狀態會使得解碼器沒有輸出，亦即所有的輸出線都呈現 High 狀態。關於 74138 之真值表如下表 1 所示，而其電路結構則如圖 1。

表 2：74138 (3 To 8) 解碼器真值表

G1	G2A	G2B	C	B	A	Y7N	Y6N	Y5N	Y4N	Y3N	Y2N	Y1N	Y0N
1	0	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	0	0	1	1	1	0	1	1	1	1
1	0	0	1	0	1	1	1	0	1	1	1	1	1
1	0	0	1	1	0	1	0	1	1	1	1	1	1
1	0	0	1	1	1	0	1	1	1	1	1	1	1

0	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	1	X	X	X	1	1	1	1	1	1	1	1




■ 圖 5 74138 IC 資料

三 實驗功能


1. 繪製電路圖：

輸入 74138 symbol 後，我們將滑鼠移至元件上方並按滑鼠右鍵，選擇【Generate Pins for Symbol Ports】，軟體即會快速幫我們產生元件所有的輸入輸出腳位。由真值表中可得知：當 G1 為 0，或者是 G2AN、G2BN 其中之一輸入為 1 時，此時電路的所有輸出均為 1 (High)，C、B、A 腳位的輸入將失去

了控制的作用。因此，在本例中，我們直接將 G1 接 VCC，G2AN、G2BN 接地(GND)，完成三對八解碼器的電路連線工作。



■ 圖 6 選擇【Generate Pins for Symbol Ports】快速產生 I/O 腳位




■ 圖 7 三對八解碼器電路圖(ttl74138_DE2.bdf)

2. 功能模擬：

在進行時序波形模擬時，我們可以把 C、B 和 A 這三個信號組合起來設成一個群組以便於觀察和設定信號值，其作法是先將三個信號標記反白，並按滑鼠右鍵選擇視窗中的【Enter Group】，再將 Group Name 命名為 CBA。

再來，我們可以在 CBA 這個群組信號上再度按一下滑鼠右鍵，選擇【Overwrite】/【Count Value】的選項，接著依視窗的預設值直接按下【OK】後即可自動產生模擬所需的連續遞增輸入信號。接著我們只要執行 Simulator 即可得到輸出結果。

在功能模擬圖中我們可以看到隨著 CBA 腳位輸入的不同，每次都會選擇到一個不同的輸出為 0 (Low)，而其他輸出腳位則均為 1 (High)。




■ 圖 8 三對八解碼器時序波形模擬圖

四 腳位規劃與 CPLD 下載驗證

1. 針對 DE0 實驗板 Cyclone III EP3C16F FPGA 的腳位規劃

表 3：Cyclone III EP3C16F FPGA 腳位規劃 (DE0 實驗板)

輸入	腳位	輸出	腳位
C	PIN_H6 (SW[2])	Y7N	PIN_C2 (LEDG[7])
B	PIN_H5 (SW[1])	Y6N	PIN_C1 (LEDG[6])
A	PIN_J6 (SW[0])	Y5N	PIN_E1 (LEDG[5])
		Y4N	PIN_F2 (LEDG[4])
		Y3N	PIN_H1 (LEDG[3])
		Y2N	PIN_J3 (LEDG[2])
		Y1N	PIN_J2 (LEDG[1])
		Y0N	PIN_J1 (LEDG[0])



■ 圖 9 DE0 實驗板外觀及信號的腳位規劃

範例 1-3 74138 與四對十六解碼電路實習

一 實驗目的

1. 瞭解 74138 解碼器的基本動作原理和 4 to 16 解碼器設計。
2. 電路程式檔邏輯動作驗證。

二 相關知識

使用兩個 74138 和一個反相器可以安排組合成 4 對 16 的解碼器，為了方便起見，我們直接將 G2A 和 G2B 接地，只使用 G1 來作為元件致能的選擇。在下面的圖中， S_3 決定那一個 74138 將被致能；舉例來說，當 $S_3S_2S_1S_0 = 0111_2$ 時， $S_3=0$ 會選擇上端的 74138 被致能，而 $S_2S_1S_0=111_2$ 則使得該 74138 解碼器的 Y_7 輸出被選擇為 Low，其餘的輸出則均為 HIGH 狀態。同樣的，當 $S_3S_2S_1S_0=1111_2$ 時， $S_3=1$ 則會使得下端的 74138 被致能，而 $S_2S_1S_0=111_2$ 則使得該解碼器的 Y_{15} 輸出被選擇為 Low，其餘的輸出則均為 HIGH 狀態。




圖 10 四對十六解碼器電路圖(ttl4-16decoder.bdf)

三 實驗功能




圖 11 四對十六解碼器時序波形模擬圖

四 腳位規劃與 CPLD 下載驗證 略


範例 1-4 BCD 對七段顯示器解碼電路實習

一 實驗目的

1. 了解七段顯示器解碼電路的基本動作原理和使用方法。
2. 電路程式檔燒錄與邏輯動作驗證。

二 相關知識

DE0 實驗板上的七段顯示器元件是屬於低電位驅動（共陽極架構）的元件，而 TTL74 系列中的 7447 是一個共陽極七段顯示器的解碼電路，它的功能是将輸入的 BCD 碼轉換為七段顯示器上的 0 到 9 等數字。



■ 圖 12 共陽極和共陰極架構的構成原理：(a)共陽極架構、(b)共陰極架構

表 4：七段顯示器解碼電路（共陽極）的真值表

4 bit 輸入				七段顯示器 LED 的驅動輸出							數字
D	C	B	A	a	b	c	d	e	f	g	

0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3
0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	0	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	0	1	0	0	9

三 實驗功能

1. 繪製電路圖：





圖 13 共陽極七段顯示器解碼電路 (7447) 之實驗電路圖(ttl7447.bpf)

2. 功能模擬：




■ 圖 14 波形模擬圖

四 腳位規劃與 CPLD 下載驗證

1. 針對 DE0 實驗板 Cyclone III EP3C16F FPGA 的腳位規劃

表 5：Cyclone III EP3C16F FPGA 腳位規劃 (DE0 實驗板)

輸入	腳位	輸出	腳位
D	PIN_G4 (SW[3])	QA	PIN_E11 (HEX0_D[0])
C	PIN_H6 (SW[2])	QB	PIN_F11 (HEX0_D[1])
B	PIN_H5 (SW[1])	QC	PIN_H12 (HEX0_D[2])
A	PIN_J6 (SW[0])	QD	PIN_H13 (HEX0_D[3])
		QE	PIN_G12 (HEX0_D[4])
		QF	PIN_F12 (HEX0_D[5])
		QG	PIN_F13 (HEX0_D[6])



■ 圖 15 DE0 實驗板外觀及信號的腳位規劃