

Arquitetura MIPS Instruções especiais e paralelismo

Módulo 10: 2 de 29

Tópicos da aula

- Transferências de Bytes e Half Words
- Operações signed e unsigned
- Operações em ponto flutuante
- Paralelismo subword
- Operações atômicas multicore processor



Módulo 10: 3 de 29

Movimentação entre registradores e memória

| Função | Mnemônico | | | Exemplo |
|---|-----------|------------------------|------|---------------|
| Carrega da memória para o | LB | Load Byte signed | 1b | \$t1, 0(\$s1) |
| registrador: MEMÓRIA → REG | LBU | Load Byte Unsigned | lbu | \$t1, 0(\$s1) |
| MEMORIA → REG | LH | Load Halfword | lh | \$t1, 0(\$s1) |
| | LHU | Load Halfword Unsigned | lhu | \$t1, 0(\$s1) |
| | LW | Load Word | lw | \$t1, 0(\$s1) |
| Carrega imediato [31:16] | LUI | Load Upper Immediate | lui | \$t1, 25 |
| Move conteúdo de registradores | MOVE | Movement | move | \$t1, \$t2 |
| Armazena conteúdo do | SB | Store Byte | sb | \$t1, 0(\$s1) |
| registrador na memória REG → MEMÓRIA | SH | Store Halfword | sh | \$t1, 0(\$s1) |
| KEG → MEMORIA | SW | Store Word | sw | \$t1, 0(\$s1) |



Módulo 10: 4 de 29

Transferência: Memória → Registrador

Load Byte – LB

- Instrução no formato I
- Carregar o byte inferior com sinal estendido do conteúdo da memória apontado em rs no registrador rt
- São endereçados 1 a 1 dentro de uma posição de memória

Exemplo

LB rt, imm(rs)

lb \$t2, 0(\$s0) # Carrega t2 com conteúdo apontado pelo endereço em s0

| 31:26 | 25:21 | 20:16 | 15:0 |
|--------|-------|-------|------|
| 100000 | rs | rt | imm |



Módulo 10: 5 de 29

Exemplo 1 – LB de número (+)



| Data Segment | | | | |
|--------------|------------|------------|--|--|
| Address | Value (+0) | Value (+4) | | |
| 0x10010000 | 0x05040302 | 0x0000006 | | |
| 0x10010020 | 0x00000000 | 0x00000000 | | |
| 0x10010040 | 0x00000000 | 0x00000000 | | |
| 0x10010060 | 0x00000000 | 0x00000000 | | |
| 0x10010080 | 0x00000000 | 0x00000000 | | |
| 0x100100a0 | 0x00000000 | 0x00000000 | | |
| 0x100100c0 | 0x00000000 | 0x00000000 | | |

| \$t1 | 9 | 0x100100 |
|------|----|------------|
| \$t2 | 10 | 0x00000003 |
| \$t3 | 11 | 0x00000000 |



Módulo 10: 6 de 29

Exemplo 2 – LB de número (-)



| Data Segment | | |
|--------------|------------|------------|
| Address | Value (+0) | Value (+4) |
| 0x10010000 | 0x0504fd02 | 0x00000006 |
| 0x10010020 | 0x00000000 | 0x00000000 |
| 0x10010040 | 0x00000000 | 0x00000000 |
| 0x10010060 | 0x00000000 | 0x00000000 |





Módulo 10: 7 de 29

Transferência: Memória → Registrador

Load Byte Unsigned – LBU

- Instrução no formato I
- Carregar o byte inferior com extensão de zeros do conteúdo da memória no endereço apontado por rs no registrador rt
- São endereçados 1 a 1 dentro de uma posição de memória

Exemplo

LBU rt, imm(rs)

lbu \$t2, 0(\$s0) # Carrega t2 com conteúdo apontado pelo endereço em s0

| 31:26 | 25:21 | 20:16 | 15:0 |
|--------|-------|-------|------|
| 100100 | rs | rt | imm |



Módulo 10: 8 de 29

Exemplo 3 – LBU de número (-)



| Data Segment | | | |
|--------------|------------|------------|--|
| Address | Value (+0) | Value (+4) | |
| 0x10010000 | 0x0504fd02 | 0x0000006 | |
| 0x10010020 | 0x00000000 | 0x00000000 | |
| 0x10010040 | 0x00000000 | 0x00000000 | |
| 0x10010060 | 0x00000000 | 0x00000000 | |

| \$t1 \$+2 | 9 | 0x1001000 |
|--------------|----|-----------|
| \$±2 | | |
| 462 | 10 | 0x000000f |
| \$t3 | 11 | 02/2000 |



Módulo 10: 9 de 29

Transferência: Memória → Registrador

Load Halfword – LH

- Instrução no formato I
- Carregar os dois bytes inferiores com sinal estendido do conteúdo da memória apontado por rs no endereço indicado por rt
- São endereçados 2 a 2 dentro de uma posição de memória

Exemplo

LH rt, imm(rs)

Ih \$t0, 4(\$s0) # Carrega t2 com conteúdo apontado pelo endereço em s0

| 31:26 | 25:21 | 20:16 | 15:0 |
|--------|-------|-------|------|
| 100001 | rs | rt | imm |



Módulo 10: 10 de 29

Transferência: Memória → Registrador

Load Halfword Unsigned – LHU

- Instrução no formato I
- Carregar os dois bytes inferiores com extensão de zeros do conteúdo da memória no endereço
- São endereçados 2 a 2 dentro de uma posição de memória

Exemplo

LHU rt, imm(rs)

Ihu \$t2, 0(\$s0) # Carrega t2 com conteúdo apontado pelo endereço em s0

| 31:26 | 25:21 | 20:16 | 15:0 |
|--------|-------|-------|------|
| 100100 | rs | rt | imm |



Módulo 10: 11 de 29

Transferência: Memória → Registrador

Load Word – LW

- Instrução no formato I
- Carregar o conteúdo da memória que está no endereço apontado por rs no registrador rt
- São endereçados 4 e 4 na memória

Exemplo

LW rt, imm(rs)

lw \$t2, 0(\$s0) # Carrega t2 com conteúdo apontado pelo endereço em s0

| 31:26 | 25:21 | 20:16 | 15:0 |
|--------|-------|-------|------|
| 100001 | rs | rt | imm |



Módulo 10: 12 de 29

Transferência: Imediato → Registrador

- Load Upper Immediate LUI
 - Instrução no formato I
 - Carrega a constante imediata de 16 bits nos 16 bits superiores do registrador rt
- Exemplo

LUI rt, imm

lui \$t2, 0x55 # Carrega t2 com conteúdo imediato 55 hexadecimal

| 31:26 | 25:21 | 20:16 | 15:0 |
|--------|-------|-------|------|
| 001111 | xxxxx | rt | imm |



Módulo 10: 13 de 29

Transferência: Registrador → Memória

- Store Byte SB
 - Instrução no formato I
 - Armazena os 8 bits inferiores contidos em rt nos 8 bits inferiores da memória localizada no endereço armazenado em rs com extensão de sinal.
- Exemplo

SB rt, rs

sb \$t2, 0(\$s0) # Carrega conteúdo de \$t2 em posição de memória (\$S0)

| 31:26 | 25:21 | 20:16 | 15:0 |
|--------|-------|-------|------|
| 101000 | rs | rt | imm |



Módulo 10: 14 de 29

Transferência: Registrador → Memória

Store Halfword – SH

- Instrução no formato I
- Armazena os 16 bits inferiores contidos em rt nos 16 bits inferiores da memória localizada no endereço armazenado em rs com extensão de sinal.

Exemplo

SH rt, rs

sw \$t2, 0(\$s0) # Carrega conteúdo de \$t2 em posição de memória (\$S0)

| 31:26 | 25:21 | 20:16 | 15:0 |
|--------|-------|-------|------|
| 101001 | rs | rt | imm |



Módulo 10: 15 de 29

Transferência: Registrador → Memória

- Store Word SW
 - Instrução no formato I
 - Armazena os o valor contido em rt na posição de memória localizada no endereço armazenado em rs

Exemplo

SW rt, rs

sw \$t2, 0(\$s0) # Carrega conteúdo de \$t2 em posição de memória (\$S0)

| 31:26 | 25:21 | 20:16 | 15:0 |
|--------|-------|-------|------|
| 101011 | rs | rt | imm |



Módulo 10: 16 de 29

Movimentação entre registradores, memória e Coprocessador 1

| Função | Mnemônico | | | Exemplo |
|---|-----------|---|-------|---------------|
| Carrega da memória para o | LWC1 | Load Word into Coprocessor 1 | lwc1 | \$f1, 0(\$s1) |
| registrador: MEMÓRIA → REG | L.S | Load single precision into Coprocessor 1 | 1.s | \$f1, 0(\$s1) |
| | L.D | Load double precision into Coprocessor 1 | 1.d | \$f2, 0(\$s1) |
| Movimentação entre | MTC1 | Move To Coprocessor 1 | mtc1 | \$t2, \$f1 |
| registradores | MFC1 | Move From Coprocessor 1 | mfc1 | \$t2, \$f1 |
| | MOV.S | Movement between single precision | mov.s | \$f1, \$f0 |
| | MOV.D | Movement between double precision | mov.d | \$f2, \$f0 |
| Armazena conteúdo do | SWC1 | Store Word from Coprocessor 1 | sb | \$t1, 0(\$s1) |
| registrador na memória REG → MEMÓRIA | S.S | Store Single precison | sh | \$t1, 0(\$s1) |
| VEQ → MEMIORIA | S.D | Store Double precison | sw | \$t1, 0(\$s1) |



Módulo 10: 17 de 29

Transferência: Memória → Registrador Ponto Flutuante

- Load Word into Coprocessor 1 LWC1
 - Carrega conteúdo da memória em registrador \$fx
 - Importante: carrega apenas uma word (precisão simples)
- Load Single / Double L.S / L.D
 - L.S Carrega conteúdo de precisão simples da memória em registrador \$fx
 - L.D. Carrega conteúdo de precisão dupla da memória em registrador \$fx
 - Importante: L.D. só pode ser usado com registradores pares (\$f0, \$f2, \$f4, etc.)



Módulo 10: 18 de 29

Exemplo 4 – I.s



| Data Segmen | t | |
|-------------|------------|------------|
| Address | Value (+0) | Value (+4) |
| 0x10010000 | 0x3dcccccd | 0x3e4ccccd |
| 0x10010020 | 0x00000000 | 0x00000000 |
| | | |

| Registe | ers | Соргос | :1 | Coproc 0 | |
|---------|-----|--------|-----|----------|---------------|
| Name | | Float | 1 | D | ouble |
| \$f0 | | | 0.1 | 5.13 | 22630465E-315 |
| \$f1 | | | 0.0 | | |



Módulo 10: 19 de 29

Movimentação entre registradores Ponto Flutuante

- Entre registradores comuns → Ponto Flutuante MTC1, MFC1
 - MTC1: carrega conteúdo de registrador comum (\$sx, \$tx) para registrador \$fx
 - MFC1: carrega conteúdo de registrador \$fx em registrador comum (\$sx, \$tx)
- Movimenta Single / Double MOV.S / MOV.D
 - MOV.S Movimenta conteúdo de precisão simples entre quaisquer registradores \$fx
 - MOL.D. Movimenta conteúdo de precisão dupla apenas entre registradores \$fx pares



Módulo 10: 20 de 29

Exemplo 5 – mov.d



| 🔲 Data Segment | t essential | |
|----------------|-------------|------------|
| Address | Value (+0) | Value (+4) |
| 0x10010000 | 1202590843 | 1065646817 |
| 0x10010020 | 0 | 0 |
| 0x10010040 | 0 | 0 |

| Registe | ers Co | proc 1 | Coproc 0 | | |
|---------------|--------|---------|----------|-------|------|
| Name | FI | oat | D | ouble | |
| \$£0 | 8 | 9128.96 | | | 0.02 |
| \$f1 | | 1.16 | | | |
| \$£2 | 8 | 9128.96 | | | 0.02 |
| \$ f 3 | | 1.16 | | | |



Módulo 10: 21 de 29

Transferência: Registrador → Memória Ponto Flutuante

- Store Word into Coprocessor 1 − SWC1
 - SWC1: carrega conteúdo de registrador comum \$fx para memória
 - Importante: carrega apenas precisão simples
- Store Single / Double S.S / S.D.
 - S.S carrega conteúdo de precisão simples de registrador \$fx para posição de memória
 - S.D. carrega conteúdo de precisão dupla de registradores \$fx em posição de memória



Módulo 10: 22 de 29

Exemplo 6 – s.d



| Data Segmen | t | | | | | |
|-------------|------------|------------|------------|------------|-------------|-------------|
| Address | Value (+0) | Value (+4) | Value (+8) | Value (+c) | Value (+10) | Value (+14) |
| 0x10010000 | 1202590843 | 1065646817 | 1202590843 | 1066695393 | 1202590843 | 1065646817 |
| 0x10010020 | 0 | 0 | 0 | 0 | 0 | 0 |



Módulo 10: 23 de 29


Paralelismo subword


- Em geral, computadores mais elaborados possuem suas próprias telas gráficas
- Os primeiros sistemas gráficos utilizavam sistemas de representação em 8 bits
 - uma imagem GIF de 8 bits pode conter até 256 cores
 - uma imagem JPEG de 24 bits pode conter aproximadamente 16 milhões de cores
- Padrões na formação de cores atuais
 - **RGB** 24 bits (8 bits x 3 canais)
 - CMYK 32 bits (8 bits x 4 canais)



Módulo 10: 24 de 29

Paralelismo subword







Módulo 10: 25 de 29

Paralelismo subword


- Processadores dão suporte a operações com Bytes, Halfwords e Words
- Arquitetos de computadores perceberam que operações de Bytes e Halfword poderiam usar de paralelismo para operações. Ou seja: em uma única instrução, realizar múltiplas ações operações como soma de bytes
- Foram criadas instruções específicas para realizar operações paralelas em números com quantidades menores de bits
 - Inteiros com e sem sinal de 8 bits, 16 bits, 32 bits e 64 bits
 - \blacksquare Exemplos: NEO \rightarrow ARM MMX e SSE \rightarrow Intel



Módulo 10: 26 de 29

Paralelismos - concorrência por recursos

- Sistemas computacionais modernos normalmente usam mais de um processador, executando tarefas em modo paralelo
- Ocorre uma natural competição por recursos da máquina






Módulo 10: 27 de 29

Paralelismos - concorrência por recursos

- Acesso a memória cache compartilhada é um exemplo de concorrência (será visto em aulas posteriores)
- Exemplo: dois processadores querem escrever numa mesma posição de memória





Módulo 10: 28 de 29

Operações atômicas

- Importante no contexto de Sistemas Operacionais
- Garantia de que um recursos será acessado por apenas um processador num determinado instante
- MIPS possui instruções de transferência de dados MEMÓRIA → REGISTRADOR → MEMÓRIA com garantia de acesso atômico
 - Load Linked (LL) busca dado de memória compartilhada
 - Store Conditioned (SC): escreve dado em memória compartilhada



Módulo 10: 29 de 29

FIM MÓDULO 10