ENTREGA FINAL PROCESADOR

Projecte d'Enginyeria de Computadors 24/05/2023

Víctor Mena Doz Rubén Juánez Jiménez





Índice

1. Instrucciones implementadas	3
2. Controlador de memoria	5
3. Controlador de VGA y PS2	6
4. Interrupciones	6
5. Excepciones	6
6. Modo Sistema	7
7. Translation Lookaside Buffer	7
8. Decisiones de implementación - Inicio	8
9. Decisiones de implementación - Final	9
10. Anexos	10
Figura 1. Contenido archivo const alu.vhd	10





1. Instrucciones implementadas

- MOVI, MOVHI

Fueron las tres instrucciones que debíamos crear en la primera etapa. Las tres han sido testeadas en todos los juegos de prueba de cada etapa y las han superado a la perfección.

LD, ST, LDB y STB

Requeridas en la etapa 2.1, tuvimos que empezar a modificar bastante nuestro código para introducirlas en nuestro procesador. Al igual que las mencionadas en el apartado anterior, se han puesto a prueba al finalizar la implementación de cada etapa y su funcionamiento es correcto.

Operaciones lógicas y aritméticas: AND, OR, XOR, NOT, ADD, SUB, SHA y SHL En la etapa 3 se creó una ALU con un número de instrucciones considerable. Después de varias modificaciones y decisiones propias pudimos implementar estas instrucciones sin ningún problema ni complejidad. Se ha comprobado su funcionamiento en diversas ocasiones y han dado los resultados esperados.

- ADDI

Mismo caso que las comentadas en el apartado anterior, ningún detalle más a resaltar.

- Comparación con o sin signo: CMPLT, CMPLE, CMPEQ, CMPLTU y CMPLEU Las comparaciones también se añadieron en la etapa 3. Tras entender el uso de las conversiones signed() y unsigned(), además de crear dos constantes true y false con los dos posibles resultados de las operaciones, la implementación fue sencilla. Utilizamos una selección de juegos de prueba para afirmar la validez de sus resultados.

- Extensión aritmètica: MUL, MULH, MULHU, DIV, DIVU

Como en los últimos tres apartados, estas multiplicaciones y divisiones también fueron implementadas en la etapa 3. Fueron las más complejas debido a varias conversiones de tipo de datos que se requieren para su implementación. Después de necesitar hacer debug en varias ocasiones, llegamos a usar una implementación sencilla y correcta respecto a los resultados a obtener.

Saltos condicionales modo relativo al pc: BZ y BNZ

Su implementación se creó en la etapa 4. Tuvimos que modificar varias señales de nuestra implementación previa e incluso meter nuevas. Tras pasar varios juegos de prueba creados, hemos podido verificar su funcionamiento.

Ruptura de secuencia modo registro: JZ, JNZ, JMP y JAL

Forman parte de las modificaciones que se comentan en el apartado anterior. También las hemos puesto en duda con varios tests creados con casos límite.





- Entrada y salida: IN y OUT

Han sido implementadas en la etapa 5. Se han pasado todos los juegos de pruebas relacionados. Por tanto, el funcionamiento de las mismas es el adecuado.

- Instrucciones especiales: RDS, WRS, EI, DI, RETI, GETIID

En la etapa 7.1 se tuvieron que realizar una gran cantidad de cambios en nuestro procesador, pero después de varias semanas conseguimos que funcionase correctamente, al igual que las instrucciones especificadas.

- Llamadas del sistema: CALLS

Adaptando el código para tener modo sistema y modo usuario, etapa 7.3, se implementaron las calls. Su funcionamiento es excelente comprobándolo con nuestros juegos de prueba.

- Instrucciones especiales TLB: WRPI, WRVI, WRPD, WRVD

Implementando la TLB se añadieron estas cuatro nuevas instrucciones para hacer procedimientos con la misma. Pasando los juegos de prueba y observando en el modelsim observamos su excelente funcionamiento.





2. Controlador de memoria


Para la creación de nuestro controlador de memoria que usamos en nuestra placa DE1 fue necesario recabar información sobre los protocolos de escritura y lectura especificados por el fabricante de la placa en cuestión. Una vez adquiridos los conocimientos requeridos, tomamos las siguientes decisiones de implementación:

 Nuestro grafo de estados estará formado por tres estados: NOTHING, WRITING y WAITING.

En NOTHING nos encontramos cuando se realiza una lectura o no se requiere de ninguna operación de entrada o salida de la memoria.

Para pasar a WRITING la señal WR tiene que estar a uno, en otras palabras, se debe solicitar la escritura. En este estado nos encontraremos un solo ciclo de memoria y saltaremos rápidamente al estado WAITING. En este último estaremos hasta que la señal de WR vuelva a valer 0.

Inicialmente, no usábamos el estado WAITING, pero lo añadimos para así conseguir hacer la escritura de una forma mucho más rápida, de tal forma que solo necesitaríamos una cuarta parte de un ciclo para realizarla. Esta ventaja será usada seguramente para la parte final del proyecto, pudiendo mejorar la velocidad de ejecución de instrucciones o escribir más seguido.



- Para hacer las escrituras se usará de media un ciclo, aunque realmente solo se requiera una cuarta parte de este y para las lecturas un ciclo también, aunque solo se requiera una octava parte. Esto es debido a que la memoria tiene un clock que va a una frecuencia 8 veces superior:
 - → CLOCK PROCESADOR: 6,25 MHz
 - → CLOCk MEMORIA: 50 MHz



3. Controlador de VGA y PS2

Durante la implementación de estos dos controladores tuvimos que tomar decisiones que expondremos a continuación. Previamente, se había creado un banco de registros de entrada y salida.

Para el controlador de VGA incorporamos una instancia del mismo dentro de sisa y hacemos los cambios pertinentes en el controlador de memoria que implica reservar un rango para la memoria de video (0xA000 - 0xBFFF).

Por otra parte, el controlador de PS2 nos dio más problemas. Creamos un controlador de entrada y salida para gestionar los pulsadores, interruptores y el teclado a la vez. Así podíamos realizar toda la gestión necesaria con los registros de in/out y de trato de datos recibidos y enviados.

4. Interrupciones

Existen 4 tipos de interrupciones en nuestro procesador: pulsadores, interruptores, teclado y timmer. Todas ellas se controlan desde un archivo común llamado "controlador_interrupciones.vhd". En este se controlan las señales de recepción de cada una de las interrupciones y el paso del identificador que nos avisa de qué tipo es la interrupción que nos llega. Además, se hace el tratamiento de permitir que lleguen nuevas una vez acabado de tratar la actual.

En segundo lugar, existe el archivo "int_controller.vhd" que se usa de forma genérica para los pulsadores e interruptores, cada uno con su instancia concreta para generar sus propias interrupciones.

Todas las interrupciones funcionan como se espera después de pasar los juegos de pruebas pertinentes.

5. Excepciones

En la etapa 7.2 se hace uno de los cambios más importantes del diseño debido a que desde diferentes componentes de nuestro procesador se deben de detectar ciertos patrones que deben generar excepciones. Para tratarlas creamos un controlador: "exception_controller.vhd". Hacia este se envían todas las señales nuevas que nos sirven para detectar si se debe lanzar una excepción. Como por ejemplo, en el "control_l.vhd" controlamos que no se intente hacer una instrucción que no existe. Cuando se detecta alguna se pasa a la unidad de control y esta avisa al multi de si debe parar la ejecución y/o pasar al estado SYSTEM.

Después de comprobar muchos juegos de pruebas y arreglar los bugs encontrados. Las excepciones funcionan como es debido.





6. Modo Sistema

Generamos dos modos de ejecución: usuario y sistema. Realizamos los cambios pertinentes en el procesador, además de añadir nuevas excepciones que aparecen al tener que separar la memoria para dejar un trozo que sea para el usuario y otro para el sistema.

Además, se implementan las CALLS que nos permiten pasar de usuario a sistema y así poder usar procedimientos necesarios para nuestro procesador y su ejecución. Es por eso que se hace uso del nuevo estado SYSTEM que ya habíamos implementado en alguna etapa anterior.

Los juegos de prueba implementados han requerido de mucho esfuerzo, pero una vez comprendido cómo se habían de programar hemos observado que ambos modos funcionan como corresponde y sus respectivas excepciones también.

7. Translation Lookaside Buffer

En nuestro procesador hemos instanciado dos TLBs: una de instrucciones y otra de datos dentro del datapath.

Para empezar creamos la de datos y las excepciones que la acompañaban, comprobamos su funcionamiento con Modelsim y juegos de prueba y una vez perfeccionarla pasamos a hacer la de instrucciones.

Las TLBs se han inicializado con los valores necesarios para en un futuro inicializar el sistema operativo: 3 páginas para usuarios y 5 más para sistema.

Hemos hecho pruebas y las excepciones relacionadas con la TLB nos han funcionado en todos los casos. Además, hemos comprobado el juego de pruebas que aparece en la documentación y nos han salido los resultados esperados.





8. Decisiones de implementación - Inicio

Generalmente, nuestros archivos contienen en gran medida comentarios que especifican la utilidad de cada parte del código y en su defecto las señales auxiliares que hemos usado para nuestra implementación. De todas formas, existen diferencias entre la implementación que se nos ha pedido y lo que hemos acabado utilizando. Es por ello que en este apartado se intentan explicar todas estas modificaciones.

Para empezar, en la etapa 3 nos encontramos con muchas instrucciones que codificar y diferenciar en la ALU. Es por esto que hemos decidido crear un archivo auxiliar const_alu.vhd donde se hace una especificación de todos los opcodes que hemos requerido para diferencias las operaciones dentro de la ALU, así podemos estructurar de una forma más legible el código. En el mismo archivo se han añadido los resultados que se pueden obtener de las operaciones de comparación. En los anexos se adjunta una captura de estas constantes.

En la misma etapa que el apartado anterior, nuestra señal z sale de la comparación de 0 con el bus y. Lo hemos implementado de esta forma porque nos hace reducir el tiempo que se tarda en tomar la decisión de hacer un salto.

En la etapa 4, se requería la implementación de saltos. Para ello se usarían dos nuevas señales: *tknbranch* y *in_d*. En nuestra implementación no se han usado y en su lugar hemos creado dos funciones, implementadas en el archivo *func_ayuda_control_pkg* que son las que dictaminan si se requiere alterar la secuencia de ejecución de instrucciones y de qué forma. Debido a esto, los respectivos cálculos de las direcciones de salto se hacen en el archivo *unidad_control.vhd* justo después de saber los valores de retorno de una de las dos funciones. Además, no hemos requerido la ALU para hacer el paso de la dirección absoluta de salto que usa cada instrucción de salto, sino que directamente hemos añadido una señal *jump_dir* que viene directamente del banco de registros a la unidad de control para modificar el PC. Así el dato llega de una forma más directa y se invierte menos tiempo. En el anexo se muestra un trozo del esquema RTL donde vemos el uso de esta señal.





9. Decisiones de implementación - Final

Para mejorar la legibilidad del código hemos intentado poner comentarios en todos nuestros archivos, especificando los procedimientos y las variables y signals que vamos usando en cada caso. Quizá no son del todo completos, pero creemos que ayudan en cierta medida.

Por otra parte, los nombres de las señales y variables pretenden ser significativos con su funcionalidad. Por ejemplo, las señales que usamos para pasar cosas de una "entity" a otra suelen tener el nombre de la señal que se pasa añadiendo "TO" al nombre.

No hemos usado juegos de pruebas muy específicos en la 7.2 porque ya lo hemos hecho en la 7.3 y más tarde para la TLB. Se han hecho además simulaciones de todas las excepciones en Modelsim.

Las TLBs se han decidido instanciar en el datapath debido a que lo pone así en el documento, porque creemos que es uno de los sitios donde se necesitan tirar menos cables y porque es su posición teórica dentro de un procesador.

Para diferenciar todos los tipos de excepciones las hemos clasificado usando un signal de 5 bits debido a que usamos un valor por defecto para decir que no está ocurriendo ninguna.

Para finalizar, hemos adjuntado dos scripts que son los que hemos usado para generar nuestros códigos de prueba en hexadecimal. Por un lado, tenemos script.sh que sirve para coger un archivo assembler y traducirlo a hexadecimal para poder meterlo dentro de nuestro procesador. Por otro lado, hemos creado una versión mejorada script1 donde en el objdump está activada el flag -z que lo que nos permite es hacer que ponga todos los ceros desde la posición inicial hasta la que se ocupe con el código implementado.





10. Anexos

Figura 1. Contenido archivo const_alu.vhd

```
package const alu is
CONSTANT MOVI : STD LOGIC VECTOR (4 DOWNTO 0) := "00000";
CONSTANT MOVHI : STD_LOGIC_VECTOR(4 DOWNTO 0) := "00001"; CONSTANT AND_OP: STD_LOGIC_VECTOR(4 DOWNTO 0) := "00010";
CONSTANT OR OP : STD LOGIC VECTOR (4 DOWNTO 0) := "00011";
CONSTANT XOR OP: STD LOGIC VECTOR (4 DOWNTO 0) := "00100";
CONSTANT NOT OP: STD LOGIC VECTOR (4 DOWNTO 0) := "00101";
CONSTANT ADD OP: STD LOGIC VECTOR (4 DOWNTO 0) := "00110";
CONSTANT SUB OP: STD LOGIC VECTOR (4 DOWNTO 0) := "00111";
CONSTANT SHA OP: STD LOGIC VECTOR (4 DOWNTO 0) := "01000";
CONSTANT SHL OP: STD LOGIC VECTOR (4 DOWNTO 0) := "01001";
CONSTANT CMPLT : STD LOGIC VECTOR (4 DOWNTO 0) := "01010";
CONSTANT CMPLE : STD LOGIC VECTOR (4 DOWNTO 0) := "01011";
CONSTANT CMPEQ : STD LOGIC VECTOR (4 DOWNTO 0) := "01100";
CONSTANT CMPLTU: STD LOGIC VECTOR (4 DOWNTO 0) := "01101";
CONSTANT CMPLEU: STD LOGIC VECTOR (4 DOWNTO 0) := "01110";
CONSTANT ADDI : STD LOGIC VECTOR (4 DOWNTO 0) := "01111";
CONSTANT MUL : STD LOGIC VECTOR (4 DOWNTO 0) := "10000";
CONSTANT MULH : STD_LOGIC_VECTOR(4 DOWNTO 0) := "10001"; CONSTANT MULHU : STD_LOGIC_VECTOR(4 DOWNTO 0) := "10010";
CONSTANT DIV : STD_LOGIC_VECTOR(4 DOWNTO 0) := "10011";
CONSTANT DIVU : STD LOGIC VECTOR (4 DOWNTO 0) := "10100";
CONSTANT LD : STD LOGIC VECTOR (4 DOWNTO 0) := "10101";
CONSTANT LDB : STD LOGIC VECTOR (4 DOWNTO 0) := "10110";
CONSTANT ST
                   : STD LOGIC VECTOR (4 DOWNTO 0) := "10111";
CONSTANT STB : STD LOGIC VECTOR (4 DOWNTO 0) := "11000";
CONSTANT JXX : STD_LOGIC_VECTOR(4 DOWNTO 0) := "11000";
CONSTANT IN_OP: STD_LOGIC_VECTOR(4 DOWNTO 0) := "11010";
CONSTANT OUT_OP: STD_LOGIC_VECTOR(4 DOWNTO 0) := "11011";
CONSTANT OUT_X: STD_LOGIC_VECTOR(4 DOWNTO 0) := "11100";
CONSTANT NO OP : STD LOGIC VECTOR (4 DOWNTO 0) := "11101";
CONSTANT true a : STD LOGIC VECTOR(15 DOWNTO 0) := "0000000000000001";
CONSTANT false a: STD LOGIC VECTOR(15 DOWNTO 0) := "00000000000000000";
```