
# 数字逻辑练习题

## 一、单选题



- (A+B)(A+C) = A+BC
- $D_{s} = \overline{A \oplus B \oplus C} = A \odot B \odot C$
- 10、下列等式中,不成立的是。
  - $A \cdot \overline{AB} + B = \overline{A} + B$
- By  $A\overline{B} + \overline{A}C + \overline{B}C = A\overline{B} + \overline{A}C$
- C, (A+B)(A+C) = A+BC D,  $\overline{A \odot B \odot C} = A \oplus B \oplus C$
- 11、函数  $F = (A\overline{B} + B\overline{C}) \oplus 0$  的反函数( $\overline{F}$ )为。
  - A,  $\overline{F} = (\overline{A} + B) \cdot (\overline{B} + C) \odot 1$
  - B<sub>2</sub>  $\overline{F} = (\overline{A} + B) \cdot (\overline{B} + C) \odot 1$
  - C,  $\overline{F} = (\overline{A} + B) \cdot (\overline{B} + C) \oplus 1$
  - $\overline{P} = \overline{(\overline{A} + B + \overline{B} + C)} \oplus 1$
- 12、函数  $F = (A\overline{B} + B\overline{C})$  ⊙1的反函数  $(\overline{F})$  为\_\_\_\_\_。
  - A,  $\overline{F} = (\overline{A} + B) \cdot (\overline{B} + C) \oplus 0$
  - B,  $\overline{F} = (\overline{A} + B) \cdot (\overline{B} + C) \odot 0$
  - C,  $\overline{F} = (\overline{A} + B) \cdot (\overline{B} + C) \odot 0$
  - $D_{s} = (\overline{A} + B + \overline{B} + C) \odot 0$
- 13、关于最小项,下列描述不正确的是。
  - A、 3个变量的逻辑函数有8个最大项
  - B、 对于任意一个最小项,只有一组变量的取值才能使其值为1
  - C、 任意两个不同的最小项之积恒为 0
  - D、 n 个变量的全部最小项之和为 0
- 14、关于最大项,下列描述不正确的是。
  - A、3个变量的逻辑函数有8个最大项
  - B、 对于任意一个最大项,只有一组变量的取值才能使其值为 0
  - C、 任意两个不同的最大项的和恒等于1
  - D、 n 个变量的所有最大项相与, 结果为 1
- 15、在同一逻辑函数中,对于最大项 $M_i$ 与最小项 $m_i$ 之间的关系,下列说法错误

的是
$\mathbf{A},  \boldsymbol{M}_{i} \boldsymbol{\cdot} \boldsymbol{m}_{i} = \boldsymbol{m}_{i} \qquad \qquad \mathbf{B},  \boldsymbol{M}_{i} + \boldsymbol{m}_{i} = \boldsymbol{M}_{i}$
$C \cdot M_i = m_i$ $D \cdot M_i = \overline{m_i}$
$16$ 、当 $74LS138$ 译码器的三个使能端有效,要使 $\overline{Y_5}$ 输出低电平,则地址输入端点
该输入的编码 $(A_2A_1A_0)$ 是。
A, 110 B, 101 C, 100 D, 011
$17$ 、要使 $74LS138$ 译码器的 $\overline{Y_3}$ 输出有效低电平,则。
A、译码器的三个使能控制端( $G_1\overline{G_{2A}}\overline{G_{2B}}$ )必须为 $100$ 且 $A_2A_1A_0$ = $110$
B、译码器的三个使能控制端( $G_1\overline{G_{2A}}\overline{G_{2B}}$ )必须为 000 且 $A_2A_1A_0$ =011
$C$ 、译码器的三个使能控制端( $G_1\overline{G_{2A}}\overline{G_{2B}}$ )必须为 $111$ 且 $A_2A_1A_0=011$
D、译码器的三个使能控制端( $G_1\overline{G_{2A}}\overline{G_{2B}}$ )必须为 $100$ 且 $A_2A_1A_0=011$
18、函数 $F = (\overline{AC} + AB + \overline{BC})\overline{B}$ ,当变量取值为时,将出现冒险现象。
A, $B = C = 1$ B, $B = C = 0$
C, A=1, C=0 D, A=0, B=0
19、函数 $F = (\overline{AC} + AB + \overline{BC})\overline{C}$ , 当变量取值为时,将出现冒险现象。
A, $B = C = 1$ B, $B = C = 0$
C, A=1, C=0 D, A=0, B=0
20、如果把 D 触发器的 $\overline{Q}$ 接到 D 端,则在 CP 有效作用下,D 触发器的状态 $Q$ " + 20、如果把 D 触发器的状态 $Q$ " + 20、如果 D 能发
将为。
A、0 B、1 C、保持不变 D、变反
$21$ 、D 触发器在 CP 有效作用下,若使 $Q^{n+1}=\overline{Q^n}$ ,则输入信号 D 应为。

22、JK 触发器在 CP 有效作用下,若使 $Q^{n+1} = \overline{Q^n}$ ,则输入信号应为\_\_\_。

A, 0 B, 1 C,  $D = Q^n$  D,  $D = \overline{Q^n}$ 

A, 
$$J = K = 1$$
 B,  $J = Q, K = \overline{Q}$ 

C, $J = Q, K = Q$ D, $J = K = 0$	
23、对于 JK 触发器,输入 J=0、K=1,CP 脉冲作用后,触发器的 $Q^{n+1}$ 应为(A	.)。
A, 0 B, 1 C, $Q^n$ D, $\overline{Q^n}$	
24、时序逻辑电路的特点是。	
A、输出由以前输入决定	
B、输出由当时输入决定	
C、输出由原来的输出决定	
D、输出由当时和以前的输入共同决定	
二、填空题	
1、十进制数 36 的二进制编码是	
2、十进制数 36 的 8421BCD 码表示为	
3、字长为8位,最高位为符号位,十进制数-14的原码表示为、反码表示	为
、补码表示为	
4、与普通二进制代码相比,格雷码最大优点是相邻两个代码之间有	位
发生变化。	
5、同一逻辑函数中, 对于最大项 Mi 与最小项 mi 之间的关系有 Mi •mi =	_ 0
Mi+mi =	
6、同一逻辑函数中, 对于最小项 mi 与 mj(i≠j)之间的关系有 mi • mj =	_ 0
对于最大项 Mi 与 Mj(i≠j)之间的关系有 Mi+Mj =	
7、三态门除了高电平、低电平两个状态外,还有第三个状态,这第三个状态	常
称为。	
8、对于逻辑变量 A, 当它和 1 异或运算时, 结果为, 当它与 0 异或	运

算,结果是\_\_\_\_\_,当它和 A 异或运算时,结果是\_\_\_\_\_,当它和 A 异或运

9、对于 JK 触发器, 当 CP 脉冲有效期间, 若 J=K=0 时, 触发器状态; 若

算时,结果是\_\_\_\_。

10、对于 JK 触发器, 其特性方程是	;
在 CP 脉冲有效时,若 $J = K = 0$ ,触发器状态	K = 1,触发
器	= K = 1时,触
发器状态。	
11、在数据传输中, 当要发送的信息码为 10110110 时, 如果采用	奇校验方式,
其校验位 P=;如果采用偶校验方式,其校验位 P=	o
三、问答题	

1、数字逻辑电路按功能可分为哪两种类型?主要区别是什么?

答:根据数字逻辑电路有无记忆功能,可分为组合逻辑电路和时序逻辑电路 两类。

组合逻辑电路: 电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合,而与电路过去的输入值无关。

时序逻辑电路:电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关,而且与电路过去的输入值有关。

2、时序电路按输出方式分为哪两种类型,有何区别?

答: 时序电路按输出方式分为 Moore 和 Mealy 型两类。

区别是: Moore 时序电路的输出只与现态有关, mealy 时序电路的输出不仅与现态有关, 而且与输入也有关。

3、应用逻辑代数运算法则化简下式:

$$F = BC + D + \overline{D} \cdot (\overline{B} + \overline{C}) \cdot (AC + B)$$
答:

$$F = BC + D + \overline{D} \cdot (\overline{B} + \overline{C}) \cdot (AC + B)$$

$$= BC + D + (\overline{B} + \overline{C})(AC + B)$$

$$= BC + D + \overline{BC}(AC + B)$$

$$= BC + D + AC + B$$

$$= B + D + AC$$

4、应用逻辑代数运算法则化简下式:

$$Y = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$$


答:

$$Y = \overline{ABC} + \overline{ABC}$$


- 5、应用逻辑代数运算法则证明 $\overline{AB+AC}+\overline{A+B}=A+C$
- 6、应用逻辑代数运算法则证明 $\overline{A+B}$  $\overline{A+C}$ + $\overline{A+C}$ =A+B
- 7、应用逻辑代数运算法则证明 $\overline{A}(C \oplus D) + \overline{BCD} + \overline{ACD} + \overline{ABCD} = C \oplus D$
- 8、用卡诺图化简函数  $F(A,B,C,D) = \sum_{\mathbf{m}} (0,2,6,8,12,14) + \sum_{\mathbf{d}} (4,9,10)$  为最简与或表达式
- 9、用卡诺图化简函数  $F(A,B,C,D) = \sum_{\mathbf{m}} (0,2,6,8,10) + \sum_{\mathbf{d}} (4,5,14)$  为最简与或表达式

## 四、分析题

- 1、请分析下图的逻辑功能。
  - (1) 写出 S 和 C 的逻辑函数表达式。
  - (2) 列出真值表。
  - (3) 说明该电路的功能。




- 2、请分析下图的逻辑功能。
  - (4) 写出 F1 和 F2 的逻辑函数表达式。
  - (5) 列出真值表。
  - (6) 写出该电路的功能。




下图为一个四选一数据选择器。

- 1) 请写出下图中输出F与输入A、B、C、D之间的逻辑函数表达式。
- 2) 列出真值表
- 3) 若输入变量为四名毕业答辩专家,输入变量的值为1时表明该位专家同意通过,值为0时表明该位专家不同意通过。输出变量的值为1时表示该答辩通过,值为0时表示该答辩不通过。则该电路表达的答辩规则是什么?




3、用集成 4 位二进制同步加法计数器 74LS161 构成的 N 进制计数器如下图所示,  $\overline{L_D}$  为同步置数控制端。

- $\overline{L_p}$  的逻辑表达式
- (2) 画出该计数器的状态转换图
- (3) 该计数器的模 N 是多少?如果希望构成十进制计数器,电路将如何修改?




4、用集成 4 位二进制同步加法计数器 74LS161 构成的 N 进制计数器如下图所示,其中  $\overline{C_r}$  为异步清零控制端。

- $\overline{C}$  (1) 写出清零控制端 $\overline{C}$  的逻辑表达式
- (2) 画出该计数器的状态转换图
- (3) 该计数器的模 N 是多少?如果希望构成十进制,将如何修改?




#### 5、时序逻辑电路的分析。



- (1) 写出电路的时钟方程。
- (2) 写出电路的驱动(激励)方程。
- (3) 写出电路的状态方程。
- (4) 写出电路的状态转换图(注意完整性)。
- (5) 描述该电路的逻辑功能,并判断是否能自启动。

6、试分析如图所示同步时序逻辑电路,并写出分析过程。



解:(1)写出驱动方程输出方程

$$\boldsymbol{J}_0 = \underline{\boldsymbol{K}_0} = 1$$

$$J_1 = Q_2^n Q_0^n, K_1 = Q_0^n$$

$$J_1 = Q_2^n Q_0^n, K_2 = Q_0^n$$

$$Y = Q_2^n Q_0^n$$

(2) 写出状态方程

$$Q_0^{n+1} = \overline{Q_0^n}$$


$$Q_1^{n+1} = \overline{Q_2^n Q_1^n} Q_0^n + Q_1^n \overline{Q_0^n}$$

$$Q_2^{n+1} = \overline{Q_2^n Q_1^n} Q_0^n + Q_2^n \overline{Q_0^n}$$

### (3) 列出状态转换真值表

$Q_2^{"}$	$Q_1^{"}$	$Q_0{''}$	$Q_2^{n+1}$	$Q_1^{n+1}$	$Q_0^{n+1}$	$Q_2^{"}$	$Q_1^{\ n}$	$Q_0^{"}$	$Q_2^{n+1}$	$Q_1^{n+1}$	$Q_0^{n+1}$
0	0	0	0	0	1	1	0	0	1	0	1
0	0	1	0	1	0	1	0	1	0	0	0
0	1	0	0	1	1	1	1	0	1	1	1
0	1	1	1	0	0	1	1	1	0	0	0

#### (4) 画出状态转换图




#### (5) 逻辑功能

同步六进制加法计数器

## (6) 自启动校验


因为: 当现态为 110 时,次态为 111,当现态为 111 时,次态为 000,电路能够回到有效的循环重,所以,可以自启动

7、一时序逻辑电路如下图所示:




## 请写出:

- (1) 电路的时钟方程。
- (2) 电路的驱动(激励)方程。
- (3) 电路的输出方程。
- (4) 电路的状态方程。
- (5) 状态转换图。
- (6) 描述逻辑功能。
- 8、一时序逻辑电路如下图所示:



### 请写出:

- (1) 电路的时钟方程。
- (2) 电路的驱动(激励)方程。
- (3) 电路的输出方程。
- (4) 电路的状态方程。
- (5) 状态转换图。
- (6) 描述逻辑功能。
- 9、分析图示时序逻辑电路。



## 解: (1) 写方程式:

异步时序电路, 时钟方程:  $CP_2 = Q_1$ ,  $CP_1 = Q_0$ ,  $CP_0 = CP$ 。

驱动方程: 
$$D_2 = \overline{Q}_2^n$$
,  $D_1 = \overline{Q}_1^n$ ,  $D_0 = \overline{Q}_0^n$ 

(2) 求状态方程: D 触发器的特性方程:  $Q^{n+1} = D$  将各触发器的驱动方程代

入,即得电路的状态方程: 
$$\begin{cases} Q_2^{n+1} = D_2 = \overline{Q_2}^n & \text{Q}_1 \text{上升沿时刻有效} \\ Q_1^{n+1} = D_1 = \overline{Q_1}^n & \text{Q}_0 \text{上升沿时刻有效} \\ Q_0^{n+1} = D_0 = \overline{Q_0}^n & \text{CP} \text{上升沿时刻有效} \end{cases}$$

(3) 计算、列状态表:


现 态	次 态	注
$Q_2^n Q_1^n Q_0^n$	$Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$	时钟条件
0 0 0	1 1 1	$CP_0 CP_1 CP_2$
0 0 1	0 0 0	$CP_0$
0 1 0	0 0 1	$CP_0$ $CP_1$
0 1 1	0 1 0	$CP_0$
1 0 0	0 1 1	$CP_0 CP_1 CP_2$
1 0 1	1 0 0	$CP_0$
1 1 0	1 0 1	$CP_0 CP_1$
1 1 1	1 1 0	$CP_0$

(4) 画状态图、时序图:

(5) 电路功能:由状态图可以看出,在时钟脉冲 CP 的作用下,电路的 8 个状态 按递减规律循环变化,即:  $000 \rightarrow 111 \rightarrow 110 \rightarrow 101 \rightarrow 100 \rightarrow 011 \rightarrow 010 \rightarrow 001 \rightarrow 000 \rightarrow \cdots$  电路具有递减计数功能,是一个 3 位二进制异步减法计数器。

#### 五、综合设计题


1、某4选1数据选择器如下图所示:



请用该数据选择器实现下列逻辑函数:

$$F(A,B,C) = \overline{A}C + B\overline{C}$$

2、某8选1数据选择器如下图所示:




3、请用该数据选择器实现下列逻辑函数:

$$F(A,B,C) = \overline{A}C + B\overline{C}$$

用八选一数据选择器 74LS151 实现下列逻辑函数:  $L = \overline{ABC} + \overline{AB$ 


(2) 画出连线图。



4、用译码器 74LS138 和门电路实现逻辑函数: L = AB + BC + AC解: 将逻辑函数转换成最小项表达式,再转换成与非一与非形式。

$$L = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} = m3 + m5 + m6 + m7 = \overline{m_3 \cdot m_5 \cdot m_6 \cdot m_7}$$

用一片 74138 加一个与非门就可实现该逻辑函数。如下图所示:




5、用74LS161 计数器,采用同步置数归零法构成十进制计数器。

解: 当 74LS161 计数到 Q3Q2Q1Q0=1001 时,使 $\overline{L_D}$  = 0,为置数创造了条件。当下一个计数脉冲一到,各置数端数据立即送到输出端,预置数端 D3D2D1D0=0000。即置数条件为 $\overline{L_D}$ = $\overline{Q_3Q_2Q_1Q_0}$ ,

$$\begin{aligned} & \mathbf{Q_3} \mathbf{Q_2} \mathbf{Q_1} \mathbf{Q_0} = \mathbf{1001} \\ & \downarrow \\ & \overline{L_D} = \mathbf{Q_3} \overline{\mathbf{Q_2}} \overline{\mathbf{Q_1}} \mathbf{Q_0} \\ & \downarrow \\ & \mathbf{Q_3} \mathbf{Q_2} \mathbf{Q_1} \mathbf{Q_0} = \mathbf{0000} \end{aligned}$$


电路如图所示:



6、用74LS161 计数器,采用异步清零法构成一个十二进制计数器。

答: 异步清零就是当 74LS161 计数到 Q3Q2Q1Q0=1100 时,即刻使 $\overline{C_r}=0$ ,


即清零条件为 $\overline{C_r} = \overline{Q_3Q_2}$ ,(说明:  $D_0 \sim D_3$ 可以接地,也可以不接。)




7、用 74LS161 计数器,采用同步置数法构成一个十二进制计数器。


答: 同步置数法就是当 74LS161 计数到 Q3Q2Q1Q0=1011 时,使 $\overline{L_{\scriptscriptstyle D}}$  = 0 有效,当下

一个时钟有效时,将 Q3Q2Q1Q0 置成 0000,因此,置数条件为 $\overline{L_p} = \overline{Q_3}\overline{Q_2}Q_1Q_0$ 其电路图如图所示:



- 8、用74LS163构成一个十二进制计数器。
- 解: (1) 写出状态 SN-1 的二进制代码。SN-1=S12-1=S11=1011
  - (2) 求归零逻辑  $\overline{CR}=\overline{LD}=\overline{P}_{N-1}=\overline{P}_{11}, P_{N-1}=P_{11}=Q_3Q_1Q_0$
- (3) 画连线图。同步清零法实现如图(a) 所示,同步置数法实现如图(b) 所示。





9、某学生参加3类课程考试,规定如下:

文化基础课(A),及格得2分,不及格得0分;

专业基础课(B),及格得3分,不及格得0分;

专业技能课(C),及格得5分,不及格得0分。


如果所得总分大于6分,则为通过(Y),试设计实现上述功能的逻辑电路。

10、某学院举行研究生论文开题答辩,答辩组成员由两名评委和一名组长组成。 当每一名评委同意通过时,可得 1 票;组长同意通过时,可得 2 票。如果学生获 得 3 票及以上票数,则同意开题。否则,不同意开题。试设计实现上述功能的逻 辑电路。

11、某工厂有三个车间,每个车间各需要 1KW 的电力,这三个车间由两台发电机组供电,一台是 1KW,另一台是 2KW。此三车间经常不同时工作,有时只有一个车间工作,也可能有两个车间或三个车间工作。为了节省能源,又保证电力供应,试设计一个逻辑电路,能自动完成配电任务。

12、试用 JK 触发器和必要的逻辑门设计一个同步六进制加法计数器。


解:根据题意,可绘制六进制加法计数器的状态先如下:



由状态转换图可画出 Q<sub>2</sub>Q<sub>1</sub>Q<sub>0</sub> 和输出 F 的状态卡诺图如下:

$Q_1Q$ $Q_2$	00	01	11	10
0	0	0	1	0
1	1	0	X	X

$Q_1Q$ $Q_2$	00	01	11	10
0	0	0	0	0
1	0	0	0	0



由卡诺图化简即写出状态方程如下:

 $Q_0 *= Q_0'$ 

 $Q_1 *= Q_2'Q_0Q_1 + Q_0'Q_1$ 

 $Q_2 *= Q_1 Q_0 Q_2' + Q_0' Q_2$ 

输出方程: F= Q<sub>0</sub>Q<sub>2</sub>


将状态方程与 JK 触发器特性方程 Q\*=JQ'+K'Q 对比可得

 $J_0 = K_0 = 1$ 


 $J_1 = Q_2'Q_0$   $K_1 = Q_0'$ 

 $J_2 = Q_1Q_0$   $K_2 = Q_0$ 

根据驱动方程与输出方程可绘制逻辑图如下:




13、某串行序列检测器,有一个输入端 X,一个输出端 Z,从 X 端输入一组按时间顺序排列的串行二进制码。当输入编码中依次出现 110 时,输出 Z 为 1,否则输出 Z 为 0。其状态图如下图所示。请用 JK 触发器,设计该序列检测器的同步时序电路。



序列检测器状态图

- (1) 列出状态转换真值表
- (2) 分别画出输出和触发器次态的卡诺图
- (3) 求出输出方程和次态方程
- (4) 求出激励方程。
- (5) 画出电路图。
- (6) 检查自启动。
- 14、 某串行序列检测器,有一个输入端 X,一个输出端 Z,从 X 端输入一组按时间顺序排列的串行二进制码。当输入编码中连续出现 3 个 1 时,输出 Z 为 1,否则输出 Z 为 0。其状态图如下图所示。请用 JK 触发器,设计该序列检测器的同步时序电路。



序列检测器状态图

- (1) 列出状态转换真值表
- (2) 分别画出输出和触发器次态的卡诺图
- (3) 求出输出方程和次态方程
- (4) 求出激励方程。
- (5) 画出电路图。
- (6) 检查自启动。