# Sistema de Monitoreo de Estaciones de Medición

Trabajo Práctico Final de Microarquitecturas y Softcores

Creación de dos IP Cores Transmisor y Receptor Serializadores para el intercambio de datos entre módulos

Roberto Oscar Axt

(<u>roberto.axt@gmail.com</u>)

14/06/2025

# Historial de cambios

Versión	Fecha	Descripción	Autor	Revisores
Α	14/06/2025	Versión Original	Roberto Axt	

### Sistema de Monitoreo de Estaciones de Medición Trabajo Práctico Final de Microarquitecturas y Softcores SMEM-MyS\_TP\_Final-0001-A

# Índice de contenido

1.	Introducción	4
	1.1. Contexto	4
	1.2. Propuesta del Submódulo de Transmisión	5
	1.3. Propuesta del Submódulo de Recepción	5
2.	Proyecto	6
	2.1. Formato de carpetas	6
	2.2. IP Cores	6
	2.2.1. Implementación del Transmisor	6
	2.2.2. Implementación del Receptor	7
	2.2.3. Posibles Mejoras	7
	2.3. Proyecto Transceiver	8
	2.3.1. HDL	8
	2.3.2. Programación	8
3	Anexo I: Reporte de utilización	q

### 1. Introducción

#### 1.1. Contexto

El proyecto final de MIoT consiste en el desarrollo de un *Sistema de Monitoreo para Estaciones de Medición de Gas Natural* (SMEM). Estas estaciones están compuestas por shelters, en cuyo interior se alojan los sistemas de medición, energía y comunicaciones.

La mayoría de estas estaciones reciben energía eléctrica de la red, suministrada por cooperativas locales. Además, cuentan con un sistema básico de respaldo para casos de corte de suministro. Se ha identificado una necesidad clave: determinar el origen de las fallas eléctricas, es decir, si estas se deben a problemas en la red de suministro externa o a inconvenientes internos en la estación.

El sistema SMEM estará compuesto por dos módulos:

- Módulo Central de Control, en adelante denominado MCC, ubicado dentro del shelter.
- Módulo de Supervisión Remota, en adelante denominado MSR, instalado en el pilar de energía.

El módulo MSR tendrá dos sensores de presencia de 220 V: uno colocado antes y otro después del disyuntor o térmica principal de la estación. Además, contará con dos sensores tipo reed switch para la detección de manipulaciones (tampering). Estas cuatro señales serán serializadas y enviadas al módulo MCC a través de un submódulo de transmisión mediante un enlace de 433 MHz.

El módulo MCC recibirá los 4 bits de un submódulo de recepción, el cual se encarga de la decodificación de los datos seriales y su verificación.




EM&R El Chaja

# 1.2. Propuesta del Submódulo de Transmisión

El submódulo de transmisión recibe los 4 bits en paralelo de las señales mencionada y se encarga de serializar estos datos. Además, agrega una secuencia de 3 bits denominada preámbulo para mejorar las características de sincronización y otra secuencia de 3 bits de CRC-3 para poder validar que los datos fueron recibidos correctamente.


Donde los datos seriales de salida, tendrán la siguiente forma

Р	reámbul			Da	tos			CRC		Idle
0	1	0	Х	Х	Χ	Х	Υ	Υ	Υ	1



# 1.3. Propuesta del Submódulo de Recepción

El submódulo de recepción recibe la secuencia mencionada. El mismo inicia esperando la secuencia del preámbulo para sincronizar el payload, que son los datos y el CRC-3. Una vez recibidos estos 7 bits verifica que la secuencia de CRC sea correcta y envía los datos a la salida junto con una señal de validación.



# 2. Proyecto

# 2.1. Formato de carpetas

El proyecto se encuentra en el siguiente repositorio

https://github.com/RobAxt/MyS workspace/tree/main/TPFinal

Está compuesto por las carpetas

- **Documentos:** carpeta con este documento y reporte de utilización.
- Fuentes
  - o Implementación: carpeta con los códigos fuentes de la implementación del transmisor y receptor para ser encapsulados en los IP cores respectivamente. También se encuentra el archivo de restricciones y el código fuente en C para la ejecución de los IP cores.
  - Receptor: carpeta con el código fuente del receptor y un testbench donde se simulan casos exitosos y de falla del conjunto transmisor receptor, denominado transceiver.
  - Transmisor: carpeta con el código fuente del transmisor y un testbench donde se valida la trama de salida.
- Síntesis: proyecto completo con la integración de los IP Cores del repositorio.
- Repositorio: IP Cores del transmisor y del receptor.

#### 2.2. IP Cores

El objetivo del trabajo final es encapsular los submódulos mencionados dentro de un repositorio local en dos IP cores distintos, uno para el transmisor y otro para el receptor.


# 2.2.1. Implementación del Transmisor

A diferencia de la implementación del TP anterior, en este submódulo se removieron los metaharden ya que los datos de entrada van a provenir de los registros del bus axi y no de periféricos externos.

Las entradas del transmisor de "rst" y "ena", se encuentran harcodeadas, mientras que el clk se toma de bus axi y los datos de entrada son recibidos a partir del registro "slv\_reg0".

Para poder salir al exterior con la señal serializada "serial\_out\_pin" se agrega dicha señal a la lista de puertos de las entidades: "Transmitter\_IP\_v1\_0\_Transmitter" y "Transmitter IP v1 0".

6/12




# 2.2.2. Implementación del Receptor

En esta implementación se deja solamente el metaharden del pin "serial\_input\_pin", ya que este proviene del exterior.

De la misma manera que en el transmisor se harcodean las señales de "rst" y "ena".

Para la lectura de los datos recibidos se crea la señal "slv\_out\_reg0", asignándole offset cero para el registro de bus axi. En la misma los bits de nibble lsb son usados para transportar los datos ( slv\_out\_reg0(3 downto 0) ) y la señal de validación ocupa el siguiente bit del otro nibble ( slv\_out\_reg0(4) )

Para poder salir al exterior con la señal serializada "serial\_out\_pin" se agrega dicha señal a la lista de puertos de las entidades: "Receiver \_IP\_v1\_0\_ Receiver" y "Receiver IP v1 0".



# 2.2.3. Posibles Mejoras


- No hardcodear los estados de "rst" y "ena"
  - En el transmisor se pudo haber usado dos bits del nibble msl del primer byte del registro "slv\_reg0" o bien usar dos bits del registro "slv\_reg1".

En el receptor se pudo haber usado dos bits del registro "slv\_reg1"

# 2.3. Proyecto Transceiver

#### 2.3.1. HDL

En la figura se muestra el diagrama en bloques del sistema transceiver, el cual esta compuesto por microcontrolador Zynq7, la matriz de interconexión del bus axi, el clk del sistema y los dispositivos axi para la lectura de los botones, la transmisión del estado de los botones y la recepción de los mismos.



# 2.3.2. Programación

La aplicación cargada en el microcontrolador obtiene el estado de los botones a partir del módulo AXI\_GPIO, los cuales son enviados por otro maestro axi al transmisor. Los datos serializados son recibidos por el receptor, quien envía al microcontrolador por otro bus axi los datos para decodificar.

Serial: (COM4, 115200, 8, 1, None, None - CONNECTED)

Buttons Status A Data Transmitted: A Raw Data Received: 1A

Data Valid: true and Data Received A

Serial: (COM4, 115200, 8, 1, None, None - CONNECTED)

Buttons Status A Data Transmitted: A Raw Data Received: 0

Data Valid: false and Data Received 0

# 3. Anexo I: Reporte de utilización

```
Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
| Tool Version : Vivado v.2018.1 (win64) Build 2188600 Wed Apr 4 18:40:38 MDT
2018
          : Sat Jun 14 18:18:52 2025
| Date
Host : NB459408 running 64-bit major release (build 9200) | Command : report_utilization -file
{\tt C:/Xilinx/MyS\_workspace/TPFinal/Documentacion/reporteUtilizacion.txt - name}
utilization_1
| Design : transceiver_wrapper | Device : 7z010clg400-1
| Design State : Routed
______
Utilization Design Information
Table of Contents
1. Slice Logic
1.1 Summary of Registers by Type
2. Slice Logic Distribution
4. DSP
5. IO and GT Specific
6. Clocking
7. Specific Feature
8. Primitives
9. Black Boxes
10. Instantiated Netlists
1. Slice Logic
+----+
      Site Type | Used | Fixed | Available | Util% |
+-----
+----+
1.1 Summary of Registers by Type
| Total | Clock Enable | Synchronous | Asynchronous |
+----+
```

9/12

1 0	1	_   -	Set
1 0	_	_   -	Reset
1 0	_	_   Set	-
1 0		_   Reset	- 1
1 0	Yes		- 1
1 0	Yes	s   -	Set
1 0	Yes		Reset
63	Yes	s   Set	- 1
1115	Yes	s   Reset	- 1
+	+	+	-++

#### 2. Slice Logic Distribution

-----

+	+	+	+	+
Site Type	Used	Fixed	Available	Util%
Slice	   358	l 0	1 4400	   8.14
SLICEL	227	I 0		I
SLICEM	131	0		
LUT as Logic	672	0	17600	3.82
using 05 output only	0			
using O6 output only	498			
using 05 and 06	174			1
LUT as Memory	62	0	6000	1.03
LUT as Distributed RAM	0	0		1
LUT as Shift Register	62	0		l
using 05 output only	0	l		l
using 06 output only	58			l
using 05 and 06	4			l
LUT Flip Flop Pairs	416	0	17600	2.36
fully used LUT-FF pairs	127			l
LUT-FF pairs with one unused LUT output	274			l
LUT-FF pairs with one unused Flip Flop	260			
Unique Control Sets	75			
+	+	+	+	+

<sup>\*</sup> Note: Review the Control Sets Report for more information regarding control sets.

#### 3. Memory

-----

Site Type	Ì	Used	İ	Fixed		Available	İ	Util%
Block RAM Tile   RAMB36/FIFO*   RAMB18		0 0 0	1	-	i	60	İ	0.00   0.00   0.00

\* Note: Each Block RAM Tile only has one FIFO logic available and therefore can accommodate only one FIFO36E1 or one FIFO18E1. However, if a FIFO18E1 occupies a Block RAM Tile, that tile can still accommodate a RAMB18E1

4. DSP

-----

Site	Туре	Used	Ì	Fixed		Available	Util%	
DSPs						80	•	

	te Type		-+   Used	Fiz	xed	Availa	ble	Util
Bonded IOB IOB Master IOB Slave Bonded IPADS Bonded IOPADS PHY_CONTROL PHASER_REF OUT_FIFO IN_FIFO IDELAYCTRL IBUFDS PHASER_OUT/IPHASER_IN/PR IDELAYE2/IDE ILOGIC OLOGIC	Pads Pads S Ds PHASER_O HASER_IN	UT_PHY _PHY INEDELAY	4   2   0   130   0   0   0   0   0   0	                       	6		100 2 130 2 8 8 2 96 8 100 100	6.0 0.0 100.0 0.0 0.0 0.0 0.0 0.0
 Site Type								
BUFGCTRL BUFIO MMCME2_ADV PLLE2_ADV BUFMRCE BUFHCE BUFR	1   1   0   0   1   0   1   0   1   0   1   0   1   1	0   0   0   0   0   0   0		32   8   2   2   4   48   8	3.1 0.0 0.0 0.0 0.0 0.0	+ 3   0   0   0   0   0		
. Specific Fe		+		+-		+		
Site Type	Used	Fixed	Availa	ble	Uti	1%		
EFUSE_USR FRAME_ECCE2 ICAPE2	0   0   0   0	0   0   0   0   0	 	4 1 1 1 2 1	+   0.   0.   0.   0.   0.   0.   0.	00   00   00   00   00   00		

			Functional Categor				
	FDRE	+   1115		+ -ch			
		281	· <u>-</u>	LUT			
		194		LUT			
i :	LUT5	165	]	LUT			
į :	LUT4	138	]	LUT			
į :	BIBUF	130		IO			
1	FDSE	63	Flop & Lat	ch			
	LUT2	52	]	LUT			
	SRLC32E	47					
1	CARRY4	40		gic			
	SRL16E		Distributed Memo	ory			
	LUT1	16		LUT			
	IBUF	5		IO			
			Specialized Resour				
	OBUF	1	•	IO			
	BUFG	1	Clo	ock			
	Ref Name   	iated Ne	etlists				
+-		Ref		Used	İ		
+- 	transceive		0	+   1			
			os7 0 100M 0	1			
			essing system7 0 0				
	transceive			1	1		
	transceive	er_auto	_pc_0	1	1		
			smitter_IP_0_0	1	1		
1	transceive	er_Recei	iver_IP_0_0	1			
_		=		+	-+		

12/12