简答 1 ★


综合分析题(12分) 某指令格式如下图所示,其中opcode为操作码,funct7和funct3为操作码扩展,rs1、rs2和rd是寄存器地址,请回答下面的问题:

- 1) 试简要分析该指令格式的特点;
- 2) 该指令格式至少可以表示多少条指令;
- 3)该指令与MIPS指令集的哪一类指令类似,与MIPS的同类 指令相比它有什么最大的不同。

funct7	rs2	rs1	funct3	rd	opcode
7 bits	5 bits	5 bits	3 bits	5 bits	7 bits



工程设计题(16分)本课程在logisim环境下完成了单周期 MIPS CPU实验,下图是曾经使用过的逻辑功能部件,分别为 程序计数器PC、指令存储器IMEM、寄存器文件REGFILE、数 据存储器DMEM、符号扩展器EXT、32位运算器ALU,各主要 功能部件数据输入输出已经用隧道标注。请完成异或指令xor 和条件分支指令beq对应的单周期CPU数据通路表,(注:数 据通路表中主要利用隧道标签给出主要功能部件的输入来源---填其他功能部件的输出引脚,如果位宽不匹配请注明具体位,如 当前指令中不需要连接,可不填)



xor指令功能: rd = rs^rt


beg指令功能: if (rs ==rd) PC = PC + 4 + BranchAddr

輸入	(输入来源) xor \$s1,\$s2,\$s3	(输入来源) beq \$s1,\$s2,300
PCin		
IMEM_Ain		
RF_R1#		
RF_R2#	5	
RF_RW		
RF_Din		
ALU_Xin		
ALU_Yin		
EXTin		
EXTin1		
DMEM_Ain		
DMEM_Din		

阅读 3 🖈

工程设计题(12分)用logisim平台构建一个简化的MIPS寄存器组,内部包含4个16位寄存器,其中0号寄存器输出恒零,MIPS寄存器组的引脚、相关器件引脚描述如下图所示。

- 1)将图中的关键器件连接起来完成这个MIPS寄存器组电路
- (注:图中给出的器件可以不用,也可以自己根据需要适当添加门电路);
- 2)如果需要节约MIPS寄存器组实现的成本,可以采取什么措施?



简答 4 ★

综合分析题 (16分)某机器字长为8位,主存按24位地址寻址, Cache每行数据块大小为64B,4路组相联(每组4行)。

- 1)若映射地址中标记字段为9位,如果考虑有效位与脏位,求 Cache的总容量;
- 2)存储单元地址0xABCDE8H映射到Cache哪一组的哪一行(给出十进制答案);
- 3) 有如下两个伪代码程序段A与B

```
int sumaryrows A(int A[64][64])
    {
        int i,j,sum =0;
        for ( i =0 ; i < 64 ,i++)
        for ( j=0 ; j < 64 ,j++)
        sum + = A[i][j];
        return sum ;
      }

int sumaryrows B(int A[64][64])
      {
        int i,j,sum =0;
        for ( j=0 ; j < 64 ,j++)
        for ( i=0 ; i < 64 ,i++)
        sum + = A[i][j];
        return sum ;
      }
}</pre>
```

假设int型为8位,分别求程序段A、B在本机的存储体系中对数组访问的Cache命中率,并从系统观的角度对计算结果进行简要分析;

4)说明存储体系中Cache存储层次的作用,并简要分析Cache 存储层次能发挥这样作用的机理。

填空 5 ★

简答 6 ★

综合设计题(14分)设有效信息位为 $D_1D_2D_3D_4$ = 1011, 试采用基于偶校验的海明校验进行检错和纠错。

- 1)给出海明码序列,指出哪些位对应数据位,哪些位对应校验位?
- 2) 给出校验组分组规则,并给出指错字及其逻辑表达式。
- 3) 给出发送方发送的海明校验码。
- 4)如果接收方收到的有效信息变为1010,说明如何定位错误 并纠正错误。
- 5)该编码纠错的前提是什么,能否区分一位错,两位错,如果假设没有三位错,如何识别一位错,两位错?