
# 華中科技大學

*2022* 

# 计算机组成原理

・实验报告

计算机科学与技术 专 业: 班 级: CS2008 学 号: U202015533 姓 名: 徐瑞达 话: 申 17837353795 件: 邮 2014027378@qq.com 完成日期: 2022-07-04



计算机科学与技术学院

# 1 CPU 设计实验

# 1.1 设计要求

利用 logisim 平台中现有器件、提供的 MIPS ALU 部件与自动生成对应组合逻辑的 Excel 表格实现 MIPS 现代时序中断机制,主要分为两部分:

实现支持中断的微程序控制器,其中包括:

- (1) 指令译码器(支持 ERET 指令)
- (2) 微程序入口查找逻辑
- (3) 微程序条件判别测试逻辑
- (4) 控制存储器
- (5) 使用上述模块实现微程序控制器

实现支持中断的硬布线控制器,其中包括:

- (1) 硬布线状态机
- (2) 使用上述模块实现硬布线控制器




图 1-1 MIPS 现代时序中断机制总体结构图

具体要实现的指令集如下表 1-1:

指令 指令格式 功能描述 LW $R[rt] \leftarrow Mem[R[rs] + SignExt(imm)]$ LW rt, imm(rs)SW  $Mem[R[rs] + SignExt(imm)] \leftarrow R[rt]$ SW rt, imm(rs)BEQBEQ rs, rt, imm  $if(R[rs] = R[rt])PC \leftarrow PC + SignExt(imm) \ll 1$  $R[rd] \leftarrow R[rs] < R[rt]$ SLTSLT rd, rs, rt ADDI  $R[rt] \leftarrow R[rs] + SignExt(imm)$ ADDI rt, rs, imm  $PC \leftarrow EPC$ ,  $IE \leftarrow 1$ ERET **ERET** 

表 1-1 要求实现的指令集

### 1.2 方案设计

#### 1.2.1 微程序控制器的实现

(1) 指令译码器(支持 ERET 指令)

模块功能:根据输入的指令字,将指令进行译码得到对应指令译码信号。

模块输入: 32 位指令字 IR。

模块输出:指令字对应的指令译码信号,以LW、SW、BEQ、SLT、ADDI、OtherInstr信号分别表示是否为LW、SW、BEQ、SLT、ADDI、ERET指令。

模块实现:将指令字 IR 分为 OP 和 FUNCT 字段,当 OP 字段为 000000 且 FUNCT 字段为 0x2a 时表示为 SLT 指令(即 R 型指令的一种),当 OP 字段不为 000000 时,即根据其他指令的操作码常量使用比较器判断指令,当 LW、SW、BEQ、SLT、ADDI 指令信号均为 0 时,OtherInstr 信号为 1,此处表示 ERET 指令。电路实现见图 1-2。




图 1-2 指令译码器电路实现图

#### (2) 微程序入口查找逻辑

模块功能:根据输入的指令译码信号,得到对应指令的微程序入口地址(二进制)。

模块输入: LW、SW、BEQ、SLT、ADDI、ERET 等6个指令信号。

模块输出:指令译码信号对应指令的微程序入口地址,表示为二进制 $S=S_4S_3S_2S_1S_0$ 。

**模块实现:** 使用自动生成微程序入口查找逻辑的 Excel 表格,填入指令译码信号与对应的微程序入口地址(十进制),得到 $S_4S_3S_2S_1S_0$ 各个二进制位的逻辑表达式,输入到 Logisim 软件中,使用分析电路功能自动生成相应电路。具体 Excel 表格见图 1-3,电路实现见图 1-4。

	机	器指令	泽码信号	<del>}</del>		微和	呈序。	\ <b>D</b> :	地址		
LW	SW	BEQ	SLT	ADDI	ERET	入口地址 10进制	S4	S3	S2	S1	S0
1						4	0	0	1	0	0
	1					9	0	1	0	0	1
		1				14	0	1	1	1	0
			1			19	1	0	0	1	1
				1		22	1	0	1	1	0
					1	25	1	1	0	0	1

图 1-3 微程序入口查找逻辑 Excel 表格图




图 1-4 微程序入口查找逻辑电路实现图

#### (3) 微程序条件判别测试逻辑

模块功能: 根据判别字段等信号,得到微程序地址转移控制信号(二进制)。

**模块输入:** 判别字段 $P=P_2P_1P_0$ 、equal 信号和 IntR 中断请求信号,其中 $P_2$ 表示 $P_{end}$ 字段,控制一段微程序是否结束, $P_1$ 表示 $P_{equal}$ 字段,控制 beq 指令中根据 equal 信号

跳转, $P_0$ 表示 $P_{IR}$ 字段,控制取指令的最后一条微指令结束后跳转到的微程序入口地址。

**模块输出**: 微程序地址转移控制信号,表示为二进制 $S = S_2S_1S_0$ ,其中S = 0表示使用计数器法得到下一条地址,S = 1表示跳转到微程序入口地址,S = 2表示跳转到 BEQ指令中相等时下一条微指令地址,S = 3表示跳转到中断处理程序对应微程序的微指令首地址,S = 4表示跳转到取指令对应微程序的微指令首地址。

**具体分析**: 分析输入和输出的关系可知,当P=0时,应有S=0; 当 $P_0=1$ 时,应有S=1; 当 $P_1$ &equal = 1时,应有S=2; 当 $P_2$ &IntR=1时,应有S=3; 当 $P_1$ &equal  $\neq$  1且 $P_2$ & $IntR\neq 1$ 时,应有S=4。

**模块实现:** 使用自动生成微程序条件判别测试逻辑的 Excel 表格,填入输入信号与对应的微程序入口地址(十进制),得到 $S_2S_1S_0$ 各个二进制位的逻辑表达式,输入到 Logisim 软件中,使用分析电路功能自动生成相应电路。具体 Excel 表格见图 1-5。

输入	、(填1寸	70,不填	为无关项	ix)			
P0	P1	P2	equal	IntR	S2	S1	S0
0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	1
0	1	0	1	0	0	1	0
0	1	1	1	0	0	1	0
0	1	1	0	1	0	1	1
0	0	1	0	1	0	1	1
0	0	1	1	1	0	1	1
0	0	1	0	0	1	0	0
0	0	1	1	0	1	0	0
0	1	1	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	1	1	0	0

图 1-5 微程序条件判别测试逻辑 Excel 表格图

#### (4) 控制存储器

模块功能: 根据地址转移逻辑生成的地址,取出对应的微指令。

模块输入: 微指令地址。

模块输出: 30 位二进制表示的微指令。

**具体分析**: 首先分析每条指令的数据通路和各个时钟周期所需的控制信号,填入 表格中即可;然后填入判别字段,具体规则如下:

- 取指令微程序的最后一条微指令应有 $P_0 = 1$ ,表示转移到下一段微程序的入口;
- beq 指令微程序中地址为 15 的微指令应有应有 $P_1$  = 1,表示需要根据 equal 信

号判断分支;

● 每个指令对应微程序的最后一条微指令应有P<sub>2</sub> = 1,表示当前微程序结束。

模块实现:使用自动生成微程序的 Excel 表格,填入每条微指令对应的控制信号、判别字段,得到所有微指令的十六进制编码,复制到电路中的控制存储器中。具体 Excel 表格见图 1-6。

微指令功能	状态の物理	PCout	DRout	Zout	Rout	(R))out	IR(A)out	DREout	PCin	ARin	DREin	DRin	Xin	Rin	IRin	PSWin	Rs/Rt	RegDet	Add	Add4	SIt	READ	WRITE	EPCout	EPCin	Addrout	STI	CLI	P1	P2	P3 微指令 微指令	(令十六进制
取指令	0	1								1			1																		100000001001000000000000000000000000000	0240000
取指令	1																			1											000000000000000001000000000000	800
取指令	2			1					1		1											1							L		0010000101000000000010000000000 85	500200
取指令	3		1												1														1		0100000000000100000000000000100 100	0010004
lw	4	L			1								1																L		000100000001000000000000000000000000000	040000
lw	5					1													1												000010000000000001000000000000000000000	001000
lw	6	L		1						1																			L		001000001000000000000000000000000000000	200000
lw	7										1											1									00000000100000000010000000000	100200
lw	8	L	1											1															L		1 01000000000010000000000000000001 100	0020001
sw	9				1								1																		000100000001000000000000000000000000000	040000
SW	10	Ш				1													1										L		000010000000000001000000000000000000000	001000
sw	11			1						1																					001000001000000000000000000000000000000	200000
sw	12	Ш			1							1					1												L		000100000010000100000000000000000000000	084000
sw	13							1															1								1 900000100000000000000100000001 80	800101
beq	14	Ш			1								1																		000100000001000000000000000000000000000	040000
beq	15				1											1	1													1	1 0001000000000001100000000000000011 40	00C003
beq	16	1											1																L		100000000010000000000000000000000000000	0040000
beq	17						1												1												000001000000000001000000000000000000000	001000
beq	18	L		1					1																				L		1 0010000100000000000000000000000000000	400001
slt	19				1								1																		000100000001000000000000000000000000000	040000
slt	20	L			1												1				1								L		000100000000000100010000000000000000000	004400
slt	21			1										1				1													1 0010000000000100010000000000000000000	022001
addi	22	L			1								1																L		000100000010000000000000000000000000000	040000
addi	23					1													1										_		000010000000000001000000000000000000000	001000
addi	24	L		1										1															L		1 0010000000000100000000000000000001 80	020001
eret	25								1															1			1				1 0000000100000000000000100100001 40	100091
中断响应	26	1																							1			1			100000000000000000000000000000000000000	0000048
中断响应	27								1																	1					1 000000010000000000000000000000001 40	400021

图 1-6 微程序 Excel 表格图

(5) 使用上述模块实现微程序控制器

功能:根据指令字和 EQUAL 信号,输出控制信号序列。

输入: 32 位指令 IR 和 EQUAL 信号。

输出: 当前执行的微指令的地址、控制总线。

实现: 使用模块(1)至(4)实现微程序控制器。具体流程如下:

- 根据指令译码器 ID 得到指令译码信号:
- 将译码信号输入到微程序入口查找逻辑模块中,输出入口地址:
- 以判别测试逻辑的输出为多路选择器的选择信号,在多路选择器的输入端依次 连接顺序地址、入口地址、beq 指令分支、中断处理程序入口、取指微程序入 口,最后输出微指令的地址;
- 根据微指令的地址,从控存中读取微指令的内容,输出到控制总线 ControlBus 中,循环进入第三步;

● 具体电路实现见图 1-7。




图 1-7 微程序控制器电路实现图

#### 1.2.2 硬布线控制器的实现

(1) 硬布线状态机

模块功能:根据现态和输入信号,输出次态。

模块输入: 当前状态(现态)和输入的信号。

模块输出:下一状态(次态)。

模块实现:使用自动生成微程序的 Excel 表格,填入每条微指令对应的控制信号、判别字段,得到所有微指令的十六进制编码,复制到电路中的控制存储器中。具体 Excel 表格见图 1-8。

(2) 使用上述模块实现硬布线控制器

功能:根据指令字、EQUAL信号、时钟,输出控制信号序列。

输入: 32 位指令 IR、EOUAL 信号、时钟信号 CLK。

输出:控制总线 ControlBus。

**实现:** 使用模块(1)实现硬布线控制器。具体流程如下:

- 根据指令译码器 ID 得到指令译码信号;
- 将译码信号、中断请求信号和 EQUAL 信号输入到硬布线状态机中,输出现态;
- 将现态作为次态输入到状态机中;
- 根据现态取微指令并输出到控制总线 ControlBus 中,循环进入第二步:
- 具体电路实现见图 1-9。




图 1-8 硬布线状态机 Excel 表格图




图 1-9 硬布线控制器电路实现图

# 1.3 实验步骤

- (1) 根据相关电路的逻辑填写 Excel 表格,得到电路的输出逻辑表达式;
- (2) 在 Logisim 工具上逐步实现各个电路;

- (3) 装载冒泡排序源程序进行联调测试,运行验证正确性;
- (4) 在 educoder 平台上提交评测。

### 1.4 故障与调试

#### 1.4.1 beq相关微指令出现错误

故障现象: 完成微指令控制器后,在 educoder 平台上测试出现错误。

**原因分析:** 排查后发现由于没有搞懂实验中 beq 实现分支跳转的机理,错误地多给了 stl 信号,而实际上只需要使用 equal 信号进行判断。

解决方案: 去掉 beq 微程序中多余的 slt 信号。

#### 1.4.2 地址查找逻辑出错

故障现象: 完成微指令控制器后, 在 educoder 平台上测试出现错误。

**原因分析:** 排查后发现由于多路选择器的选择信号与输入不匹配,导致本应该进行 beq 指令的分支跳转功能时,却跳转到了中断程序入口。

解决方案:修改地址查找逻辑中多路选择器的输入。

#### 1.5 测试与分析

educoder 平台提交测试全部通过,在 Logisim 上运行冒泡排序程序测试结果如下,其中内存 MEM 的内容如图 1-10,寄存器的内容如图 1-11:

```
000 2010ffff 20110000 ae300200 22100001 22310004 ae300200 22100001 22310004
008 ae300200 22100001 22310004 ae300200 22100001 22310004 ae300200 22100001
010 22310004 ae300200 22100001 22310004 ae300200 22100001 22310004 ae300200
018 20100000 2011001c 8e130200 8e340200 0274402a 11000002 ae330200 ae140200
020 2231fffc121100011000fff722100004
               2011001c 12110001 1000fff3 1000ffff
00000000 00000000 00000000 00000000
080 00000006 00000005 00000004 00000003 00000002 00000001 00000000 fffffffff
```

图 1-10 冒泡排序程序运行结果-内存示意图




图 1-11 冒泡排序程序运行结果-寄存器示意图

### 1.6 实验总结

本次实验主要完成了如下几点工作:

- 1) 实现了支持中断机制的 MIPS 现代时序微程序控制器:
- 2) 实现了支持中断机制的 MIPS 现代时序硬布线控制器;
- 3) 实现了可以进行冒泡排序并支持中断机制的现代时序 CPU。

# 1.7 实验心得

- 1) 通过本次实验,掌握了 logisim 平台的各个器件,并学会了如何使用分析电路 功能根据组合逻辑表达式自动生成组合逻辑电路。
- 2) 通过本次实验,掌握了实验所支持的指令集在 CPU 中执行时的数据通路,并据此掌握了单总线结构下指令所需控制信号序列的分析方法。
- 3) 通过本次实验,掌握了单总线 CPU 如何支持单级中断。从处理单级中断的步骤出发,即关中断,保存断点地址,识别中断源并将中断服务程序地址送至 PC,执行中断服务程序,将断点地址送 PC,开中断。因此需要从软件和硬件两方面来支持中断,硬件方面,使用 IE 支持开关中断,使用 EPC 存取断点地址,使用中断控制器识别中断源并将中断服务程序地址送至 PC;软件方面,需要添加对中断返回指令 ERET 的支持,同时还要在状态图中添加中断服务

程序的相关状态。

- 4) 通过本次实验,我对于理论知识有了更深刻的理解。在逐步深入的实验体系, 将理论知识转化成为实践的过程中,成就感也在不断积累。
- 5) 总之,计算机组成原理实验让我受益匪浅。正是这样一个循序渐进的实验体系,让我对计算机的硬件系统有了一个总体的把握,也是这样的实验体系,从运算器到存储器再到控制器,将数字逻辑中学到的知识落实到了实处。

#### • 指导教师评定意见 •

# 一、原创性声明

本人郑重声明本报告内容,是由作者本人独立完成的。有关观点、方法、数据和文献等的引用已在文中指出。除文中已注明引用的内容外,本报告不包含任何其他个人或集体已经公开发表的作品成果,不存在剽窃、抄袭行为。

特此声明!

作者签字: 徐瑞达

二、对课程实验的学术评语(教师填写)

# 三、对课程实验的评分(教师填写)

评分项目	课程目标 1	课程目标 2	课程目标3	最终评定
(分值)	工具应用	设计实现	验收与报告	(100分)
(分担)	(10分)	(70分)	(20分)	(100 %)
得分				