
计算机组成 (2022秋) · 算机组成课程组 (刘旭东、高小鹏、肖利民、栾钟治、万寒) 北京航空航天大学计算机学院中德所 栾钟治

1

0. 北京航空航天大学



 习题2——时序逻辑

 ◇日发布

 ◇Spoc平台

 ◇10月14日截止

 >23:55

 ◇在sopc提交


 〉电子版,可手写


2


回顾: 存储电路


- ❖主存储器——— 存储单元电路
- **❖存储单元电路的概念及其基本条件(0/1状态、读出、写入)**
- ❖SRAM存储单元电路工作原理 (六管、触发器)
- ❖DRAM存储单元电路工作原理(单管、电容充放电、需要刷新)
- ❖ROM存储单元电路的工作原理(ROM、PROM、EPROM、EPROM、


(5) 北京航空航天大学













存储芯片结构示例 ❖ DRAM 4K×4 DRAM芯片结构(内部包含刷新电路) RAS: Row Access Strobe RAS CAS WE OE CAS: Column Access Strobe 所有DRAM芯片同时刷新,由 刷新计数器自动计数,按行刷 新(只需行地址),对CPU透明。 Timing and Control 读/写行地址和刷新行地址被送到一个 多路选择器,由内部控制电路选择哪 个地址被送到行译码器 Refresh Counter 1_{MUX} Row Decoder Row Memory Array Addres 4×4096 Buffer Al Data Input Buffer Sense Amplifer Dl → D2 A10 Addre Data Output and I/O gate Buffer Buffer Column Decoder 05. 北京航空航天大学



10





存储器芯片的扩展

- ❖单片存储器芯片不能满足存储系统的需求
- ❖存储扩展
 - ▶位扩展: (2ⁿ × m)

存储器芯片提供的字空间满足整个存储空间的字空间要求,2ⁿ 够但存储器芯片的位空间不能满足要求,m 不够

方法: 多个存储器芯片的数据位空间拼在一起

▶字扩展: (2ⁿ × m)

存储器芯片提供的字空间不能满足整个存储空间的字空间要求, 2º 不够但存储器芯片的位空间满足要求, m 够

方法: 多个存储器芯片的字空间拼在一起


▶混合扩展: (2ⁿ × m)


存储器芯片提供的字空间不能满足整个存储空间的字空间要求, 2º 不够 位空间也不能满足要求, m 不够


方法:综合运用字扩展和位扩展


05. 北京航空航天大学


15




















存储器芯片的扩展 (混合扩展) 4Kx4 SRAM存 储芯片构成 16Kx8的存储 器连接图 译 码器 22 O. 北京航空航天大学

22

存储器芯片的扩展方法小结

❖基本思路

- 1. 确定每个芯片的地址管脚数、数据管脚数、地址空间
- 2. 确定整个存储空间所需的地址总线和数据总线的数量及地址空间
- 3. 计算所需存储器芯片的数量,确定每个存储器芯片在整个存储空 间中的地址空间范围、位空间范围
- 4. 所有*芯片的地址管脚*全部连接到*地址总线*对应的地址线上
- 5. 同一*字空间*的存储芯片*CS信号*连在一起
- 6. 同一位空间的数据线连在一起,并连接到对应的数据总线上
- 7. 根据每个存储器芯片的地址空间范围设计存储器芯片所需要的片 选信号逻辑。CS逻辑电路的输入一定是*地址总线中没有连接到芯* **片的地址管脚上**的那部分地址线
- 8. 统一读写控制

0. 北京航空航天大学

存储器芯片的扩展示例 —— 异种芯片

❖例:用3片16K×4的SRAM芯片和若干8K×4的SRAM芯片 组成一个64K×8的按字节编址的存储器。

1. 确定每个芯片的地址管脚数、数据管脚数

16K×4芯片: 14位地址, 4位数据, 芯片地址空间: 0000 H~3FFF H 8K×4芯片: 13位地址, 4位数据, 芯片地址空间: 0000 H~1FFF H

2. 确定整个存储空间所需的地址总线和数据总线的数量

64K×8存储器: 16位地址, 8位数据, 地址空间: 0000 H~FFFF H

3a.计算所需存储器芯片的数量

16K×4芯片: 已有3片

需要8K×4芯片数: [(64K×8) - 3× (16K×4)] / (8K×4) = 10片


05 北京航空航天大学

25

25

存储器芯片的扩							
4.所有芯片的地址管	管脚全部	连接到	地址总	线对应	的地址	线上	
	A _{15~0}	A _{15~12}	A _{11~8}	A _{7~4}	A _{3~0}		
❖ 对16Kx4芯片。	0000Н	0000	0000	0000	0000		
						16K × 4	16K ×
连接A13~A0	ЗЕГЕН	0011	1111	1111	1111		
• EII AAF 44	4000H	0100	0000	0000	0000		8K ×
❖ 剩余A15, 14	5FFFH	0101	1111	1111	1111	16K × 4	8V X
用于CS的生成	6000H	0110	0000	0000	0000	10K X 4	8K x
111 0 0 HJ 11/20	7FFFH	0111	1111	1111	1111		OK X
	8000H	1000	0000	0000	0000	8K x 4	8K ×
❖ 对8Kx4芯片,	9FFFH	1001	1111	1111	1111	P X 40	ov x
连接A12~A0	A000H	1010	0000	0000	0000	8K x 4	8K x
迁按A12~A0	BFFFH	1011	1111	1111	1111	P X NO	OK X
	C000H	1100	0000	0000	0000	8K x 4	8K x
❖ 剩余A15,14,13	DFFFH	1101	1111	1111	1111	51. A 1	J. A
用于CS的生成	E000H FFFFH	1110 1111	0000 1111	0000 1111	1111	8K x 4	8K x


3b.确定每个存储器	芯片在整	个存储空	2间中的	9地址3	空间范围	、位空间落	芭围
	A _{15~0}	A _{15~12}	A _{11~8}	A _{7~4}	A _{3~0}	D _{7~4}	D _{3~0}
• # ± .	0000Н	0000	0000	0000	0000		
❖ 共有:						16K × 4	16K x
3片16Kx4芯片	OPPRI	0011	1111	1111	1111	1.00	(Section 1)
40 Hov. 4# H	3FFFH	0011	1111	1111	1111		
10片8Kx4芯片	4000H	0100	0000	0000	0000		
	5FFFH	0101	1111	1111	1111	16K x 4	8K x 4
• +m/54 o LL o.c 4	6000H	0110	0000	0000	0000		017 4
❖ 如将10片8Kx4	7FFFH	0111	1111	1111	1111		8K x 4
看作5片16Kx4							
	8000H	1000	0000	0000	0000	8K x 4	8K x 4
则相当于共有:	9FFFH	1001	1111	1111	1111	OR X 1	OK A I
8片16Kx4芯片	A000H	1010	0000	0000	0000	8K x 4	8K x 4
.,,	BFFFH	1011	1111	1111	1111		D300150 9380 10
	СОООН	1100	0000	0000	0000		
❖ 存储器为64Kx8	DFFFH	1100	1111	1111	1111	8K x 4	8K x 4
	E000H	1110	0000	0000	0000		namen s
可组成4X2方阵	FFFFH	1111	1111	1111	1111	8K × 4	8K x 4





,

8.统一读写控制							
	A _{15~0}	A _{15~12}	A _{11~8}	A _{7~4}	A _{3~0}		
	0000Н	0000	0000	0000	0000		
❖ 所有芯片的						16K × 4 16K	v
读写控制信						TOR X 4	^
号连接到总	3FFFH	0011	1111	1111	1111		_
线读写控制	4000H	0100	0000	0000	0000		_
信号上	5FFFH	0100	1111	1111	1111	8K :	<
142-	6000H	0110	0000	0000	0000	16K x 4	x
	7FFFH	0111	1111	1111	1111	8K :	
	8000H	1000	0000	0000	0000	8K × 4 8K :	x 4
	9FFFH	1001	1111	1111	1111	OK X 4 OK .	
	H000A	1010	0000	0000	0000	8K × 4 8K	,
	BFFFH	1011	1111	1111	1111	OR A T OR A	`
							_
	C000H	1100	0000	0000	0000	8K x 4 8K :	
	DFFFH	1101	1111	1111	1111	35.55 (55.55)	
	E000H FFFFH	1110 1111	0000 1111	0000 1111	0000	8K x 4 8K :	



30

CPU与主存的连接 (示例)

CPU地址线A15~A0,数据线D7~D0,WR为读/写信号,MREQ为访存请求信号。0000H~3FFFH为系统程序区,4000H~FFFFH为用户程序区。用8K×4位ROM芯片和16K×8位RAM芯片构成该存储器,要求说明地址译码方案,并将ROM芯片、RAM芯片与CPU连接。


- ❖ 1. 确定每个芯片的地址管脚数、数据管脚数、地址空间
 - ❖ 8K X 4 芯片: 13位地址, 4位数据, 芯片地址空间: 0000 H~1FFF H
 - ❖ 16K X 8 芯片: 14位地址, 8位数据, 芯片地址空间: 0000 H~3FFF H
- ❖ 2. 确定整个存储空间所需的地址总线和数据总线的数量及地址空间
 - ❖ 16位地址, 8位数据, 地址空间: 0000 H~FFFF H

16位地址, 8位数据, ROM, 地址空间: 0000H~3FFFH


16位地址, 8位数据, RAM, 地址空间: 4000H~FFFFH


- ❖ 3. 计算所需存储器芯片的数量,确定每个存储器芯片在整个存储空间中的地址空间范围、位空间范围
 - ❖ 8K X 4 芯片: (16K X 8) / (8K X 4) = 4
 - ❖ 16K X 8 芯片: (48K X 8) / (16K X 8) = 3
- ❖ 4. 所有芯片的地址管脚全部连接到地址总线对应的地址线上
- ❖ 5. 同一字空间的存储芯片CS信号连在一起
- ❖ 6. 同一位空间的数据线连在一起,并连接到对应的数据总线上
- ❖ 7. 根据每个存储器芯片的地址空间范围设计存储器芯片所需要的片选信号逻辑
- 8. 统一读写控制


0. 北京航空航天大学















DRAM存储单元电路的刷新

❖DRAM存储单元电路的刷新





由于读出过程D线电压变化量较小,需要对变化量进行放大才能得到有效的数据,所以单管存储单元电路中D线上必须增加传感放大器(Sense Amplifier)。


刷新由传感放大器在读出过程中同时完成 在D线上增加了传感放大器后,读过程实际上就是一次刷新过程 事实上,DRAM的刷新就是通过这样的读操作来实现的

05 北京航空航天大学

38







DRAM的刷新方式

- ❖DRAM刷新的特点
 - ▶刷新操作:读操作:
 - ▶按行刷新、所有芯片同时进行:
 - ▶刷新操作与CPU访问内存分开进行;
 - ▶刷新周期: 2ms, 4ms, 8ms;
 - ▶刷新地址及刷新地址计数器
- ❖DRAM常用的刷新方式
 - >集中式
 - ▶分散式
 - >分布式

Dogwoods

42

42

DRAM的刷新方式

例:采用集中刷新方式,对128x128矩阵存储器刷新

设刷新周期为2ms,读/写周期为0.5µs,则:

集中刷新时间相当于128个读周期;

1个刷新周期中有4000个读/写周期,其中:

128个周期 (64 µs) 用来刷新操作;

3872个周期 (1936 µs) 用于读/写或维持信息;

当3872个周期结束,便开始进行128个周期(64 µs)的刷新操作

存在不能进行读写操作的死区时间(例64us),很少使用

O. 北京航空航天大学

DRAM的刷新方式

❖分散刷新方式

CPU与刷新电路交替访问内存,一个存储周期刷新1行,下一个 存储周期刷新另一行,直至最后1行后,又开始刷新第1行。

同1行两次被刷新的时间间隔可能小于刷新周期。

分散刷新间隔 = 刷新行数×存储周期 ≤ 刷新周期



分散式刷新使系统速度降低,但不存在停止读写操作的死时间

D. 北京航空航天大学

45


DRAM的刷新方式

❖分布式 (异步) 刷新方式

异步刷新间隔 = 刷新周期

以128行为例,在2ms时间内,必须轮流对每一行刷新一 次,即每隔2ms/128=15.5μs刷新一行。

这时假定读/写与刷新操作时间都为0.5μs,则可用前15μs 进行正常读/写操作,最后0.5µs完成刷新操作。



DRAM的刷新方式

❖分布式(异步)刷新方式

保证在一个刷新周期内将存储芯片内的所有行刷新一遍, 可能等时间间距, 也可能不等。

异步刷新间隔 = 刷新周期





主存储器总结

❖存储系统概述

▶存储器的分类:介质、访问方式、功能

>存储器的性能指标:访问时间、存储周期、带宽

▶存储器的层次结构: Reg-Cache-MM-2ndS-3rdS

❖主存储器 ——— 存储单元电路

- ▶存储单元电路的概念及其基本条件 (0/1状态、读出、写入)
- **▶SRAM存储单元电路的工作原理(六管、触发器)**
- ▶DRAM存储单元电路的工作原理(单管、电容充放电、需要刷新)
- ▶ROM存储单元电路的工作原理 (ROM、PROM、EPROM、EEPROM)

❖主存储器 ——— 存储芯片的内部结构

- ▶芯片容量的基本描述 (字单元数 X 每个字单元的位数, 2ⁿ x m)
- ▶一维地址结构 (矩阵2ⁿ x m, 2ⁿ选择线, m数据线)
- ▶二维地址结构 (矩阵2^{n/2} x (2^{n/2} x m), 2^{n/2} + 2^{n/2}选择线, m数据线)
- ▶存储芯片的片选信号/CS (DRAM /RAS) 和读写控制信号/WE
- ▶DRAM存储芯片的地址管脚复用 (/RAS和/CAS控制)

DRAM的刷新计数器 (Refresher Counter,生成行地址,按行刷新)

主存储器总结

❖存储器扩展

- ▶字扩展
- ▶位扩展
- ▶混合扩展
- > 异种芯片的扩展

❖DRAM刷新

- > 存储单元电路的刷新
- >存储芯片的刷新
- **▶DRAM的刷新方式**
 - 集中式
 - 分散式
 - 分布式 (异步)

O. 北京航空航天大学