P6 设计报告-陈伟杰

模块设计

ALU

```
资源管理器
                                                            ズ 开始 ■ ALU.v ●
                                                                                                                                                                                                                                                                                                                                    D 🗂 🗆 ..
~ 打开的编辑器 1 个未保存
                                                                          Double ALU(
input [31:0] dataA,
input [31:0] dataB,
input [31:0] dataB,
input [31:0] atuCrb,
output reg 31:0] atuCrb,
output reg 2ero,
input [4:0] shamt
);
always@(+0begin
case(atuCrt)

4 be0001 begin
result = dataB6dataB;
zero = result==0;
end
E CMP.v
constants.v
controller.v
D2E.v
    = data_ext.v
   E E2M.v

E EXT.v

F F2D.v


for_MUX.v
                                                                                              end
4'b0001:begin //|
  result = dataA|dataB;
  zero = result==0;
.
   GRF.v
hazard_Unit.v
instr_class.v
M2W.v
      mips.v
                                                                                               end
4'b0011:begin //-
  result = dataA-dataB;
  zero = result==0;
and
      MULT_DIV.v
     MUX.v
PC.v
pcCalc.v
                                                                                               4'b0100:begin //nor
result = ~(dataA | dataB);
      store_judge.v
                                                                                               end
4'b0110:begin //logical left shift
    result = dataB<<shamt;</pre>
                                                                                               end
4'b0111:begin //logical right shift
| result = dataB>>shamt;
                                                                                               result = datab>>snamt;
end
4'b1000:begin //suanshu right logical
result = ($signed(dataB))>>>shamt;
                                                                                               end
4'b1001:begin //signed A<B -->1 slt slti
result = $signed(dataA)<$signed(dataB)?32'b1:32'b0;</pre>
                                                                                               行 1, 列 1 制表符长度: 4 UTF-8 CRLF Verilog 👸 尽 🚨
```

CMP

```
module CMP(
                         input [31:0] d1,
                          input [31:0] d2,
                         input [3:0] branch,
                         output eq,
                         output lez,
                         output ltz,
                         output gez,
                         output gtz,
                         output equal
                         );
                         assign eq=(d1==d2);
                         assign lez=(($signed(d1))<=0);</pre>
                         assign ltz=(($signed(d1))<0);</pre>
                         assign gez=(($signed(d1))>=0);
                          assign gtz=(($signed(d1))>0);
                          assign\ equal=(eq\&\&branch==4'b0001) \mid |(\sim eq\&\&branch==4'b0010) \mid |(gtz\&\&branch==4'b0011) \mid |(\sim eq\&\&branch==4'b0011) \mid |(\sim eq\&branch==4'b0011) \mid |(\sim eq\&\&branch==4'b0011) \mid |(\sim eq\&branch==4'b0011) \mid |(\sim eq\&\&branch==4'b0011) \mid |(\sim eq\&\&branch==4'b00111) \mid |(\sim eq\&\&branch==4'b00111) \mid |(\sim eq\&\&branch==4'b001111) \mid |(\sim eq\&\&branch==4'b001111111111111
                         ||(lez&&branch==4'b0100)||(gez&&branch==4'b0101)||(ltz&&branch==4'b0110);
 endmodule
```

Constant

这个文件主要定义不同类型 opcode 和 function



Controller

```
`include "constants.v"
module controller(
input [31:0] instr,
input [5:0] op,
input [5:0] func,
output [1:0] regDst,
output aluSrc,
output regWrite,
output memRead,
output memWrite,
output [2:0] memToReg,
output ext0p,
output [3:0] branch,
output jump,
output [3:0] aluCtrl,
output pcSrc,
output shamt_or_rs,
output mord,
```

```
output wHiLo,
output weMD,
output mdStart,
output [2:0] extRdOp,
output [1:0] storeOp,
output signmd,
output rHiLo
);
wire instr 20 16;
assign instr_20_16=instr[20:16];
addu=0, subu=0, sub, add, AND, OR, XOR, NOR, sll, sllv, slt, sltu, sr
a, srav, srl, srlv;
reg jr=0,jalr,jal=0,j=0;
reg lui,ori,addi,addiu,andi,xori,slti,sltiu;
reg beq=0, bne, bgtz, blez, bgez, bltz;
reg mfhi,mflo,mthi,mtlo,mult,multu,div,divu;
reg sw,sb,sh;
reg lw, lb, lbu, lh, lhu;
req nop=0;
always@(*)begin
addu=0; subu=0; sub=0; add=0; AND=0; OR=0; XOR=0; NOR=0;
sll=0;sllv=0;slt=0;sltu=0;sra=0;srav=0;srl=0;srlv=0;
beq=0; bne=0; bgtz=0; blez=0; bgez=0; bltz=0;
jr=0; jalr=0; jal=0; j=0;
sw=0; sb=0; sh=0;
lw=0; lb=0; lbu=0; lh=0; lhu=0;
mfhi=0; mflo=0; mthi=0; mtlo=0; multu=0; div=0; div=0;
lui=0;ori=0;addi=0;addiu=0;andi=0;xori=0;slti=0;sltiu=0;
nop=0;
case(op)
`R:begin
case(func)
`addu:addu=1;
`subu:subu=1;
`sub:sub=1;
`add:add=1;
`AND: AND=1;
```

```
`OR: OR=1;
`XOR:XOR=1;
`NOR:NOR=1;
`R:begin
if(instr!=0)sll=1;
else nop=1;
end
`sllv:sllv=1;
`slt:slt=1;
`sltu:sltu=1;
`sra:sra=1;
`srav:srav=1;
`srl:srl=1;
`srlv:srlv=1;
`jr:jr=1;
`jalr:jalr=1;
`mfhi:mfhi=1;
`mflo:mflo=1;
`mthi:mthi=1;
`mtlo:mtlo=1;
`mult:mult=1;
`multu:multu=1;
`div:div=1;
`divu:divu=1;
default:nop=1;
endcase
end
`beq:beq=1;
`bne:bne=1;
`bgtz:bgtz=1;
`blez:blez=1;
`bgeltz:begin
if(instr_20_16==0)bltz=1;
else if(instr_20_16==1)bgez=1;
end
`lui:lui=1;
`ori:ori=1;
`addi:addi=1;
```

```
`addiu:addiu=1;
`andi:andi=1;
`xori:xori=1;
`slti:slti=1;
`sltiu:sltiu=1;
`lw:lw=1;
`lb:lb=1;
`lbu:lbu=1;
`lh: lh=1;
`lhu:lhu=1;
`sw:sw=1;
sb:sb=1;
`sh:sh=1;
`j:j=1;
`jal:jal=1;
default:nop=1;
endcase
end
wire cal_i,cal_r,cal_md,st,ld,b,jump1,w_md,r_md;
assign cal_i=lui|ori|addi|addiu|andi|xori|slti|sltiu;
assign
cal_r=add|addu|sub|subu|AND|OR|XOR|NOR|sll|sllv|sra|srav|
srl|srlv|slt|sltu;
assign cal_md=mult|multu|div|divu;
assign r_md=mflo|mfhi;
assign w md=mthi|mtlo;
assign jump1=j|jalr|jal|jr;
assign b=beq|bgtz|blez|bgez|bltz|bne;
assign ld=lw|lb|lbu|lh|lhu;
assign st=sw|sb|sh;
assign regDst = (cal_r|jalr|r_md)?2'b01:
(jal)?2'b10:2'b00;
assign aluSrc = cal_i|st|ld;
assign regWrite = cal_r|cal_i|r_md|jal|jalr|ld;
assign memRead = ld;
assign memWrite = st;
assign memToReg = (ld)?3'b001:
(jump1)?3'b010:
```

```
(mfhi|mflo)?3'b011:
3'b000:
assign extOp = (xori|andi|ori)?1:0;
assign branch = beg?4'b0001:
bne?4'b0010:
bqtz?4'b0011:
blez?4'b0100:
bgez?4'b0101:
bltz?4'b0110:4'b0000;
assign aluCtrl = (AND|andi)?4'b0000:
(ori|OR)?4'b0001:
(addu||add||addi||addiu||ld||st)?4'b0010:
(subu|sub)?4'b0011:
(NOR)?4'b0100:
(XOR|xori)?4'b0101:
(sll|sllv)?4'b0110:
(srl|srlv)?4'b0111:
(sra|srav)?4'b1000:
(slt|slti)?4'b1001:
(sltu|sltiu)?4'b1010:
(lui)?4'b1011:
4'b0000:
assign jump = (jal|j);
assign pcSrc = (jr|jal|j|jalr);
assign shamt_or_rs=srl|sra|sll;
assign extRdOp=lbu?3'b001:
lb?3'b010:
lhu?3'b011:
lh?3'b100:3'b000;
assign storeOp=sh?2'b01:sb?2'b10:2'b00;
assign mdStart=cal md;
assign mord=div|divu;
assign wHiLo=mtlo;
assign weMD=w md;
assign signmd=mult|div;
assign rHiLo=mflo;
endmodule
```

```
资源管理器
                            ··· ズ 开始 ■ controller.v ■ D2E.v
                                                                                                                                                                          ▷ 🐧 🗆 …
                                  ~ 打开的编辑器
✓ 打开的编辑器

✓ 开始

E controller.v

× ■ D2E.v
 ✓ P6

≡ ALU.v

≡ CMP.v
                   0.000
  E constants.v
D2E.v

E data_ext.v

E E2M.v
   EXT.v
  F2D.v

for_MUX.v

GRF.v

hazard_Unit.v
  instr_class.v

M2W.v

mips.v

MULT_DIV.v
    MUX.v
   F PC.v□ pcCalc.v□ store_judge.v
 〉大纲
$ master* + + + ⊗ 0 ≜ 0
                                                                                                                                     行 1, 列 1 制表符长度: 4 UTF-8 CRLF Verilog 😂 👂 🚨
```

Data_ext

```
⊳ <mark>o</mark> ⊞
✓ 打开的编辑器 1个未保存

ズ 开始

E controller.v

E D2E.v
4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 34 35 36 36 37 38 39 40 41 42 43 44 45 46
 Constants.v
controller.v
D2E.v
data_ext.v
           E E2M.v

E EXT.v

F F2D.v

for_MUX.v
                                                                                                                                                                                                                                                                                               endcase
end
3'b01e:begin
case(A)
2'b01:i0out={{24{Din(7)}},Din(7:0)};
2'b01:i0out={{24{Din(7)}},Din(3:10)};
2'b1:i0out={{24{Din(33)}},Din(3:10)};
2'b1:i0out={24{Din(33)}},Din(3:124)};
default:Dout=6;
endcase
end
           E GRF.v

E hazard_Unit.v

E instr_class.v

E M2W.v
                       mips.v
                     MULT_DIV.v
                   MUX.v
F PC.v
F pcCalc.v
                                                                                                                                                                                                                                                                                                     store_judge.v
                                                                                                                                                                                                                                                                                                     ennessed at the second at the 
p³ master* ↔ ⊗ 0 🛦 0
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             行 47, 列 1 制表符长度: 4 UTF-8 CRLF Verilog 👸 👂 🗘
```

E2M

EXT

For-mux

```
GRF.v — P6
 • •
                                                               ★ 开始

Controller.v

D2E.v
     F2D.v
           for_MUX.v
 × ≡ GRF.v
   P6 ALU.v
                                D ロロロ
                                                                       );
reg [31:0] gpr [31:0];
assign RD1=(WA==RA1&&WA&&WE)?WD:gpr[RA1];
assign RD2=(WA==RA2&&WA&&WE)?WD:gpr[RA2];
integer i=0;
   E CMP.v
     constants.v
controller.v
D2E.v
                                                                       always@(posedge clk)begin
if(reset)begin
for(i=0;i<32;i=i+1)begin
gpr[i]<=32'b0;
end
    = data_ext.v
    E2M.v
     EXT.v
F2D.v
for_MUX.v
                                                                      end
end
else begin
if(WE)begin
if(WA)gpr(MA)<=WD;
else gpr(WA)<=0;
end
end
aodule
   ■ hazard_Unit.v
■ instr_class.v
■ M2W.v
    ■ MULT_DIV.v

    ■ MUX.v
    ■ PC.v
    ■ pcCalc.v
      store_judge.v
 〉大纲
P master* ⊕ ⊗ 0 ∧ 0
                                                                                                                                                                                                                          行 1, 列 1 制表符长度: 4 UTF-8 LF Verilog 😂 尽 🚨
```

Hazard_Unit

```
• •
     ~ 打开的编辑器 1 个未保存
                                           E E2M.v
E EXT.v
                                                          F2D.v
                                                     for_MUX.v
                                                        GRF.v
E ALU.v
                 E CMP.v
                                                                                                                                                                                                                                                                                                                                             wire D_b,D_cal_r,D_cal_i,D_load,D_store,D_jr,D_jal,D_jalr,D_cal_md,D_md,D_r_md,D_w_md;
instr_class D_class (.instr(instr_D), .jal(D_jalr), .cal_i(D_cal_i), .cal_r(D_cal_r), .cal_i(D_cal_i), .cal_r(D_cal_i), .cal_r(D_cal_i), .dal_i(D_cal_i), .da
                    = data_ext.v
                    E2M.v
               EXT.v
F2D.v
for_MUX.v
■ GRF.v
hazard_Unit.v
■ instr_class.v
■ M2W.v
                                                                                                                                                                                                                                                                                                                                               wire stallRt,stallRs,stall,stallMd;
                                                                                                                                                                                                                                                                                                                                          wire [4:0] rs_D,rs_E,rt_D,rt_E,rs_M,rt_M,rd_M,rs_M,rt_M,rd_M,rd_E;
assign rs_D = instr_D[rs];
assign rs_E = instr_E[rs];
assign rs_E = instr_E[rs];
assign rt_D = instr_D[rt];
assign rt_D = instr_D[rt];
assign rt_M = instr_M[rs];
assign rt_M = instr_M[rs];
assign rt_M = instr_M[rt];
assign rt_M = instr_M[rs];
assign rs_W = instr_M[rs];
assign rs_W = instr_M[rs];
assign rd_W = instr_M[rd];
                              mips.v
                            MULT DIV.v
                            MUX.v
PC.v
                            pcCalc.v
                              store_judge.v
                                                                                                                                                                                                                                                                                                                                               //stall logic
assign stallRt = (0_b66E_load66rt_E==rt_066rt_0)||(0_b66E_cal_i66rt_E==rt_066rt_0)||(0_b66E_cal_i66rt_E==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||
| (0_cal_r66E_load66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||
assign stallRs = (0_b66E_load66rt_t==rs_066rs_0)||(0_b66E_cal_i66rt_t==rs_066rs_0)||(0_b66E_cal_i66rt_0==rt_066rs_0)||(0_b66E_cal_i66rt_0==rt_066rs_0)||(0_b66E_cal_i66rt_0==rt_066rs_0)||(0_b66E_cal_i66rt_0==rt_066rs_0)||(0_b66E_cal_i66rt_0==rt_066rs_0)||(0_b66E_cal_i66rt_0==rt_066rs_0)||(0_b66E_cal_i66rt_0==rt_066rs_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0==rt_066rt_0)||(0_b66E_cal_i66rt_0
```

Instr_class

```
● ○ ● 

✓ 打开的编辑器 1个未保存
  ■ D2E.v

■ data_ext.v

= E2M.v
    EXT.v

F2D.v

for_MUX.v
     P6

ALU.v

CMP.v

    constants.v
    controller.v
    D2E.v

  = data_ext.v
  E E2M.v

E EXT.v

F F2D.v

for_MUX.v
GRF.v
hazard_Unit.v
instr_class.v
M2W.v
    MULT_DIV.v

    ■ MUX.v
    ■ PC.v
    ■ pcCalc.v
  store_judge.v
> 大網
> 时间线
% master • ⊕ ⊗ 0 ∧ 0
                                                                                                                               行 1, 列 1 制表符长度: 4 UTF-8 CRLF Verilog 🗂 尽 🚨
```

M2W

```
module M2M(
input [31:0] instr_M,
input [31:0] pc_M,
input [31:0] pc_M,
input [31:0] pc_M4,
input [31:0] pc_M8,
input [31:0] pc_M8,
input [31:0] rt_M,
input [31:0] rt_M,
input [31:0] rt_M,
input [31:0] rt_M,
output reg [31:0] rt_M,
output reg [31:0] pc_M4,
output reg [31:0] pc_M8,
output reg [31:0] pc_M8,
output reg [31:0] instr_M,
output reg [31:0] instr_M,
output reg [31:0] instr_M,
output reg [31:0] rt_M,
output reg [31:0] rt_M,
output reg [31:0] rt_M,
output reg [31:0] rt_M,
input clk,
input reset
);
alwaven'---
           ● E data_ext.v

E E2M.v

E EXT.v
                              F2D.v
                            for_MUX.v
 × ≡ M2W.v

∨ P6

≡ ALU.v

≡ CMP.v

≡ constants.v

≡ controller.v
                                                                             B C F ₽
          E D2E.v
              data_ext.v
E E2M.v
EEXT.v
               F2D.v
                                                                                                                                                                          );
always@(posedge clk)begin
if(reset)begin
pc_M=32*he0003000;
pc_M=32*he0003000;
pc_M=32*he0003000;
alwRet_M=00;
instr_M=0;
RD_M=0;
RD_M=0;
ext_M=0;
mdOut_M=0;
end
else begin
pc_M=pc_M1;
pc_M=pc_M2;
pc_M=pc_M3;
pc_M=pc_M6;
alwRet_M=alwRet_M1;
instr_M=instr_M1;
rt_M=rt_M1;
RD_M=RD_M1;
ext_M=RD_M1;
ext_M=RD_M1;
ext_M=RD_M1;
ext_M=RD_M1;
ext_M=RD_M1;
ext_M=RD_M1;
ext_M=RD_M1;
ext_M=RD_M1;
ext_M=RD_M1;
end
           for_MUX.v
         GRF.v
hazard_Unit.v
  instr_class.v
                 MUX.v
           F PC.v
□ pcCalc.v
> 大纲
> 时间线
& master* ← ⊗ 0 △ 0
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 行 1, 列 1 制表符长度: 4 UTF-8 CRLF Verilog 👸 👂 🗘
```

mips

```
● ○ ● 

✓ 打开的编辑器 1个未保存
                                                                                                   mips,v - P6
              E E2M.v
E EXT.v
                ≡ F2D.v
               F for_MUX.v
⊆ GRF.v
⊨ hazard_Unit.v
               instr_class.v
                   M2W.v
× ≡ mips.v

× P6

≡ ALU.v

≡ CMP.v
                                                     다 # <sup>#</sup> <sup>#</sup> <sup>#</sup>

    ⊆ constants.v
    ⊆ controller.v
    ⊆ D2E.v

                                                                                                                  //IF level

wire [31:0] npc,pc_F,pc_M;

wire [31:0] instr_f;

wire [4:0] writeOdd/r,M;

wire [31:0] writeOdd/r,M;

wire [31:0] writeOdd/r,M;

wire [31:0] for_rs_D,for_tD,for_rs_E,for_rt_E,for_rt_M;

wire [31:0] for_rs_D, belkeE,selRtE,selRtM;

wire stall_F,stall_D,flush_E;

PC PC(.clk(clk), .reset(reset), .next_pc(npc), .pc(pc_F), .en(stall_F));
      E D2E.v

data_ext.v

E2M.v

EXT.v

F2D.v

for_MUX.v
       □ GRF.v
□ hazard_Unit.v
       instr_class.v

M2W.v
                                                                                                                  always@(pc_Flbegin

assign i_inst_addr = pc_F;

end

always@(posedge clk)begin

assign w_grf_we = regWrite_W;

assign w_grf_wdata = writebata_W;

assign w_grf_wdata = writebaddr_W;

assign m_data_wdata = for_rt_M;

assign m_data_addr = alumet_M << 2;

end
          MULT_DIV.v

    MUX.v
    F PC.v
    □ pcCalc.v

       store_judge.v
                                                                                                                 assign m_inst_uou: - ____

//D level

vire [31:0] instr_0,pc_04,pc_08,pc_0,grf_801,grf_802,ext_0;

vire (1:0) regDst_0;

vire ext0p_D;

vire ext0p_D;

vire tumo 0.ocSrc 0.equal D;
 > 大纲
> 时间线
$° master* ↔ ⊗ 0 △ 0
                                                                                                                                                                                                                                                                                                                                                                行 1, 列 1 制表符长度: 4 UTF-8 CRLF Verilog 😂 👂 🗘
```

MULT_DIV

```
~ 打开的编辑器 1 个未保存
                                                                                                                                                                                                                                                          JIT_DIV

module MULT_DIV(
    input reset,
    input start,
    output reg busy,
    input [31:0] A,
    input [31:0] B,
    output reg [31:0] HI,
    output reg [31:0] LO,
    input sign,
    input op,
    input we,
    input
                               EXT.v

F2D.v

for_MUX.v

GRF.v

hazard_Unit.v
                                                                                                                                                                                                                      × ■ MULT_

✓ P6

≡ ALU.v

≡ CMP.v

≡ constants.v

≡ controller.v
                                                                                                                            D D D D
                E D2E.v
                       data_ext.v
E E2M.v
EEXT.v
                  F2D.v

    for_MUX.v

                GRF.v
hazard_Unit.v
                         instr_class.v
                  ≡ M2W.v

    MUX.v
    F PC.v

                                                                                                                                                                                                                                                                                                                                                                                                       end
else begin
ret<=(($signed(A))%($signed(B)),($signed(A))/($signed(B))};</pre>
> 大網
> 时间线
& master* ← ⊗ 0 <u>M</u> 0
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          行 1, 列 1 制表符长度: 4 UTF-8 CRLF Verilog 😂 👂 🗘
```

MUX

```
F MUX.v

1 module writeASel(
1 input [4:0] rt,
3 input [4:0] rt,
3 input [4:0] rd,
4 input [1:0] reg0st,
5 output reg [4:0] MA
7 case(reg0st)
9 despendent MA-rt;
1 end
1 ilbegin
MA-rd;
end
2:begin
MA-S'bill11;
end
defaultibegin
MA-WA;
end
endcase
end
endendule
 ● ○ ● 

✓ 打开的编辑器 1个未保存
                                                                                                                                                                                                          MUX.v — P6

F2D.v

F for_MUX.v
           E for_MUX.v

E GRF.v

E hazard_Unit.v

E instr_class.v

E M2W.v
           ≡ mips.v
≡ MULT_DIV.v
✓ P6

■ ALU.v

■ CMP.v
     constants.v
controller.v
D2E.v
     E D2E.v

data_ext.v

E2M.v

EXT.v

F2D.v

for_MUX.v
                                                                                          module alubSel(
    input [31:0] rtData,
    input [31:0] imm32,
    input aluSrc,
    output [31:0] aluDataB
);
     ■ GRF.v■ hazard_Unit.v■ instr_class.v■ M2W.v
                                                                                           );
| assign aluDataB=(aluSrc)?imm32:rtData;
endmodule
                                                                                          );
      ≡ mips.v
≡ MULT_DIV.v
MUX.v

F PC.v

F pcCalc.v

E store_judge.v
                                                                                          module writeDSel(
input [31:0] aluOut,
input [31:0] dmRd,
input [31:0] pcPlus8,
input [2:0] memToReg,
input [31:0] mdOut_W,
output reg [31:0] writeD
);
                                                                                           );
                                                                                                    always@(*)begin

case(memToReg)

3'b000'begin

| writeD=aluOut;

end

3'b001'begin
> 大纲
> 时间线
p³ master* ↔ ⊗ 0 △ 0
                                                                                                                                                                                                                                                                                                                        行 1, 列 1 制表符长度: 4 UTF-8 LF Verilog 88 尽 🚨
```

PC

pcCalc

```
xcCalcv

Itinescale Ins / 1ps
module pcCalc(
    input [31:0] pc,
    input [31:0] pc,
    input [31:0] spc,
    input [3:0] branch,
    input [3:0] branch,
    input [2:0] imm26
    ;
    input [25:0] imm26
    inpc=pc+4;
    end
    else begin
    npc=(pc_D4{31:28},imm26,{2{1'b0}});
    end
    else begin
    npc=(pc_D4{31:28},imm26,{2{1'b0}});
    end
    else begin
    npc=rsData;
    end
    default:npc=32'h00003000;
endcase
endcase
endcase
 ● ● ▼ 打开的编辑器 ¶ 个未保存

■ GRE.v

■ hazard_Unit.v
                                                                                                                                                                                                                                                                                                                                                                       pcCalc.v - P6

    instr_class.v
    M2W.v
    mips.v
    MULT_DIV.v

    MUX.v

                           ≡ PC.v
 × ≡ pcCalc.v

× ≡ pcCalc.v

∨ p6

≡ ALU.v

≡ CMP.v
                                                                                 C₁ C7 U Ø
         constants.v
controller.v
D2E.v
         E D2E.v

data_ext.v

E2M.v

EXT.v

F2D.v

for_MUX.v

    □ GRF.v
    □ hazard_Unit.v
    □ instr_class.v
    □ M2W.v

           ≡ mips.v
≡ MULT_DIV.v

    MUX.v
    PC.v
    pcCalc.v

                store_judge.v
 > 大網
p³ master* ↔ ⊗ 0 △ 0
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 行 1, 列 1 制表符长度: 4 UTF-8 LF Verilog 😂 尽 🚨
```

Store_judge

```
store_judge.v

1 `timescale 1ns / 1ps
                                                         ≡ mips.v
≡ MULT_DIV.v

    ■ MULT_DIV.v
    ■ MUX.v
    ■ PC.v
    ■ pccalc.v
    X    □ store_judge.v
    - eq

 × = store_judge.v

> P6

= ALU.v
= CMP.v
= constants.v
= controller.v
= D2E.v
    E D2E.v

data_ext.v

EE2M.v

EXT.v

F2D.v

for_MUX.v
   ■ For_MUX.V
■ GRF.v
■ hazard_Unit.v
■ instr_class.v
   ■ M2W.v

■ Mips.v

■ MULT_DIV.v

■ MUX.v
      PC.v
pcCalc.v
> 大網
> 时间线
$* master* ◆ ⊗ 0 △ 0
                                                                                                                                                                          行 1, 列 1 制表符长度: 4 UTF-8 CRLF Verilog 👸 👂 🗘
```

问答问题

1. 为什么需要有单独的乘除法部件而不是整合进 ALU? 为何需要有独立的

HI、LO 寄存器?

解:因为乘法和除法操作的计算复杂度比加法和减法操作要高得多。乘法和除法操作需要更多的时间和更多的计算资源来完成,所以为了提高计算机的性能,通常会将它们作为单独的部件来实现。由于乘除法运算的结果通常会比加减法运算的结果要长,所以需要使用独立 HI 和 LO 寄存器来存储乘除法运算的完整结果。

2. 真实的流水线 CPU 是如何使用实现乘除法的?请查阅相关资料进行简单说明。

解: 可以使用阵列乘法器

- 3. 请结合自己的实现分析, 你是如何处理 Busy 信号带来的周期阻塞的? 解: 需要一个深度为 1 旁路缓存暂存中间的数据
- 4. 请问采用字节使能信号的方式处理写指令有什么好处?(提示:从清晰性、 统一性等角度考虑)

解:使用字节使能信号处理写指令的一个主要优点是,它可以有效地防止写操作时的干扰。这是因为字节使能信号会指示哪些字节正在被写入,因此其他部分就不会被干扰。这样可以避免写入过程中的冲突,提高系统的可靠性。另外,使用字节使能信号还可以提高写操作的效率,因为它允许在一个时钟周期内写入多个字节。

5. 请思考,我们在按字节读和按字节写时,实际从 DM 获得的数据和向

DM 写入的数据是否是一字节? 在什么情况下我们按字节读和按字节写的效率会高于按字读和按字写呢?

解:可能是一字节,要看系统,在一般情况下,按字节读的效率都会比按字节写高,这是因为按字节读写操作可以直接访问内存中的每一个字节,而按字读写操作需要额外的处理步骤来解析字符串。

6. 为了对抗复杂性你采取了哪些抽象和规范手段? 这些手段在译码和处理 数据冲突的时候有什么样的特点与帮助?

解:在处理复杂性时,一种常用的抽象和规范手段是模型驱动的设计方法。这种方法的基本思想是通过构建模型来抽象和理解系统的复杂结构和功能,并利用模型来验证和优化系统的设计。在译码和处理数据冲突的时候,模型驱动的设计方法可以帮助系统开发人员更好地理解系统的工作原理,并有效地进行系统设计和优化。

7. 在本实验中你遇到了哪些不同指令类型组合产生的冲突? 你又是如何解决的? 相应的测试样例是什么样的?

解: 具体看文件夹

8. 如果你是手动构造的样例,请说明构造策略,说明你的测试程序如何保证覆盖了所有需要测试的情况;如果你是完全随机生成的测试样例,请思考完全随机的测试程序有何不足之处;如果你在生成测试样例时采用了特殊的策略,比如构造连续数据冒险序列,请你描述一下你使用的策略如何结合了随机性达到强测的效果。解:暂无