



# 计算机组成课程组

(刘旭东、高小鹏、肖利民、栾钟治、万寒)

北京航空航天大学计算机学院中德所 栾钟治

0. 北京航空航天大

1

# 回顾: 单周期控制器设计 (包含跳转指令的数据通路) Add Add Add PC Control Memivare Unit Mem

# 习题4——汇编语言

- ❖已发布
  - ▶Spoc平台
- ❖10月28日截止
  - >23:55
- ❖在sopc提交
  - >电子版,可手写

北京航空航天大

.....

# 回顾: 单周期数据通路性能分析


❖指令周期(指令执行时间) 不同类型的指令具有不同的指令周期

### 数据通路各部分以及各类指令的执行时间

Instruction class	Instruction memory	Register read	ALU operation	Data memory	Register write	Total
R-type	200	50	100	0	50	400 ps
Load word	200	50	100	200	50	600 ps
Store word	200	50	100	200		550 ps
Branch	200	50	100	0		350 ps
Jump	200					200 ps

- 1. 固定时钟周期
  - 指令平均周期 = 600ps
- 2. 可变时钟周期
  - 假设指令在程序中出现的频率,平均指令执行时间 600\*25%+550\*10%+400\*45%+350\*15%+200\*5% = 447.5ps
- —若采用可变时钟周期,时间性能比单周期更高:
- —但控制比单周期要复杂、困难,得不偿失。
- 一改进方法: 改变每种指令类型所用的时钟数, 即采用多周期实现

**)** 4



回顾: 单周期 vs. 多周期

### ❖单周期的机器

- >每条指令执行需要一个时钟周期
- > 所有状态的更新在指令执行结束的时刻完成
- ▶劣势: 最慢的指令决定时钟周期的长度 → 时钟周期时间长
- ▶指令处理周期的所有阶段都在*一个机器时钟周期*中完成
- >数据信号操作的同时产生控制信号(在同一个时钟周期内起作用)

## ❖多周期的机器

- ▶指令处理分到多个周期/阶段中完成
- ▶指令执行过程中可以更新状态
- >但是体系结构状态的更新只能在指令执行结束的时刻完成
- ▶与单周期相比的"优势":最慢的"阶段" 决定时钟周期长度
- ▶指令处理周期的所有阶段可以在*多个机器时钟周期*中完成
- >实际上,每个阶段都可以在多个时钟周期中完成
- ▶下一个周期需要的控制信号可以在前一个周期就产生

04 北京航空航天大学

, |

回顾:程序员可见(体系结构)的状态

M[0] M[1] M[2] M[3] M[4]

寄存器

- 在ISA中会给寄存器命名(相当于地址)
- 通用和专用寄存器

内存

用地址索引的存储位置的阵列

程序计数器

当前指令的内存地址

▶指令和程序指定如何转换程序员可见的状态值

00 北京航空航天大学

.

6

回顾:初步的性能分析

❖指令执行时间

{CPI} x {clock cycle time}

❖程序执行时间

所有指令的[{CPI} x {clock cycle time}]之和 {指令数} x {平均 CPI} x {clock cycle time}

❖单周期微体系结构的性能

CPI = 1

Clock cycle time ₭

❖多周期微体系结构的性能

CPI = 每条指令不同

平均 CPI → 希望能很小

Clock cycle time 短

现在,我们有两个独立的自由度可以优化


00 北京航空航天大学



11

# 4.1 MIPS多周期数据通路设计

- ❖多周期数据通路设计总体考虑
  - ▶ 普林斯顿结构: 指令和数据使用同一个存储器:
  - >一个ALU: R型指令算术逻辑运算、取指令后形成PC+4新值、及Beq 指令转向地址计算(PC+4+Signext(imm16)<<2),都在ALU中完成;
  - 》时钟同步方法: 一个时钟周期内信号总是从一个状态单元经过组合逻辑处理后传送到另一个状态单元。所以指令每一步的执行总是从前一个状态单元接收输入,经过功能单元处理,在下一个时钟周期触发沿将结果写入下一个状态单元,因此数据通路中需要增加了一个或多个寄存器以保存指令各执行步骤形成的结果(输出值),以便在指令的后续时钟周期内继续使用。



4.1 MIPS 多周期数据通路设计

- ❖为什么不使用单周期实现方式
  - ▶ 单周期设计中,时钟周期对所有指令等长。而时钟周期由计算机中可能的最长路径决定,一般为取数指令。但某些指令类型本来可以在更短时间内完成。
- ❖多周期方案
  - ▶ 将指令执行分解为多个步骤,每一步骤一个时钟周期,则指令执行周期为多个时钟周期,不同指令的指令周期包含时钟周期数不一样。
  - ▶优点:
    - 提高性能:不同指令的执行占用不同的时钟周期数;
    - <mark>降低成本</mark>: 一个功能单元可以在一条指令执行过程中使用多次, 只要是在不同周期中(这种共享可减少所需的硬件数量)。

O. 北京航空航天大学

10

Func (5-0)

10

12

### 4.1 MIPS多周期数据诵路设计

ightharpoonup R[rt] 
ightharpoonup R[rt]

1. R型指令多周期分析

Op	Rs	Rt	Rd	Shamt (10-6)
(31-26)	(25-21)	(20-16)	(15-11)	

RTL描述	执行部件	备注
$\begin{array}{c} IR \leftarrow M[PC] \\ PC \leftarrow PC + 4 \end{array}$	存储器 ALU	增加一个寄存器保 存指令: IR
A ← R[IR[25:21]] B ← R[IR[20:16]]	寄存器堆	增加两个寄存器保存读取的数据R[rs]和R[rt]: A、B
ALUOut ← A op B	ALU	增加一个寄存器保 存ALU结果: ALUOut
R[IR[15:11]] ← ALUOut	寄存器堆	完成寄存器 数据写入
	$IR \leftarrow M[PC]$ $PC \leftarrow PC + 4$ $A \leftarrow R[IR[25:21]]$ $B \leftarrow R[IR[20:16]]$ $ALUOut \leftarrow A op B$	IR ← M[PC]   存储器   ALU     A ← R[IR[25:21]]   寄存器堆    ALUOut ← A op B   ALU

# 4.1 MIPS多周期数据通路设计

Rs (25-21) Rt (20-16) 16 bit Address or Immediate 2. Lw指令多周期分析

♦ R[rt] ← M[R[rs] + signext(imm16)]

步骤	RTL描述	执行部件	备注
取指令	IR ← M[PC] PC ← PC + 4	存储器 ALU	指令寄存器IR用于 保存读取的指令
读寄 存器	A ← R[IR[25:21]]	寄存器堆	寄存器A保存从读 取的数据R[rs]
计算 地址	ALUOut ← A + signext(IR[15:0])	ALU	ALUOut保存计算 得到的内存地址
访问存 储器	DR ← M[ALUOut]	存储器	增加一个寄存器保 存数据: DR
写寄 存器	R[IR[20:16]] ← DR	寄存器堆	完成寄存器 数据写入
机全航天大学		,	

13

00 北京航空航天大学

# 4.1 MIPS多周期数据通路设计

- 4. Beq指令多周期分析 Op Rs (25-21) Rt (20-16) 16 bit Address or Immediate
  - If (R[rs] R[rt]) == 0 then  $PC \leftarrow PC + 4 + signext(imm16) << 2$ else PC ← PC + 4
  - ◆ 问题: ALU 要完成 PC +4, PC + 4 + signext(imm16)<<2 和 R[rs] R[rt] 三次运算操作,需要在三个不同时钟周期内实现,如何合理安排?

取指令 读寄存 器 /计	$IR \leftarrow M[PC]$ $PC \leftarrow PC + 4$ $A \leftarrow R[IR[25:21]]$	存储器 ALU 寄存器堆	第一周期后 PC+4 完成,PC为新值 ALU计算转向目标
器 /计		<b>客</b> 左哭谁	ALU计算转向目标
算转向 地址	$B \leftarrow R[[R[20:16]]$ $ALUout \leftarrow PC + Signext[[R[15:0]] << 2$	ALU	地址保存于 ALUOut
完成 转移	if (A – B==0) then PC ← ALUOut	ALU	ALU减法结果不写 入ALUOut,PC修 改是一条件操作

4.1 MIPS多周期数据通路设计 Rs (25-21) Rt (20-16) 16 bit Address or Immediate Op (31-26) 3. Sw指令多周期分析 ♦  $M[R[rs] + signext(imm16)] \leftarrow R[rt]$ 步骤 RTL描述 执行部件 备注  $IR \leftarrow M[PC]$ 指令寄存器IR用于 存储器 取指令 PC ← PC + 4 保存读取的指令 ALU 寄存器A保存从读 读寄 寄存器堆  $A \leftarrow R[IR[25:21]]$ 取的数据R[rs] 存器 ALUOut保存计算 得到的内存地址 计算 ALUOut ← A+ ALU 地址 signext(IR[15:0]) 把数据**R[rt]**写入存 储器 访问存 存储器  $M[ALUOut] \leftarrow R[IR[20:16]]$ 储器


14

00 北京航空航天大学

### 4.1 MIPS多周期数据通路设计 ❖指令数据通路综合(R型指令、Lw、Sw、Beg) Beq指令 步骤 R型指令 Lw指令 Sw指令 IR ← M[PC] PC ← PC + 4 ← ALU完成加法 结果送PC 取指令 A ← R[IR[25:21]] 读寄存器 B ← R[IR[20:16]] /译码 ALUOut ← PC + Signext[IR[15:0]]<<2 If (A-B==0) then ALUOut ← A op B ALUOut ← A + Signext(IR[15:0]) PC ← ALUout R型完成/ R[IR[15:11]] ← DR ← M[ALUOut] M[ALUout]←B ALUOut 访问内存 写寄 R[IR[20:16]] ←DR 存器

ca 北京航空航天大学


❖指←	令数据通路综1	合(R型指令、	Lw, Sw,	Beq)
步骤	R型指令	Lw指令	Sw指令	Beq指令
取指令		IR ← PC ←	M[PC] PC + 4	PO
读寄存器 /译码	$A \leftarrow R[IR[25:21]]$ $B \leftarrow R[IR[20:16]]$ $ALUOut \leftarrow PC + Signext[IR[15:0]] << 2$			
计算	P6 ALUOut ← A op B	ALUOut ← A + Signext(IR[1	5:0]) P2	If (A-B==0) then PC ← ALUout
R型完成/ 访问内存	P7 R[IR[15:11]] ← ALUOut	P3 DR ← M[ALUOut]	P5 M[ALUOut]← B	
写寄 存器		P4 R[IR[20:16]] ←DR		





4.1 MIPS多周期数据通路构建(P0)


① IR ← M[PC]
② PC ← PC + 4


Write Instruction PS-27 Instruction PS-27 Instruction PS-27 Instruction PS-27 Instruction PS-27 Instruction PS-28 Instru




































00 北京航空航天大学

4.2 多周期控制器设计

多周期通路控制信号

控制信号	失效时作用	有效时作用	
RegDst	寄存器堆写入端地址来选择Rt字段	寄存器堆写入端地址选择Rd字段	
RegWrite	无	把数据写入寄存器堆中对应寄存器	
ALUSrcA	ALU输入A端选择PC	ALU输入A端选择寄存器A	
MemRead	无	存储器读数据(输出)	
MemWrite	无	存储器写数据 (输入)	
MemtoReg	寄存器堆写入端数据选择ALUOut	寄存器堆写入端数据选择DR	
lorD	存储器地址输入选择PC	存储器地址输入选择ALUOut	
IRWrite	无	存储器输出(指令)写入IR	
PCWrite	无	PC写入,PC输入源由PCSrc选择	
PCWriteCond	无	如ALU的Zero端输出有效,则PC写入,输入源由PCSrc选择(Beq指令)	

4.2 多周期控制器设计 完整数据通路与控制信号

PCWe = PCWrite | PCWriteCond & Zero

PCwriteCond & Zero

PCwriteCond & Zero

PCwriteCond & Zero

PCWe = PCWrite | PCWriteCond & Zero

MemRead | PCSIC | ALUSco | ALUSco | ALUSco | ALUSco | Regivirie | PCSIC | PCS

34

36


0. 北京航空航天大学


4.2 多周期控制器设计


多周期通路控制信号(续)


控制信号	取值 (二进制)	作用
	00	ALU执行加法
ALUOp	01	ALU执行加法
	10	ALU操作由Func字段(IR[5:0])决定
	00	ALU输入端B数据源选择寄存器B
ALLICD	01	ALU输入端B数据源选择常数4
ALUSrcB	10	ALU输入端B选择符号扩展输出(Signext(imm16))
	11	ALU输入端B选择移位器输出(Signext(imm16)<<2)
	00	PC输入源选择ALU输出(取指阶段,PC+4)
PCSrc	01	PC输入源选择寄存器 ALUOut(Beq指令)
	10	PC输入源选择转移地址 PC[31:28]    IR[25:0]<<2 (j指令)


35














































### 4.2 多周期控制器分析 ❖时钟周期 ▶时钟周期取各步骤中最长的时间,200ps 各类指令执行时间 时钟 周期 周期 时间 R型指令 Lw指令 Sw指令 Beq指令 J指令 TC1 $IR \leftarrow M[PC], PC \leftarrow PC + 4$ 200ps $A \leftarrow R[IR[25:21]], B \leftarrow R[IR[20:16]]$ 200ps TC2 ALUOut ← PC + Signext[IR[15:0]]<<2 If (A-B==0) then ALUOut ALUOut ← A+ PC ← PC[31:28] TC3 200ps ← A op B Signext(IR[15:0]) PC ← ALUout || IR[25:0]<<2 R[IR[15:11]] DR ← M[ALUOut] TC4 200ps M[ALUOut] ← ALUOut R[IR[20:16]] TC5 200ps ← DR OL 北京航空航天大学

4.3 多周期性能分析

❖ 假设主要功能单元的操作时间

▶ 存储器 : 200ps▶ ALU : 100ps▶ 寄存器堆: 50ps

▶ 多路复用器、控制单元、PC、符号扩展单元、线路没有延迟

各类指令执行时间

步骤	R型指令	Lw指令	Sw指令	Beq指令	J指令	执行 时间
取指令	$IR \leftarrow M[PC], PC \leftarrow PC + 4$					200ps
读寄存器/ 译码		$A \leftarrow R[IR[25:21]], B \leftarrow R[IR[20:16]]$ $ALUOut \leftarrow PC + Signext[IR[15:0]] << 2$				100ps
计算	ALUOut ← A op B	ALUOut € Signe	- A + ext(IR[15:0])	If (A-B==0) then PC ← ALUout	PC ← PC[31:28]    IR[25:0]<<2	100ps
R型完成/ 访问内存	R[IR[15:11]] ← ALUOut	DR ← M[ALUOut]	M[ALUOut] ← B			200ps
写寄 存器		R[IR[20:16]] ← DR				50ps
京教宣教美大學						

54

# 4.3 多周期性能分析

❖各型指令所需的时钟周期数和时间

➤ R型指令: 800ps ➤ lw指令 : 1000ps

> sw指令 : 800ps > beg指令 : 600ps

▶ j指令 : 600ps

❖假设指令在程序中出现的频率

➤ lw指令 : 25%

➤ sw指令 : 10%

➤ R型指令: 45%

➤ beq指令: 15%

▶ j指令 : 5%

❖则一条指令的平均CPI

> 5\*25%+4\*10%+4\*45%+3\*15%+3\*5% = 4.05

❖一条指令的平均执行时间:

> 1000\*25%+800\*10%+800\*45%+600\*15%+600\*5% = 810ps

O. 北京航空航天大学






# 计算机性能评价


### **❖响应时间与吞吐量**

- >响应时间: 从提交作业到完成作业所花费的时间
  - 响应时间是完成一个任务所花的时间总和,包括内存访问时间、执行IO操作的时间、以及运行必要的操作系统代码所需的时间。
- ▶吞吐量: 一定时间间隔内完成的作业数
  - 多任务操作系统更侧重于优化系统的整体吞吐量,而不会特别最小化某个特定程序的响应时间
- 个人用户更关心响应时间,企业级计算机的管理人员更关心吞吐量
- ➢对于企业级计算机以外的应用,响应时间是评价计算机性能的 主要依据

O. 北京教皇就关大学

58





# MIPS数据通路的5个阶段 1) IF: 取指令(Instruction Fetch), PC值变化 2) ID: 指令译码(Instruction Decode), 读寄存器 3) EX: 执行运算(Execution), ALU操作 Load/Store: 计算地址 其他指令: 执行运算操作 4) MEM: 访存 Load: 从Memory中读取数字 Store: 将数据写入Memory 5) WB: 数据写回寄存器(Write Data Back to Register)

