



O. 北京航空航天大学



→ 已发布

 → Spoc平台
 → 11月11日截止
 → 23:55
 → 在sopc提交
 → 电子版,可手写



回顾: 多周期性能分析

- ❖各型指令所需的时钟周期数和时间
 - ➤ R型指令: 800ps
 - ➤ lw指令 : 1000ps
 - ➤ sw指令 : 800ps
 - ▶ beq指令: 600ps
 - ▶ j指令 : 600ps
- ❖假设指令在程序中出现的频率
 - ➤ lw指令 : 25%
 - ➤ sw指令 : 10%
 - ▶ R型指令: 45%
 - ➤ beq指令: 15%
 - ▶ j指令 : 5%
- ❖则一条指令的平均CPI
 - > 5*25%+4*10%+4*45%+3*15%+3*5% = 4.05
- ❖一条指令的平均执行时间:
 - > 1000*25%+800*10%+800*45%+600*15%+600*5% = 810ps

O. 北京航空航天大学

5

5

流水线数据通路

ALU

Telephone

Telepho

回顾: 计算系统的性能

- ❖响应时间与吞吐量
 - >响应时间: 从提交作业到完成作业所花费的时间
 - ▶吞吐量: 一定时间间隔内完成的作业数
- ❖单周期和多周期设计与响应时间的关系
- ❖流水线设计的性质
 - ➢流水线不改善单个任务处理延迟(响应时间),但改善了整体工作 负载的吞吐
 - ▶流水线速率受限于最慢的流水段
 - ▶多个任务同时工作,但占用不同的资源
 - ▶潜在加速比 = 流水线级数
 - >流水段执行时间不平衡,则加速比下降
 - >填充流水线和排放流水线,加速比下降

00 北京航空航天大学


.


6

流水的控制信号


❖控制器:译码产生控制信号,与单周期完全相同


❖控制信号流水寄存器:控制信号在寄存器中传递,直至不再需要







正确认识流水线:流水线级数与RF Clock □ RF具有2重行为 □ 读出:组合逻辑 WD XXXXXX 新值 写入: 时序逻辑 (寄存器) 某个寄存器 Register File 旧值 被更新 RD1/RD2 旧值 更新 ❖RF: 上升沿被更新 ▶WE有效,则WD被写入A3 ❖输出:与时钟无关,仅与 RF内容及A1/A2相关 读出 写入 On 北京航空航天大学












流水线的变化


- ❖寄存器影响信息的流动
 - ▶寄存器命名 (例如: IF/ID, 标明相邻的阶段)
 - ▶寄存器*分隔*各阶段之间的信息流
 - ▶在任何的时间片段,每一个阶段执行着不同的指令!
- ❖需要重新验证数据通路(连线和部件的放置)


O. 非京航空航天大学
















时钟驱动的流水线时空图

- ❖ 用途: 精确分析指令/时间/流水线3者关系时
 - ▶行:某个时钟,指令流分别处于哪些阶段
 - >列:某个部件,在时间方向上执行了哪些指令
- ❖ 注意区分流水阶段与流水线寄存器的关系
- ❖可以看出,在clk5后,流水线全部充满
 - > 所有部件都在执行指令
 - 只是不同的指令


				IF	级	ID/F	F级	ΕX	级	ME	M级	WE	级	
相对PC 地址偏移	指令	CLK	PC	IM	IF/ID		ID/E	ΞX	EX/ME M		MEM/WB		R	F
0	Instr 1	j 1	0→4	Instr 1	Instr 1									
4	Instr 2	1 2	4→8	Instr 2	Instr 2		Inst	r 1						
8	Instr 3	3	12 → 12	Instr 3	Instr 3		Inst	r 2	Instr 1					
12	Instr 4	1 4	12 → 16	Instr 4	Instr 4		Inst	r 3	Instr 2		Instr 1			
16	Instr 5	1 5	16 → 20	Instr 5	Inst	r 5	Inst	r 4	Inst	r 3	Ins	tr 2	Ins	tr1
20	Instr 6	1 6	20 > 24	Instr6	Instr6		Inst	tr5	Instr4		Ins	tr3	Ins	tr2



22



00 北京航空航天大学



流水线的性能


- ❖假设每个阶段的时间如下
 - ▶寄存器读/写100ps
 - ▶其他阶段200ps


Instr	Instr fetch	Register read	ALU op	Memory access	Register write	Total time
lw	200ps	100 ps	200ps	200ps	100 ps	800ps
sw	200ps	100 ps	200ps	200ps		700ps
R-format	200ps	100 ps	200ps		100 ps	600ps
beq	200ps	100 ps	200ps			500ps

- ❖流水线的时钟频率?
 - >对比流水线数据通路和单周期数据通路

00 北京航空航天大学

27





流水线的加速比

❖使用T。(完成一条指令的平均时间) 计算加速比


$$T_{c,pipelined} \ge \frac{T_{c,single-cycle}}{Number \ of \ stages}$$

- >各阶段均衡的时候取等号(各阶段消耗相等的时间)
- ❖如果不均衡则加速比会下降
- ❖加速比的获得是由于增加了吞吐量
 - >每条指令的延迟并没有减少

Ox 北京航空航天大学

29

29





流水线和ISA设计

- ❖MIPS的指令集就是为流水线设计的!
- ❖所有的指令都是32-bits
 - >方便在一个周期内完成取指和译码
- ❖指令格式简单规范, 2个源操作数域的位置固定不变
 - ▶能够在一步内译码和读寄存器
- ❖只有Load和Store指令操作Memory
 - ▶能够在第三阶段计算地址,第四阶段访存
- ❖内存对齐

▶访存只需一个周期

O. 北京航空航天大学





处理结构冒险

- ❖当处于两个流水段的指令需要同一个资源时会发生冲突
- ❖解决方案 1: 消除争用的起因
 - > 复制资源或者提高资源的吞吐能力
 - 例如,将指令存储器(Cache)和数据存储器(Cache)分开
 - 例如,为存储结构设计多个端口
- ❖解决方案 2: 检测资源争用,使其中一个争用流水段停顿
 - ▶让哪一个流水段停顿?
 - ▶例如: 如果你的寄存器堆只有一个读写端口会怎么样?

00. 北京航空航天大学

35

流水线冒险

- ❖也叫"依赖" 或者"相关"
 - ▶两种与程序语义相关的基本类型,表明了指令之间关于"序"的需求

在下一个时钟周期妨碍下一条指令执行的状况

- 1) 结构冒险
 - ▶也叫资源相关或者冒险,不是由程序语义表明的类型
 - ▶某个需要的资源忙(比如在多个阶段都要用到)
- 2) 数据冒险
 - ▶指令之间的数据依赖
 - ▶需要等待之前的指令以完成数据读写
- 3) 控制冒险

▶执行流依赖于之前的指令

00 北京航空航天大学


34

34

处理结构冒险

- ❖只使用一个memory的MIPS流水线
 - ▶Load/Store需要访问内存
 - ▶取指令可能不得不暫停相应的周期
 - 产生一个流水线 "气泡"
- ❖因此, 流水线数据通路需要单独的指令和数据存储器
 - ▶单独的 L1 I\$ 和 L1D\$


00 北京教堂教关大学




处理结构冒险

- ❖两种可能的解决方案:
 - 1) 分割寄存器堆的访问周期: 时钟周期的前半段写,后半段读
 - 可行,因为寄存器堆的访问速度非常快(小于ALU阶段所需时间的 一半)
 - 2) 构建具有独立读/写端口的寄存器堆
- ❖结论: 寄存器读/写可以在同一个时钟周期进行

66 北京航空航天大學



38




如何处理数据冒险

- ❖读后写和写后写更容易处理
 - > 在一个阶段中完成写操作并且保证程序序
- ❖五种处理写后读的基本方法
 - ▶检测并等待直到值在寄存器堆中可以访问
 - ▶<mark>检测并转发/旁路数据给</mark>相关的指令
 - ▶检测并消除相关性(在软件层面)
 - 不需要硬件检测相关性
 - ▶预测需要的值,"投机"执行,并且验证
 - ▶其它(细粒度多线程)
 - 不需要检测

00 北京航空航天大学

41

41



互锁

- ❖在流水线处理器中检测指令之间的相关性以确保执行正确
- ❖基于软件的互锁 vs.
- ❖基于硬件的互锁
- ❖MIPS的首字母缩写?
 - Microprocessor without Interlocked Piped Stages

0. 北京教堂教关大学