




Verilog硬件描述语言简介 (下)














有限状态机的基本概念

- 有限状态机(Finite State Machine, FSM)
 - > 是由寄存器组和组合逻辑构成的时序电路,公共时钟信号。
 - > 状态的改变只可能发生在时钟的跳变沿时。
 - ▶状态是否改变以及如何改变取决于当前状态与输入信号。
 - ▶ 状态机可用于产生在时钟跳变沿开关的复杂的控制逻辑,是同步数字逻辑的控制核心。








👸 digiC'

简单的有限状态机设计


- ■状态转移图表示
- RTL级可综合的Verilog HDL模块表示





简单的有限状态机设计

- 有限状态机的Verilog HDL描述
 - ▶ 1. 定义模块名和输入输出端口
 - ▶ 2. 定义输入、输出变量或reg变量
 - > 3. 定义时钟和复位信号
 - > 4. 定义状态变量和状态寄存器
 - ▶ 5. 用时钟边沿触发的always块表示状态转移过程
 - > 6. 在复位信号有效时给状态寄存器赋初始值
 - ▶ 7. 描述状态的转换过程
 - > 8. 验证状态转移的正确性,必须完整和全面



```
digiC
```

- ■状态编码
 - > 常用参数定义(也可以采用宏定义,但不方便)
 - > 如:

```
parameter IDLE = 2'b00, START = 2'b01,
    STOP = 2'b11, CLEAR = 2'b10; //定义状态变量参数值
```

▶ 又如: 独热码 (one-hot)

```
parameter IDLE = 4'b0001, START = 4'b0010,
STOP = 4'b0100, CLEAR = 4'b1000; //定义状态变量参数值
```

13

🍘 digiC'

三种有限状态机的编写风格(摘自"特权同学")

- 一段式状态机:
 - ▶ 所有逻辑(输入、输出、状态)都在一个always块中解决
- 两段式状态机:
 - ▶ 时序逻辑 和 组合逻辑 划分开来
 - ▶ 时序: 当前 和 下一状态 的切换
 - > 组合: 各个输入、输出以及状态判断
- 三段式状态机:

trivial 一、初始状态设置;下一时钟边沿,状态变量 $\leq Q^{n+1}$

- \triangleright 二、根据输入信号的激励和Q,计算 Q^{n+1} ,纯组合逻辑
- ▶ 三、对输入信号和<mark>②**1译码</mark>,得到输出信号,并在时钟边 沿变化

简记为: Q: current state; Q^{n+1} : next state

```
简单的有限状态机设计——一段式
always @( posedge clock )
     if (!reset_n) begin //定义复位后的初始状态和输出值
         state <= IDLE ; k2 <= 0; k1 <= 0;
     end
     else
       case (state)
                                   !Reset/
K2=0,K1=0
           IDLE: begin
                                           K2=0,K1=0
             if (a) begin
                                        Idle
                                                     Stop
                                               !Reset/
                 state <= START;</pre>
                 k1 \ll 0;
                                              Clear
             end
             else state <= IDLE;</pre>
           end
           START: begin
             if (!a ) state <= STOP;</pre>
             else state <= START;</pre>
                                                        15
```

```
(续)
STOP: begin //符合条件进入新状态, 否则留在原状态
    if (a) begin
          state <= CLEAR ; k2 <= 1 ;
    end
                                                 Start
                                        A/K1=0
    else
          state <= STOP ;</pre>
                                            !Reset/
K2=0,K1=0
                                  !Reset/
 end
                                 K2=0,K1=0
CLEAR: begin
    if ( !a | !reset_n ) begin
                                       Idle
                                                       Stop
                                                !Reset/
          state <= IDLE ;</pre>
                                               K2=0,K1=0
          k2 <= 0; k1 <= 1;
                                     !Reset !A
                                                        A / K2=1
    end
                                               Clear
                                    K2=0,K1=1
    else
          state <= CLEAR ;
 end
default: state <= IDLE ;</pre>
/* 对于无效的状态编码(如: 独热码产生的多余状态)
* 有些状态不可达,增加 default项,确保最后回到IDLE状态 */
    // 思考,一定要回到IDLE状态吗?
                                                         16
endcase
```

👸 digiC'

简单的有限状态机设计——二段式

- 有限状态机的Verilog HDL描述: 二段式
 - ▶ 思路: 把状态的变化与(决定下一状态+输出)分成两部分 来考虑
 - ▶时序逻辑 + 组合逻辑
 - > 为了扩展和调试方便:除了将分支语句的判断以always过程块实现组合逻辑函数,

输出信号也分别以always过程块实现组合逻辑函数

▶ 优点: 在调试多输出状态机时,比较容易发现问题和改正模块编写中出现的问题。


17

aligi©"

简单的有限状态机设计——二段式

■ 有限状态机的Verilog HDL描述: 二段式

```
module MyFSM (clock, reset_n, a, k2, k1);
input clock, reset_n, a;
output k2, k1;
                                                      Start
reg k2, k1;
                                             A/K1=0
reg [3:0] state, nextstate;
                                                !Reset/
K2=0,K1=0
                                       !Reset/
                                           Idle
                                                           (Stop
parameter
                                                   !Reset/
K2=0,K1=0
IDLE
               4'b0001,
START
           = 4'b0010,
                                          !Reset !! A
                                                   Clear
                                         K2=0,K1=1
STOP
              4'b0100,
CLEAR
           = 4'b1000;
```



■ 有限状态机的Verilog HDL描述: 二段式 (续) //--- 产生输出k1的组合逻辑 always @ (state or reset_n or a) if (!reset_n) k1 = 0; if (state == CLEAR && !a) // 从CLEAR 转向 IDLE k1=1; else k1= 0; //--- 产生输出k2的组合逻辑

always @ (state or reset_n or a) if (!reset_n) k2 = 0;

k2 = 1;

else k2 = 0;

if (state == STOP && a)

// 从STOP 转向 CLEAR

!reset_n / k2=0, k1=0 !reset_n / k2=0, k1=0 / a / k2=1 CLEAR k2=0, k1=1

开放性讨论:

- ▶ 有否疑问?
- > 如何解决

另:对于k1的代码可能还有错



说明

else

- one-always, two-always, three-always, 但是:
- "所谓的一段式、二段式、三段式写法不能 单纯从几个always语句来区分,必须清楚它 们不同的逻辑划分"
 - 摘自 特权同学

odigic"

简单的有限状态机设计

- 有限状态机的Verilog HDL描述
 - >三段式——特点:触发器延迟输出

其中:

- ▶ 时序逻辑 ——每一个时钟沿产生一次可能的状态变化 部分
- ➤组合逻辑 ——产生下一状态 部分
- ▶与"二段式——含有多个组合逻辑语句块"中相应的代码完全相同

不同在于→ (第"三"个语句块)

23

■有限状态机的Verilog HDL描述: ▶三段式——特点:触发器延迟输出 always @ (posedge clock) begin if (!reset_n && state != CLEAR) k1 <= 0 ;</pre> // 从CLEAR到IDLE的弧是例外 else case (nextstate) IDLE : if(!a) k1 <= 1 ;</pre> else k1 <= 0; !reset_n / CLEAR : k1 <= 1; IDLE STOP // 如果理解CLEAR状态k1不变就对 // 如果理解k1只保持一个周期就错 k2=0, k1=0 **CLEAR** default: k1 <= 0; k2=0, k1=1 end // 其实并不太容易理解,根据自身习惯慎用 24



一些题外话

"特权同学"认为这种"三段式"的优点是消除输出的 毛刺

我们认为:并不是说这种"三段式"可以消除组合逻辑的竞争冒险,而是说它相当于把输出又用D-Flip-Flop延迟输出了一个时钟周期

注意到: "第三段"实际是时序逻辑了

不过,随着FPGA内部资源的增多,三段式方法的 应用也很普及

25

digiC"

状态机设计总结


- 有限状态机设计的一般步骤:
 - ▶ 1.逻辑抽象,得出状态转换图
 - 米杰化简 采用Verilog HDL来描述有限状态机,可以
 - > 3.状态分配 充分发挥硬件描述语言的抽象建模能力


左鲉坐哭迩酒丰宫的EDCA或ASIC设计由亚田狮执编取(one hot


可由计算机自动完成,简化了电路设计 多的优势,也可以来取输出编码的状态指定来间化电路结构,并提高状态机的运行速度。

- ▶<a>● 选定触发器的类型并求出状态方程、驱动方程和输出方程。
- **▶○**按照方程得出逻辑图



































digiC"

开发的附件 (硬件)

- ■摆脱了编程器
- ■两种USB电缆
 - ▶AM / BM 方头 (下载编程)
 - ▶ Micro USB (与实验板串口通信)



开发的附件(软件)

- ■为了使用USB串口(UART)所必须
 - > CP210xVCP
 - ➤ USB to UART bridge
- ■串口客户端工具
 - > 原则上可任意选择好用的串口调试工具
 - ▶这里提供一款简单的: AccessPort137

41



课程信息

- ■教师:何锋
 - ▶新主楼 F-712
 - ➤ e-Mail: <u>fenghe@buaa.edu.cn</u> (可预约答疑)
- ■课程资料
 - ▶如果有解压蜜玛,约定就是buaa123456

