
北京航空航天大学

2014 ~ 2015 学年 第 一 学期


《数字电路》期末考试试卷 (A卷)

(2015年01月13日)

班级:	; 学	号:		生名:		; 成绩: _		
注意事项: 1. 解答问题时,请给出必要的步骤; 2. 第一、二、三、四、五题,以及第七题的绘图部分直接在试卷题目处中作答; 其它在答题纸上作答。								
计分栏:								
一(10分)	二 (10分)	三 (15分)	四 (15 分)	五(15分)	六 (20分)	七 (15分)	合计	
	分,每小是 内记"×'		断各题正	误,正确的	的在括号内	可记"√",	错误的在	
(1) 一片 ROM 有 n 根地址线输入, m 根位线输出,则其容量为 $m \times n$ 。()								
(2) 对于1	(2) 对于负逻辑而言,某逻辑电路为与非门,则对于正逻辑而言,该电路为或非							
门。	门。							
(3) 某门电路在输入高电平时的噪声容限为 1.8 伏, 其标准逻辑高电平为 3.6 伏,								
则其	开门电平	$V_{\rm ON}$ =5.4 伏	<u>,</u> o	•••••			()	
(4) 在某一	(4) 在某一逻辑电路中,已知三变量 $A \times B \times C$ 一致时,输出为 1,否则为 0,其							
表达式为 $F = \overline{ABC + \overline{A}\overline{B}\overline{C}}$ 。()								
(5) 现场可编程门阵列 FPGA 采用可编程的"与-或"阵列来实现逻辑函								
数。							()	
二、(共	10分)							
(1) 电路	原理图如	图 1 所示	:, 若 G 与	i DIR 均为	可低电平时	计,判断数	7据输入端	
是	,数据输出	出端是	; 如果	要求 A 、 B	之间不通,	\overline{G} 应该取	电	
亚 卟吽	二太门工	左左	4	太				



(2) 分析如图 2 所示的组合逻辑电路,请写出输出 Y 的最简"或与"表达式:



三、(15 分)设计一个多功能组合逻辑电路。 M_1 、 M_0 为功能选择输入信号;a、b 为逻辑变量;F 为电路的输出。当 M_1 、 M_0 取不同值时,电路具有表 1 所示的逻辑功能。请用八选一数据选择器 74151 芯片和门电路实现此逻辑电路。74151 芯片的真值表如表 2 所示。规定 M_1 、 M_0 及 a 分别接数据选择器的 A_2 , A_1 , A_0 。请给出必要的设计过程,并在图 3 中绘制电路原理图。

表 1 某组合逻辑电路的功能

功能选	输出	
M_1	M_0	F
0	0	а
0	1	$a \cdot \overline{b} + \overline{a} \cdot b$
1	0	$a \cdot b$
1	1	a+b

表 2 八选一数据选择器 74151 的真值表

	输出				
D	A_2	A_1	A_0	\overline{S}	Y
X	×	×	×	1	0
D_0	0	0	0	0	D_0
D_1	0	0	1	0	D_1
D_2	0	1	0	0	D_2
D_3	0	1	1	0	D_3
D_4	1	0	0	0	D_4
D_5	1	0	1	0	D_5
D_6	1	1	0	0	D_6
D_7	1	1	1	0	D_7




图 3 八选一数据选择器 74151 的框图

四、 $(15 \, \mathcal{H})$ 电路原理图如图 4 所示, CP_1 、 CP_2 的波形如图 5 所示,设触发器的初始状态均为 "0",请在图 5 中绘出 Q_1 和 Q_2 的波形。

注意:需要考虑"与非门"的延时,以及触发器 $R \subseteq Q$ 的延时。




图 4 由两个 D 触发器和一个与非门组成的电路




图 5 触发器电路的波形图

五、(15分)分析图 6 给出的计数器电路,其中 74161 为同步二进制计数器,其功能表见表 3。请写出分析思路,并说明这是多少进制的计数器。




表 3 同步计数器的功能表

77 - 102 - 102 - 103 - 10						
时钟	清零	预置	使能			
CLK	$\overline{R_D}$	\overline{LD}	EP	ET	工作模式	
×	0	×	×	X	异步清零	
†	1	0	×	\times	同步预置数	
×	1	1	0	1	保持	
×	1	1	×	0	保持 (但 <i>C</i> =0)	
	1	1	1	1	加法计数	

六、(20分)采用上升沿触发的 J-K 触发器,以及"与门"、"或门"和"非门",设计 2421BCD 码格式的同步十进制计数器。2421BCD 码的编码表和计数顺序如表 4 所示。请给出该电路的状态方程、驱动方程、输出方程,绘出原理图。要求电路能够自启动。

表 4 2421BCD 码的编码方式和计数顺序

计数顺序	编码				进位输出
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	1	0	1	1	0
6	1	1	0	0	0
7	1	1	0	1	0
8	1	1	1	0	0
9	1	1	1	1	1
10	0	0	0	0	0
(到下一循环)	U	U	U	U	U

七、(15分)脉冲波形的生成

如图 7 所示,该电路分为两部分,第 I 部分是采用 555 芯片构成的单稳态触发器,第 II 部分是带有启停控制的多谐振荡器,电路元件参数见表 5。




图 7 单稳态触发器和多谐振荡器电路

表 5 图 7 电路中的元件参数

类型	元件名/参数名	数值
	R_1	1 kΩ
电阻	R_2	待求
	R_3	1 kΩ
电容	C_1	8.2 μF
巴 	C_2	2 μF
施密特触发器	G5 的 V _{T+}	3.5 V
地名特熙及奋	G5 的 V _{T-}	1.5 V

(续表 5)

类型	元件名/参数名	数值
	电源 V _{DD}	5 V
	V_{OH}	\approx V _{DD}
电平	V _{OL}	≈0 V
	门电路阈值 V _{TH}	$\frac{1}{2}\mathrm{V}_{\mathrm{DD}}$
	ln 2	0.7
常量	ln 3	1.1
市 <u>里</u>	ln 5	1.6
	ln 7	1.9

请解决如下问题:

- (1) 根据 v_1 的输入及 v_{01} 的波形,在图 8 中绘制 v_{02} 、 v_A 和 v_{03} 的电压波形;
- (2) 分析并计算第 II 部分电路在稳定振荡时候的周期 T_2 , 并简要说明分析过程;
- (3) 如果希望第 I 部分电路的一次触发至少可以使第 II 部分电路的输出端 v_{03} 输出 3 个完整的正脉冲,则 R_2 的阻值至少为多少?




图 8 各点电压波形

第8页共8页