

北京航空航天大学
2012 ~ 2013 学年 第 一 学期

《数字电路》期末考试试卷

(2013 年 1 月 10 日)

班级：_____；学号：_____；姓名：_____；成绩：_____

- 注意事项： 1. 解答问题时，请给出必要的步骤；
2. 第一、二、四、七（2）题直接在试卷上作答，其它题在答题纸上作答；
3. 不要在答题纸背面作答。

计分栏：

一 (10分)	二 (15分)	三 (15分)	四 (15分)	五 (15分)	六 (15分)	七 (15分)	合计

一、（10分，每小题2分）判断各题正误，正确的在括号内记“√”，错误的在括号内记“×”。

- (1) BCD 码是一组四位二进制数，表示十六以内的十进制数。…… ()
- (2) 二进制译码器电路在任何时刻只能有一个输出端有效。…… ()
- (3) TTL 异或门的输入端 A 或 B 中有一个接“1”，则可以将其当作反相器（非门）使用。…… ()
- (4) 使用 512×4 位的 RAM 芯片构成 2048×16 位存储器，共需 512×4 位的 RAM 芯片 32 片。…… ()
- (5) 单稳态触发器的输出脉冲宽度随着触发脉冲宽度的增加而增加。… ()

二、（15分，第1小题6分，第2小题6分，第3小题3分）请将正确答案填入相应的空格中。

- (1) 设逻辑函数为 $Y = \overline{A + B + \overline{CD} + \overline{C} + D + A\overline{B}}$ ，用卡诺图法求出（**请将卡诺图画在本小题后的空白处**）：

Y 的最简与-或表达式 _____；

Y 的最简与或非表达式 _____；

Y 的反函数 \overline{Y} 的最简与-或式 _____。

(2) 图 2-1 所示为某与非门的电压传输特性、输出和输入特性曲线，分别写出该门电路的下列参数：输出高电平 $V_{OH} =$ _____，输出低电平 $V_{OL} =$ _____，输入短路电流 $I_{IS} =$ _____，高电平输入电流 $I_{IH} =$ _____，最大拉电流 $I_{OH} =$ _____ 和最大灌电流 $I_{OL} =$ _____。




图 2-1

(3) 图 2-2 所示电路的逻辑函数式为(不要求化简) _____。




图 2-2

三、(15 分) 图 3-1 所示电路是 555 定时器接成的多谐振荡器，二极管为理想特性，三个外接电阻阻值相同。

(1) 求输出波的占空比(占空比定义为脉冲高电平持续时间与脉冲周期的比值)。

(2) 若将图中二极管反向，电阻 $R = 2K\Omega$ ，电容 $C = 7\mu F$ ，求输出波的一个周期内高电平持续时间、低电平持续时间和周期长度。($\ln 2 = 0.7$)




图 3-1

四、(15 分) 若主从结构 JK 触发器 CLK 、 \bar{R}_D 、 \bar{S}_D 、 J 、 K 端的电压波形如图

4-1 所示，试画出 Q 、 \bar{Q} 端对应的电压波形。




图 4-1

五、（15 分）74LS290 是二-五-十进制计数器，分析图 5-1 给出的计数器电路。
 写出分析过程，画出状态转换图，并说明这是几进制计数器。




图 5-1

六、（15 分）图 6-1 所示为周期波形，请用给出的 JK 触发器设计同步时序逻辑电路产生图示波形。

- （1）根据设计要求，简要说明电路设计的思路；
- （2）推导出电路的状态方程、输出方程、驱动方程；
- （3）说明是否能够自启动，并绘制出电路的原理图。




图 6-1

七、（15 分）图 7-1 是利用移位寄存器 74LS194 配合译码器 74LS138 的可控分频器。74LS194 和 74LS138 的功能表如表 7-1 和表 7-2 所示。

- （1）简述该电路的工作原理，并说明从 F 端输出的信号共可选哪几个分频系数（分频系数为输入信号频率与输出信号频率之比）。
- （2）当译码器输入 $ABC = 011$ 时，试画出 F 的波形图，CP 脉冲如图 7-2 所示。

表 7-1

$\overline{R_D}$	S_1	S_0	工作状态
0	×	×	置零
1	0	0	保持
1	0	1	右移
1	1	0	左移
1	1	1	并行输入

表 7-2

输 入				输 出								
S_1	$\overline{S_2} + \overline{S_3}$	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
0	×	×	×	×	1	1	1	1	1	1	1	1
X	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0




图 7-1




图 7-2