

数字电路与系统 便携式实验

Verilog硬件描述语言简介 (中)



门级电路

- 逻辑电路是由许多逻辑门和开关所组成
- Verilog HDL 提供了一些描述门类型的关键字,可以 用于门级结构建模。
- Verilog HDL 基本元件模型共有26种, 其中14种为基 本门级元件,12种为开关级元件,



门级电路(续)

■门级电路列表

<门类型><实例元件名>(<数据输出>, <控制输入>, <控制输入>)

多输入门	and(与门) nand(与非门)
	or (或门) nor (或非门)
	xor(异或门) xnor (异或非门,同或门)
多输出门	buf (缓冲器) not(非门)
三态门 (如果不被使能,	bufif0 (低电平使能缓冲器) bufif1 (高电平使能缓冲器)
则输出 "z") 	notif0 (低电平使能非门) notif1 (高电平使能非门)
上拉,下拉电阻	pullup(上拉电阻) pulldown(下拉电阻)

3

digiC'

门级电路(续)


■ 门级电路调用(实例化)


<门的类型> [<驱动能力><延时>]<门实例1>[, <门实例2>, <门实例3>.....];


而每个门实例,按照<实例元件名>(<数据输出>,<控制输入>,<控制输入>)


例: nand #10 nd1(a,data,clock,clear);


这个例子描述了一个名为nd1的与非门实例,输入为clock,data,clear 输出为a,输出与输入的延时为10个单位时间。














```
常用组合逻辑电路
```

■乘法器

```
module mult_4( X, Y, Product);
    input [3 : 0] X, Y;
    output [7 : 0] Product;
    assign Product = X * Y;
endmodule
```

11

块语句

■ 顺序块: begin end initial 只执行一次,它在仿真 初始时刻(即0时刻)开始并发 执行直到当前状态结束,在一个

■ 过程块: initial、always 模块内每个initial块是独立并发执行。

```
    module stimulus; // 设模块的名字为stimulus
    reg x, y, a, b, m;
    initial
    m = 1'b0; // 单个过程声明语句,不需要在语句块中
    initial begin
    #5 a = 1'b1; // 多个过程声明语句,需要在语句块中成组编写
    #25 b = 1'b0;
    end
    initial
    #50 $finish; // 测试中的系统任务
    endmodule
```

```
块语句
                                 reg [2:0] A;
                                 reg [3:0] B;
 ■ 顺序块: begin end
                                 integer K, J;
                                 initial
       begin
                                  begin
                                     K=0;
         areg = breg;
         creg = areg;
                                    A=0;
                                     K=K-1;
       end
                                     J=K;
           creg=?
                                    A=A-1;
                                     B=A;
                                     J=J+1;
                                     B=B+1;
                                  end
                                   A=?,B=?,J=?,K=?
                                                          13
```

```
块语句
                                 reg [2:0] A;
                                 reg [3:0] B;
 ■ 顺序块: begin end
                                 integer K,J;
                                initial
       begin
                                  begin
         areg = breg;
                                    K=0;
         creg = areg;
                                    A=0;
                                    K=K-1;
       end
                                    J=K;
           creg=breg
                                    A=A-1; //虽然reg无符号
                                    B=A;
                                    J=J+1;
                                    B=B+1;
                                  end
                                                         14
                                   A=7,B=8, J=0,K=-1
```

```
块语句
 ■ 顺序块: begin end
 ■ 并行块: fork join
  fork
                               fork
    #50 r='h35;
                                 #250 r='h00;
    #100 r='hE2;
                                 #200 r='hF7;
    #150 r='h00;
                                 #50 r='h35;
    #200 r='hF7;
                                 #100 r='hE2;
    #250 r='h00;
                                 #150 r='h00;
                               join
  join
                                                   15
```

```
条件语句-if
                     还可以采用嵌套,并加块语句组
                     合成更加复杂的逻辑描述。
    If (a>b)
                     在嵌套if序列中,else和最近的if相
     out1 = int1;
                     关,为提高可读性,习惯上使用
                     begin...end块语句指定其作用域。
    If (a>b)
     out1 = int1;
                         可综合问题:
    else
                         • 条件赋值操作中通常被综合为
     out1 = int2;
                          多路器(MUX);
                         ■ always语句中,被综合为多
    if(a>b)
                          路器、锁存器等
     out1 = int1;
    else if (a>c)
                        综合中的问题:
     out1=int2;
                         ■ 如果省略else分支,可
                          能会生成不期望的锁存
    else
                          器(latch)
     out1=int3;
                                           16
```

条件语句-case reg[15:0] rega; reg[9:0] result;

case(rega)

16'd0:result=10'b0111111111;

16'd1:result=10'b1011111111; 16'd2:result=10'b1101111111;

16'd3:result=10'b1110111111;

•••••

endcase

也叫多路分支语句


可综合问题:


- case赋值操作通常被 综合为多路器;
- always语句中,被综合为多路器、透明锁存器、循环移位寄存器等

综合中的问题:

case中的default分支虽然可以缺少,但一般不要缺少,否则会生成不期望的锁存器(因为不总是能够产生新值)

17





循环语句 forever: 连续执行 repeat: 执行n遍 while: 条件执行 for: 条件执行



循环语句-forever

■ 通常用于产生连续信号,作为仿真测试信号,一般不可综合。

```
forever
#10 Clock = !Clock;
```

21

循环语句-repeat

■ 表示重复性操作,部分综合工具可综合。

```
initial
begin
Clock=0;
repeat (MaxClockCycles)
begin
#10 Clock=1;
#10 Clock=0;
end
end
```



循环语句-while

■ 只要控制表达式为真循环语句就一直执行。当循环块有事件控制(如: @(posedge clock))时才可综合。

```
begin: countls
  reg[7:0] tempreg;
  count=0;
  tempreg = rega;
  while ( tempreg )
       begin
            if ( tempreg[0] ) count=count+1;
            tempreg = tempreg >> 1;
       end
end
```

23

odigiC"

循环语句-for

■ 一般循环语句,允许一条或更多的语句重复执行。如果循环的边界是<mark>固定</mark>的,综合时循环语句被认为是重复的硬件结构。

```
V=0;
for( i=0; i<4; i=i+1)
begin
F[i] = A[i] & B[3-i]; //四个独立的与门
V = V ^ A[i]; //四个独立的异或门
end
```



always过程块


不断重复执行的结构化语句,符合标准化结构编写的 代码是可综合的


always @(时序控制) <语句>

如果没有时序控制,则always语句将会生成一个死锁。如: always areg=~areg;

但如果加上时序控制,就会变成很有用的信号发生器: always #half_period areg=~areg;

可以用边沿触发或电平敏感触发等多种时序控制方式。







Odigic


非阻塞赋值与阻塞赋值方式的主要区别

- ▶ 非阻塞 (non-blocking) 赋值方式 (b <= a):
 - b的值被赋成新值a的操作,并不是立刻完成的,而是 在块结束时才完成:
 - 块内的多条赋值语句在块结束时同时赋值;
 - 可参考对应的同步时序逻辑电路。
- ▶ 阻塞 (blocking) 赋值方式 (b = a):
 - b的值立刻被赋成新值a;
 - 完成该赋值语句后才能执行下一句的操作;
 - 在边沿触发时序控制的情况下,可能会由于疏忽,使 综合结果未知。(可用但慎用)







```
digi©
阻塞与非阻塞
                            ■ 假设复位信号已从1到0,考
 ■ 阻塞 V.S. 非阻塞
                              虑第一个clk上升沿到达时
   ■ 阻塞赋值 "="
                              y1 和 y2 的取值情况。
module fboscl(y1,y2,clk,rst);
                            ■ 情况一:考虑第一个always
  output y1,y2;
                              语句 clk 早到几个 ps
  input clk,rst;
                               y1 = 1;
  reg y1,y2;
                               y2 = 1;
  always @ (posedge clk or
                            ■ 情况二:考虑第二个always
          posedge rst)
                              语句clk早到几个ps
   if ( rst) y1 = 0;
                               y1 = 0;
    else y1 = y2;
                               y2 = 0;
  always @ (posedge clk or
                             y1 和 y2 的取值情况互相
          posedge rst)
                             矛盾,不稳定,存在竞争现象。
    if ( rst ) y2 = 1;
    else y2 = y1;
endmodule
                                                31
```




```
digi©
阻塞与非阻塞
                            ■ 假设复位信号已从1到0,考
 ■ 阻塞 V.S. 非阻塞
                              虑第一个clk上升沿到达时
   ■ 非阻塞赋值 "<="
                              y1和y2的取值情况。
 module fbosc2(y1,y2,clk,rst); ■ 情况一:考虑第一个always
    output y1, y2;
                              语句clk早到几个ps
    input clk, rst;
                              y1 = 1;
    reg y1, y2;
                              y2 = 0;
    always @ (posedge clk or ■ 情况二: 考虑第二个always
            posedge rst)
                              语句clk早到几个ps
       if(rst) y1 <= 0;
                              y1 = 1;
       else y1 <= y2;
                              y2 = 0;
    always @ (posedge clk or
                              y1和y2的取值情况一致,
            posedge rst)
                              并在后续clk时钟上升沿触
       if(rst) y2 <= 1;
                              发下发生反转。
       else y2 \le y1;
 endmodule
                                               33
```










```
阻塞与非阻塞
 ■ always自触发例子
                            module osc2(clk);
 module osc1(clk);
                             output clk;
  output clk;
                             reg clk;
  reg clk;
   initial #10 clk=0; 换一种方法→initial #10 clk=0;
                             always@ (clk) #10 clk<=~clk;
   always@ (clk) #10 clk=~clk;
                           endmodule
 endmodule
               ■ 该例子中能形成clk时钟吗?
                                注意: 非阻塞方式能否自触发,
          always
                                取决于仿真调度引擎。不推荐
            begin
 注意区别→
                                这种方式产生时钟信号。
              #10 clk=~clk;
            end
                                                  37
```











阻塞与非阻塞

- ■八大原则
 - ▶ 时序电路建模时, 用非阻塞赋值;
 - ▶ 锁存器电路建模时,用非阻塞赋值; (逻辑上是安全的→)
 - ▶ 用 always块 建立组合逻辑模型时, 用阻塞赋值;
 - ▶ 在同一个always块中建立 时序 和 组合逻辑电路 时, 用非阻塞赋值; (但是,逻辑上不一定正确)
 - ➤ 在同一个always块中,建议不要既用非阻塞赋值又用阻塞赋值;
 - > 不要在一个以上的 always 块中为同一个变量赋值;
 - ▶ 用 \$strobe 系统任务来显示用非阻塞赋值的变量值;
 - ▶ 在赋值时不要用#0延迟。



■ register型变量与 net型变量的进一步思考:

- ◆register型变量需要被明确地赋值,并且在被重新赋值 前一直保持原值。
 - ❖register型变量必须通过过程赋值语句赋值! 不能通过 assign语句赋值!
 - ❖在过程块内被赋值的每个信号必须定义成reg型!


43


44


计数器设计 ■ 计数器verilog HDL实现 对时序个数进行统计,产生13进制计数器 module CNT13 (CLR, CLK, Q input CLR, CLK; output [3:0] Q; reg [3:0] Q; reg [3:0] Q; always @(posedge CLK or negedge CLR) if (!CLR) Q <= 0; else if (Q == 12) Q <= 0; else Q <= Q + 1;</pre>


endmodule
















仿真与测试


- 仿真(Simulation)
 - ▶ 仿真过程是正确实现设计的关键环节,用来验证设计者 的设计思想是否正确,及在设计实现过程中各种分布参 数引入后,其设计的功能是否依然正确无误。
 - ▶ 仿真分为功能仿真(前仿真)和时序仿真(后仿真)。
 - 功能仿真是在设计输入后进行
 - 时序仿真是在逻辑综合后或布局布线后进行


51



仿真工具——ModelSim

- ModelSim 总体概览
 - ➤ ModelSim 仿真工具是工业 上最流行、 最通用的仿真 器之一
 - ▶ 可支持 Verilog 、 VHDL 或 是 VHDL/ Verilog 混合输入 的仿真, 它的 OEM 版本允 许 Verilog 仿真或 VHDL 仿 真。








仿真工具——ModelSim

- ModelSim 的仿真实现方式
 - ▶ 交互式的命令行(Cmd)的方式 —— 惟一的界面是控制 台的命令行,没有用户界面。
 - ▶ 用户界面UI的方式——可以接受菜单输入和命令行输入 的仿真方式。
 - ▶ 批处理模式——从 DOS 或 UNIX 命令行运行批处理文件的仿真方式。



仿真工具——ModelSim

- ModelSim 基本仿真步骤
 - > 建立库。
 - ▶ 映射库到物理层目录。
 - > 编译源代码 —— 所有的 HDL 代码必须被编译; Verilog 和 VHDL必须有不同的编译器支持。
 - ▶ 启动仿真器, 执行仿真。 也可以从其他软件上直接调用, 启动内嵌的仿真器执行仿真。





ModelSim 仿真过程

- 创建一个项目(续)
 - ➤ 添加包含设计内容的源文件到项目中,在 Add items to the Project 对话框中点击 Add Existing File



选择文件至当前项目栏


57



ModelSim 仿真过程

- 创建一个项目(续)
 - ➤ 在工具栏点击编译按键或在项目页面点击鼠标右键并选择 Compile → Compile All





选择编译文件

目标文件的显示


▶ 加入的文件被编译后, 点击 Library 标签,并且通过点击 "+"图标展开 work 库,将会看到被编译的设计例举单元



ModelSim 仿真过程

- ■仿真过程
 - > 设计文件的装载
 - 通过选择Simulate→Simulate来装载设计单元,出现仿真对话框, 点击 "work" 下面的 "+" 扩展符号,可看到counter设计元目录
 - 从主窗口菜单中选择View →All Window来打开所有窗口
 - 在信号窗口菜单中通过选择 Add → Wave → Signals in Region 来加载顶层信号到波形窗口中。





选择 Simulate 装载设计单元


信号窗口

59



ModelSim 仿真过程

- 运行仿真
 - > 激励信号的加载主要有两种方式
 - 用 force 命令的人机交互式
 - 建立测试平台程序的方式。
- 仿真结果的调试
 - > 声明调试方式
 - > 在波形窗口中组合信号
 - ▶ 创建并浏览数据表 (datasets)



ModelSim仿真器的使用技巧 Description In part of the property of the



课程信息

- ■教师:何锋
 - ▶新主楼 F-712
 - ➤ e-Mail: fenghe<u>@buaa.edu.cn</u> (可预约答疑)
- ■课程资料
 - ▶如果有解压蜜玛,约定就是buaa123456

