班级:	. 学早.	. 世 夕.
少上5次:	; 于 寸:	

B. 数字部分 (共 50 分)

计分栏

一 (10 分)	二 (20 分)	三 (10 分)	四 (10 分)	合计

注意:答案直接写在试卷的相应位置上。

- 一. 填空题(共10分,每空1分)
- 1. 在 Verilog 语法系统中,可以通过函数进行公共代码的结构化封装,其关键字是 和 。
- 2. 考虑如下嵌套块, 当语句执行完毕后, z 和 w 的值分别为______

initial
begin

x = 1'b0;

#5 y = 1'b0;

fork

#10 z = {x , y};

#5 y = 1'b1;

join

#20 w = {y , x};

end

3. always 语句块中的赋值操作被称为_____赋值,被赋值的变量应该为 类型的变量;

4. 完成语句,使 rand_a 产生一个 (-59,59) 的随机数: reg[23:0] rand a;

rand_a=_____;

5. 根据表达式计算:

8'b10010110 & 8'b11001100 = _____; {3'b100,3{2'b10},3'b101} = _____; ^8'b10010110 = ______.

二. 电路分析(共20分,包含2个小题,第1小题10分,第2小题10分,注意模块的完整性。)

(1) 利用移位寄存器结构加上反馈电路,可以很方便的实现序列信号发生器,采用行为级描述的方法,实现图 1 所示电路功能。




图 1 反馈型序列信号发生器

```
f/为级描述:
module SeqBehavior(CP,Q2);
input CP;
output Q2;

endmodule
```

(2) 根据图 2 所示时序图,采用 Verilog 语言设计与之功能匹配的电路。

班级:	; 学号:	;姓名:
CK(输入) D(输入) Q(输出)		
1	1	i
	图 2	时序图
module WaveTest(C	CK,D,Q);	

endmodule

三. 仿真测试(共10分)

采用 Verilog 语法,仿真产生 1Mhz 的时钟信号,在下面的代码段中首先将第一空和第二空补充完整,然后采用不少于 3 种的方法实现该时钟信号。对于 3 种的方法,将按照正确的方法进行计分。

`timescale 100ns/1ns			
mudule ClockGen;			
	;//定义变量,第一空		
initial begin			
	;//初始化变量,第二空		
end			

班级:	; 学号:	;姓名:	
//第一种办法	法产生时钟		
//第二种办法	法产生时钟		
, , /*/ * → T.LL	·		
//第三种办法	大产生的 钾 ————————————————————————————————————		

班级:	; 学号:	;姓名:	
//第四种办法	产生时钟,如果有的话。		
endmodule			

四. 问答题(共10分)

试简单分析阻塞式赋值和非阻塞式赋值在使用过程中需要注意的一些原则。